WO2019002097A1 - Halbleiterchip mit transparenter stromaufweitungsschicht - Google Patents

Halbleiterchip mit transparenter stromaufweitungsschicht Download PDF

Info

Publication number
WO2019002097A1
WO2019002097A1 PCT/EP2018/066644 EP2018066644W WO2019002097A1 WO 2019002097 A1 WO2019002097 A1 WO 2019002097A1 EP 2018066644 W EP2018066644 W EP 2018066644W WO 2019002097 A1 WO2019002097 A1 WO 2019002097A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
semiconductor chip
current spreading
carrier
Prior art date
Application number
PCT/EP2018/066644
Other languages
English (en)
French (fr)
Inventor
Tansen Varghese
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201880044111.9A priority Critical patent/CN110998873B/zh
Priority to US16/626,911 priority patent/US11282983B2/en
Publication of WO2019002097A1 publication Critical patent/WO2019002097A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Definitions

  • Specified plurality of semiconductor chips generally have an in ⁇ side semiconductor layer , a p-side semiconductor layer and an intermediate active zone, wherein the
  • Current spreading layers are arranged on both sides of the active zone. Such current spreading layers may each be on the same material as the associated ones
  • Semiconductor layers of the semiconductor chip are based, but with an increased doping or an increased Al content. Excessive doping in the current spreading layers can lead to a decrease in carrier mobility and an overall increase in the forward voltage of the device
  • One task is to have an efficient semiconductor chip
  • the latter has a radiation-transmissive carrier and a semiconductor body.
  • the semiconductor body has a first approximately n-side semiconductor layer, a second, in particular p-side, semiconductor layer and a vertical one between the first semiconductor layer and the second
  • An n-side semiconductor layer is in particular n-conductive and may be an n-doped semiconductor layer.
  • a p-sided semiconductor layer is in particular n-conductive and may be an n-doped semiconductor layer.
  • Semiconductor layer is in particular p-type and may be a p-type semiconductor layer.
  • the active zone is, for example, a p-n junction.
  • the semiconductor body is based on a III-V semiconductor material such as gallium phosphide (GaP) or
  • the optically active zone is set up in particular to
  • the semiconductor chip has in particular a
  • the semiconductor chip is a light emitting diode (LED).
  • a vertical direction is generally understood to mean a direction that is transverse, in particular perpendicular, to a
  • Main extension surface of the semiconductor body is directed.
  • the vertical direction is about a growth direction of the semiconductor body.
  • Under a lateral direction becomes On the other hand, a direction is understood that runs along, in particular, parallel to the main extension surface of the semiconductor body.
  • the vertical direction and the lateral direction are in particular perpendicular to each other.
  • Semiconductor body has at least one element or more elements of the third main group and at least one
  • the semiconductor layers based on a III-V semiconductor material may each have a plurality of partial layers and be n-doped, p-doped or undoped.
  • the radiation-transmissive support may be formed of silicon carbide (SiC), glass or a vitreous material.
  • the carrier with respect to its material and layer thickness is designed such that the carrier with respect to a peak wavelength of the electromagnetic radiation generated during operation of the semiconductor chip a
  • a radiation-transmissive or transparent layer is generally understood to mean a layer which, with respect to light in the visible wavelength range, for example between 380 nm and 780 nm, for example at 550 nm, has a transmittance of at least 60%, 70%, 80% or at least 90%.
  • a transparent layer may have a higher compared to a radiation-transmissive layer
  • the semiconductor body is by means of a radiation-transmissive Connecting layer attached to the carrier.
  • the semiconductor chip is designed as a volume emitter.
  • the electromagnetic radiation generated during operation of the semiconductor chip can be decoupled via a front side, a back side and via side surfaces of the semiconductor chip.
  • the carrier has a front side facing away from the semiconductor body, which surrounds the
  • the side surfaces of the semiconductor chip may be partially formed by side surfaces of the carrier.
  • the radiation generated in the active zone may partially at the side surfaces and at the front of the carrier from the semiconductor chip
  • the semiconductor chip is designed in such a way that at least 30%, 40%, 50%, 60% or at least 70% of the total radiation generated in the active zone is coupled out of the semiconductor chip on the side surfaces and / or on the front side of the carrier.
  • the latter has a transparent current spreading layer.
  • the current spreading layer is in particular adjacent to the n-side semiconductor layer of the semiconductor body.
  • the current spreading layer is based on zinc selenide (ZnSe).
  • Zinc selenide consists or zinc and selenium as main components, wherein the current spreading layer further elements such as from the second and / or from the sixth main or subgroup of the Periodic Table of the chemical elements can have.
  • the ZnSe-based current spreading layer may be n-type doped.
  • a semiconductor chip In at least one embodiment of a semiconductor chip, the latter has a radiation-transmissive carrier, a semiconductor body and a transparent one
  • the semiconductor body has an n-side semiconductor layer, a p-side semiconductor layer and an intermediate optically active zone.
  • the semiconductor body is connected to the carrier by means of a radiation-transmissive or transparent connection layer
  • the current spreading layer is based on
  • Zinc selenide and adjacent to the n-side semiconductor layer are Zinc selenide and adjacent to the n-side semiconductor layer.
  • the ZnSe-based current spreading layer thus serves as in ⁇ side current spreading layer of the semiconductor chip.
  • Zinc selenide is characterized in particular by high electrical conductivity and a high transmittance both in the infrared and in the visible wavelength range. It has been found that, compared to highly doped current spreading layers or current spreading layers of transparent, electrically conductive materials
  • the semiconductor body is based on a III-V
  • a semiconductor interconnect material wherein the semiconductor die is free of a III-V growth substrate.
  • the Semiconductor body first by means of an epitaxial
  • Methods are grown on a III-V substrate, wherein the substrate is removed in a subsequent method step from the semiconductor body.
  • the radiation-transmissive carrier is thus different from a growth substrate and is fastened to the semiconductor body by means of the connection layer.
  • the carrier is made of an electrically insulating and
  • the electrically insulating material may comprise glass or glassy materials, silicon or silicon carbide or consist of one of these materials. It is also possible that
  • the carrier has a the
  • the front side of the carrier is free of electrical connections of the semiconductor chip.
  • the semiconductor body is based on InGaP or on InGaAlP.
  • the semiconductor chip is in particular free of one
  • the semiconductor chip does not have an n-side current spreading layer between the carrier and the n-side
  • Semiconductor layer is arranged and has an InAlP-based material.
  • the semiconductor chip can be devoid of an n-side and / or p-type. side current spreading layer of a transparent
  • this has a further radiation-transmissive
  • the further current spreading layer is based on GaP.
  • gallium phosphide is a material with high electrical conductivity and has a high content
  • the semiconductor chip in this case is free of a current spreading layer of AlGaAs.
  • the semiconductor chip has the further GaP-based current spreading layer in particular as the only p-side current spreading layer.
  • a semiconductor chip with a ZnSe-based n-side current spreading layer and at the same time with a GaP-based p-side current spreading layer has
  • the combination of the n-side ZnSe-based current spreading layer and the p-side GaP-based current spreading layer is particularly suitable.
  • the semiconductor chip has a front side facing the carrier and a front side facing the carrier facing away from the carrier back.
  • the semiconductor chip has at least one contact layer on the rear side, the contact layer being freely accessible on the rear side.
  • the semiconductor chip can have one more, on the back
  • the contact layer and the further contact layer may have different electrical polarities of the
  • the further contact layer may adjoin the connection layer.
  • the semiconductor chip is electrically only via the back by means of the contact layers
  • the front side of the semiconductor chip is in particular free of contact layers and may be a front side of the carrier.
  • the n-side current spreading layer is between the
  • this has a through-connection to the electrical
  • Current spreading layer may be between the semiconductor body and the connection layer.
  • the via extends from the back side through the p-side semiconductor layer and the active zone into the n-side semiconductor layer.
  • the plated-through hole ends within the n-side semiconductor layer and is therefore in direct electrical contact with the in-side semiconductor layer . It has been found that a contact resistance between the via and most ZnSe-based current spreading layer is higher than an electrical resistance between the via and the n-side semiconductor layer.
  • the via is preferably not in direct
  • the via can be a metal such as copper, nickel,
  • the through-connection extends from the rear side through the p-side semiconductor layer, the active zone and the n-side semiconductor layer. It can the
  • Via be approximately fully enclosed in approximately lateral directions of the p-side semiconductor layer, the active zone and / or the ⁇ in- side semiconductor layer.
  • the via extends through the active zone and / or the semiconductor layers, but is located laterally of the semiconductor body and thus of the active zone and / or the
  • the via is not completely enclosed.
  • the via is not in direct electrical contact with the n-side semiconductor layer.
  • the n-side semiconductor layer is first electrically conductively connected to the via via the n-side ZnSe-based current spreading layer.
  • the via for the electrical contacting of the p-side semiconductor layer is set up.
  • the semiconductor body may in this case be arranged between the current spreading layer and the connection layer.
  • Through-hole extends approximately from the back side of the semiconductor chip through the n-side current spreading layer, the n-side semiconductor layer and the active zone.
  • the via is a through
  • the via may be in direct electrical contact with the p-side semiconductor layer or in direct electrical contact with the further p-side current spreading layer.
  • this has an inner structured surface.
  • the structured surface may have coupling-out structures.
  • the inner structured surface is located between the active zone and the carrier.
  • the inner structured surface may be a surface of the n-side or p-side current spreading layer or a surface of the n-side or p-side semiconductor layer.
  • the coupling-out structures can be elevations or depressions, which are designed, for example, to reduce total reflections within the semiconductor chip. The inner structured surface can thus be completely within the
  • Semiconductor chips may be arranged.
  • the semiconductor chip may have at least one outer structured surface, for example a structured front side and / or a structured rear side, wherein the outer structured surface spatially confines the semiconductor chip approximately in a vertical direction.
  • the ZnSe-based current spreading layer comprises at least one of the additional chemical elements from the group consisting of S, Cd, Mg and Be for reducing the lattice mismatch between the n-side semiconductor layer and the ZnSe-based current spreading layer.
  • the mole fraction of S, Mg, Cd and / or Be in the ZnSe-based current spreading layer is at most 3 or 10
  • n-side current spreading layer and / or an n-side
  • Contact layer can / can be a ZnSSe-MgZnSSe, MgZnSe, BeZnSe, ZnCdSe or BeMgZnSe layer.
  • the latter has a semiconductor chip and a radiation-permeable envelope, wherein the semiconductor chip of the component is, in particular, a semiconductor chip described here.
  • the sheath preferably has a smaller refractive index compared to the carrier of the semiconductor chip.
  • Semiconductor chip for example, encapsulated by the enclosure so that the carrier completely within the
  • the semiconductor chip may have on its rear side a contact layer or a plurality of contact layers for electrical contacting of the semiconductor body
  • the contact layer or the contact layers on the back side of the semiconductor chip may be at least partially free of a material of the cladding.
  • the back of the semiconductor chip thus forms the back of the device in some areas.
  • the device is in particular electrically only on the back contacted, wherein the contact layers of the semiconductor chip on the back of the device are freely accessible.
  • a difference in refractive indices is at least 0.1, 0.2, 0.3 or at least 0.5, approximately between 0.1 and 2 inclusive.
  • Semiconductor body is applied to the growth substrate by a coating method, such as an epitaxial process.
  • a coating method such as an epitaxial process.
  • the growth substrate may be before or after forming a
  • Current spreading layer such as an n-side ZnSe-based current spreading layer, and before or after attaching the semiconductor body to the radiation-transmissive support are removed from the semiconductor body.
  • the semiconductor body and / or the radiation-transmissive carrier can be singulated.
  • the p-side semiconductor layer, the n-side Semiconductor layer and the transparent n-side current spreading layer formed in the order listed on the growth substrate.
  • An exposed surface of the transparent n-side current spreading layer can be patterned, especially before the
  • the radiation-transmissive carrier is mounted on the semiconductor body.
  • the growth substrate may be removed from the semiconductor body after attachment of the carrier.
  • this variant requires only a single bonding step.
  • Growth substrate are formed on the n-side semiconductor layer.
  • the process for forming the n-side current spreading layer is separate from the process for forming the semiconductor body, whereby this variant for manufacturing the semiconductor chip is somewhat more expensive. If the p-side semiconductor layer, however, before the n-side semiconductor layer on the When applied to the growth substrate, the n-side current spreading layer can be applied to the n-side semiconductor layer in the same method step.
  • an auxiliary carrier is mounted on the semiconductor body before the removal of the growth substrate.
  • Semiconductor layer is arranged in particular between the subcarrier and the n-side semiconductor layer.
  • the arranged on the first semiconductor layer transparent
  • Current spreading layer may have an exposed surface, which is preferably patterned.
  • the auxiliary carrier is removed only after the attachment of the carrier from the semiconductor body.
  • a further current spreading layer namely a p-side current spreading layer, for example, before the removal of the growth substrate on the p-side semiconductor layer
  • the p-side current spreading layer may have a structured surface with coupling-out structures.
  • the carrier is for example on the structured
  • the p-side Stromaufweitungstik can be made transparent to radiation or transparent.
  • the method described above is for the preparation of one or a plurality of those described above
  • FIGS. 1A, 1B, IC, 1D, IE and 1F are schematic representations of a semiconductor chip according to various
  • Figures IG and 1H are schematic representations of various embodiments of a device with a
  • Figures 2A and 2B are schematic representations of some
  • Figures 3A, 3B, 3C, 3D, 4A, 4B, 4C, 4D and 4E are schematic representations of some method steps further
  • FIG. 1A A first exemplary embodiment of a semiconductor chip 10 is shown schematically in FIG. 1A.
  • the semiconductor chip 10 has a radiation-transmissive carrier 1 and a semiconductor body 2 arranged thereon.
  • Semiconductor chip 10 has an n-side
  • n-side current spreading layer 3 which is adjacent to the semiconductor body 2.
  • the n-side current spreading layer 3 is arranged in the vertical direction between the semiconductor body 2 and the carrier 1.
  • a connecting layer 5 which is designed in particular radiation-permeable, is the
  • Carrier 1 mechanically connected to the semiconductor body 2 and to the n-side current spreading layer 3.
  • the connecting layer 5 adjoins in particular to the in ⁇ side current spreading layer 3.
  • the semiconductor body 2 has an n-side semiconductor layer 21, which faces the radiation-transmissive carrier 1 and, in particular, adjoins the n-side current spreading layer 3.
  • the semiconductor body 2 has a p-side
  • n-side semiconductor layer 21 is arranged between the n-side semiconductor layer 21 and the p-side semiconductor layer 22.
  • the semiconductor chip 10 has another according to FIG. 1A
  • Current spreading layer 4 which is arranged on the p-side and approximately adjacent to the p-side semiconductor layer 22.
  • the semiconductor body 2 is based on a III-V compound material.
  • the p-side current spreading layer 4 may also be formed of a III-V compound material.
  • the n-side current spreading layer 3 is based preferably on zinc selenide and thus is different from a III-V compound material.
  • the semiconductor chip 10 has a front side 101 and a back side 102.
  • the front side 101 of the semiconductor chip 10 is formed, in particular, by a front side 11 of the carrier 1.
  • the carrier 1 has a front side 11 or 101 facing away from the back 12, in particular to the
  • the semiconductor chip 10 has side surfaces 103 which connect the front side 101 to the rear side 102 along the vertical direction.
  • the side surfaces 103 of the semiconductor chip 10 are partially formed by side surfaces 13 of the carrier 1 and partially by side surfaces of the semiconductor body 2.
  • the semiconductor chip 10 has on its rear side 102 a first contact layer 61 and a second contact layer 62, the contact layers 61 and 62 being freely accessible on the rear side 102 and being set up for electrical contacting of the semiconductor body 2.
  • the first contact layer 61 is electrically conductively connected to the first n-side semiconductor layer 21.
  • the via 60 extends from the rear side 102 of the semiconductor chip 10 through the p-side current spreading layer 4, the second p-side
  • the semiconductor chip 10 can be electrically contacted externally only via its rear side 102, namely via the contact layers 61 and 62.
  • the semiconductor chip 10 has a first insulation layer 71, which makes direct electrical contact between the via 60 on one side and the p-side
  • the plated-through hole 60 is completely enclosed by the first insulating layer 71 at least in regions. Also is the
  • the semiconductor chip 10 has a second insulation layer 72 for electrical insulation of the contact layers 61 and 62. In regions, the second insulation layer is arranged in the vertical direction between the first contact layer 61 and the p-side current spreading layer 4 or the second semiconductor layer 22.
  • Insulation layer 72 may partially include an opening of semiconductor body 2 in which via 60 is disposed.
  • the front side 101 of the semiconductor chip 10 is free of the contact layers 61 and 62 and free of further possible electrical connection surfaces of the semiconductor chip 10.
  • the front side 101 forms in particular a
  • the semiconductor chip may have an inner structured surface 31.
  • the structured surface 31 is a surface of the n-side facing the carrier 1
  • Electromagnetic radiation can be coupled not only on the front side 101 but also on the back 102 and on the side surfaces 103 of the semiconductor chip 10.
  • the semiconductor body 2 is preferably based on InGaP.
  • the n-side current spreading layer 3 is preferably based on ZnSe.
  • the p-side current spreading layer 4 is based on GaP approximately. Both gallium phosphide and zinc selenide have a high transmittance for electromagnetic radiation in the visible and in the infrared spectral range.
  • the GaP or ZnSe-based materials have high electrical conductivity. The GaP and ZnSe based materials are thus ideal for use as current spreading layers for semiconductor chips,
  • volume-emitting semiconductor chips which are based in particular on GaAs or on GaP.
  • the n-side current spreading layer 3 and / or the p-side current spreading layer 4 may be n-type or p-type doped. Compared to conventional
  • Semiconductor chips may be a zinc selenide based
  • Current spreading layer such as an n-doped ZnSe-based current spreading layer in particular ZnSSe or ZnCdSe replace a conventional current spreading layer of InAlP.
  • a GaP based current spreading layer such as an n-doped ZnSe-based current spreading layer in particular ZnSSe or ZnCdSe replace a conventional current spreading layer of InAlP.
  • a GaP based current spreading layer such as an n-doped ZnSe-based current spreading layer in particular ZnSSe or ZnCdSe replace a conventional current spreading layer of InAlP.
  • a GaP based current spreading layer such as an n-doped ZnSe-based current spreading layer in particular ZnSSe or ZnCdSe replace a conventional current spreading layer of InAlP.
  • a GaP based current spreading layer such as an n-doped ZnSe-based current spreading layer in particular ZnSSe or ZnCdSe
  • Current spreading layer such as a p-type GaP-based current spreading layer a conventional
  • FIG. 1B shows a further exemplary embodiment of a semiconductor chip 10. That in FIG. 1B
  • the semiconductor chip 10 on a first contact layer 61, which is partially disposed between the semiconductor body 2 and the carrier 1.
  • the first contact layer 61 adjoins, in particular in regions, the n-side current spreading layer 3 and / or the connection layer 5.
  • the first contact layer 61 is arranged in particular directly on the rear side 12 of the carrier 1.
  • the first contact layer 61 can be externally contacted electrically.
  • the semiconductor body 2 in particular has a smaller cross section than the carrier 1.
  • the first contact layer 61 is arranged in regions on an overhang of the carrier 1 over the semiconductor body 2. Compared to FIG. 1A, the rear side 102 of the
  • FIG. 1B essentially corresponds to the exemplary embodiment for a semiconductor chip 10 illustrated in FIG. 1B
  • the semiconductor chip 10 has a
  • the plated-through hole 60 is electrically conductively connected to the first contact layer 61, wherein the plated-through hole 60 can be electrically contacted via its contact surface or contact layer on the rear side 102 of the semiconductor chip 10.
  • the via 60 is arranged laterally of the semiconductor body 2. For preventing a direct electrical contact between the semiconductor body 2 and the
  • a third insulating layer 73 is arranged laterally of the semiconductor body 2. In the lateral direction, the third insulation layer 73 is thus between the semiconductor body 2 and the via 60
  • the semiconductor layer 21 in side is neither with the first one
  • Current spreading layer 3 is the n-side semiconductor layer 21 with the first contact layer 61 or with the
  • connection 60 electrically connected.
  • FIG. 1A essentially corresponds to the exemplary embodiment for a semiconductor chip 10 illustrated in FIG. 1A
  • the semiconductor body 2 is arranged between the n-type current spreading layer 3 and the connection layer 5.
  • the semiconductor body 2 is disposed between the n-side current spreading layer 3 and the carrier 1.
  • the n-side is
  • the first contact layer 61 adjoins, in particular, the n-side current spreading layer 3.
  • the contact layer 61 is preferably formed of ZnCdSe.
  • the via 60 extends from the backside 102 through the n-side current spreading layer 3, the n-side semiconductor layer 21, and the active region 23 into the p-side
  • the via 60 is in this case for electrical
  • the semiconductor chip 10 has an inner structured surface 41, which is formed by a surface of the further p-side current spreading layer 4.
  • the structured surface 41 is a surface of the p-side current spreading layer 4 facing the carrier 1 and in particular adjoins the connection layer 5.
  • the contact structure comprises a first contact layer 61 and a second contact layer 62.
  • the first contact layer 61 is located on the rear side 102 of the semiconductor chip 10.
  • the second contact layer 62 is arranged in regions between the semiconductor body 2 and the radiation-transmissive carrier 1.
  • the second contact layer 62 adjoins, in particular, the p-side current spreading layer 4 and / or the connection layer 5 and / or the carrier 1.
  • Embodiment disclosed can be used for the embodiment shown in the figure IE and vice versa.
  • the semiconductor chip 10 may have a contact structure 6 on the n-side and / or on the p-side
  • Contact layer 61 or 62, at least one contact web 64 and a plurality of conductor tracks 63 have.
  • Contact structure 6 can be electrically conductively connected to one another via the contact web 64.
  • the interconnects 63 are in particular uniform on the n-side
  • the semiconductor chip 10 may have a via 60, which is approximately as shown in the figure IC or 1D (see Figure IG).
  • the semiconductor chips 10 shown in these figures may have two structured surfaces 31 and 41, which are shown approximately in Figure 1F.
  • the semiconductor chips 10 illustrated in FIGS. 1A, 1B, IC, 1D and IE can have an in-side and / or a p-side contact structure 6 according to FIG. 1F with at least one connection web 64 and a plurality of interconnects 63.
  • FIG. 1C shows a component 100.
  • Component 100 has a semiconductor chip 10 and a
  • Embodiment of a semiconductor chip 10 substantially corresponds to that shown in Figure 1F
  • the sheath 90 is radiation-permeable or transparent and, in comparison to the carrier 1 and / or to the semiconductor chip 10, has a smaller size
  • the semiconductor chip 10 is of the
  • Enclosure 90 encapsulated such that the carrier 1 is completely embedded within the enclosure 90.
  • the envelope 90 can be flush with the semiconductor chip 10.
  • Contact layer 62 may at least partially uncovered by a material of the enclosure 90 and on the
  • Rear side 102 of the semiconductor chip 10 and the device 100 continue to be freely accessible. Radiation losses lost due to total reflections at an interface between the semiconductor chip 10 and the ambient air can be reduced by the encapsulation of the semiconductor chip 10 through the cladding 90.
  • an efficient device 100 can be achieved with a particularly low overall height.
  • FIG. 1H The exemplary embodiment for a component 100 illustrated in FIG. 1H essentially corresponds to the exemplary embodiment illustrated in FIG. In contrast to this, the component has a semiconductor chip 10, which is shown in FIG. 1D. Notwithstanding the figures IG and
  • the device 100 may include a semiconductor chip 10, such as shown in FIG. 1A, 1B, IC, IE, or in FIG. 1F. There will be some process steps according to a first
  • a growth substrate 9 is approximately level
  • Gallium arsenide or gallium phosphide provided.
  • a p-side semiconductor layer 22, an active zone 23, a ⁇ in side semiconductor layer 21 of the semiconductor body 2 and an n-side StromaufWeitungs Mrs 3 can be formed in the predetermined order on the growth substrate 9, in particular successively during a common
  • Coating process can be formed. According to this
  • Variant may be the ZnSe-based current spreading layer 3 are generated only after the formation of the semiconductor body 2. This is expedient since the formation of the approximately InGaP-based semiconductor body 2 generally takes place at such a high temperature that could damage the functionality of the ZnSe-based current spreading layer 3.
  • a p-side buffer layer 40 may be formed between the growth substrate 9 and the semiconductor body 2.
  • the p-side buffer layer 40 may be a separation layer such as a sacrificial layer for separating the growth substrate 9 or another p-side current spreading layer.
  • an exposed surface of the inward current spreading layer 3 can be patterned before the semiconductor body 2 is fixed on a radiation-transmissive carrier 1 by means of a connection layer 5.
  • Growth substrate 9 such as the GaAs based
  • Growth substrate 9 is formed on the semiconductor body 2. Due to high lattice mismatch between GaAs and GaP this leads to a better crystal quality of the
  • Contact structure 6 are formed with a first contact layer 61, a second contact layer 62 and / or a via 60 on the back side 102 of the semiconductor chip 10.
  • the semiconductor chip 10 shown in FIG. 2B corresponds to the semiconductor chip 10 shown in FIG. 1A.
  • a semiconductor chip according to FIG. 1B or according to FIG. 1C can be produced by means of the exemplary embodiment of a method illustrated in FIGS. 2A and 2B.
  • FIGS. 3A to 3D show some method steps of a further exemplary embodiment of a method for
  • the n-side semiconductor layer 21, the active region 23, and the p-side semiconductor layer 22 of FIG. 3A As shown in FIG. 3A, the n-side semiconductor layer 21, the active region 23, and the p-side semiconductor layer 22 of FIG. 3A, the n-side semiconductor layer 21, the active region 23, and the p-side semiconductor layer 22 of FIG. 3A, the n-side semiconductor layer 21, the active region 23, and the p-side semiconductor layer 22 of FIG.
  • the p-side current spreading layer 4 may be formed on the p-side semiconductor layer 22 based on GaP, for example.
  • Contact layer 62 is on the p-side
  • an auxiliary carrier 8 is mounted on the semiconductor body 2 before the removal of the growth substrate 9.
  • the subcarrier 8 has a main body 80 with a release or protective layer 81 on the main body 80
  • the main body 80 may be formed of silicon.
  • the growth substrate 9 is removed from the semiconductor body 2.
  • a by removing the growth substrate 9 exposed surface of the n-side semiconductor layer 21 can be applied in ⁇ side current spreading layer.
  • the auxiliary carrier 8 is removed from the semiconductor body 2 approximately at the further connecting layer 82. Before attaching the radiation-transmissive carrier 1, an exposed surface 31 of the n-side
  • the semiconductor body 2 on the radiation-transparent support 1 for the production of the semiconductor chip 10 can be further processed.
  • the second insulation layer 72 may be formed by the electrically insulating connection layer 82. The one shown on the right side in the figure 3D
  • Semiconductor chips 10 correspond to the semiconductor chips 10 shown in FIGS. 1A and 1B.
  • FIGS. 4A to 4E some method steps according to a further exemplary embodiment of a method for producing one or a plurality of semiconductor chips 10 are illustrated.
  • the method step illustrated in FIG. 4A essentially corresponds to that shown in FIG. 3A
  • the semiconductor body 2 is fixed by means of the radiation-permeable compound layer 5 on the radiation-transmissive support 1.
  • a high-temperature bonding method is used for this, in which the connecting layer 5 in further
  • the p-side current spreading layer 4 is arranged between the carrier 1 and the semiconductor body 2 and in particular adjoins the connecting layer 5 (FIG. 4C).
  • the growth substrate 9 is removed from the semiconductor body 2 according to FIG. 4D. By removing the growth substrate 9, a surface of the in ⁇ side semiconductor layer 21 can be exposed.
  • the n-side current spreading layer 3 is replaced by the removal of the growth substrate 9
  • Semiconductor chips 10 correspond to the semiconductor chips 10 shown in FIGS. 1D and IE. Those shown in Figures 2A to 4E
  • Manufacturing methods have the common features, according to which both the ZnSe-based and the GaP-based current spreading layer can be generated in a reliable and simplified manner, namely only after the
  • Forming the semiconductor body This is expedient since the formation of the semiconductor body is usually carried out at such a high temperature that the functionality of the ZnSe-based current spreading layer is negative
  • Semiconductor body of the semiconductor chip and a carrier or subcarrier can be achieved.
  • German Patent Application 10 2017 114 467.6 is claimed, the disclosure of which is hereby incorporated by reference.
  • the invention is not limited by the description of the invention based on the embodiments of these. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if that feature or combination itself is not explicitly stated in the claims or exemplary embodiments.

Abstract

Es wird ein Halbleiterchip (10) mit einem strahlungsdurchlässigen Träger (1), einem Halbleiterkörper (2) und einer transparenten Stromaufweitungsschicht (3) angegeben, wobei der Halbleiterkörper eine n-seitige Halbleiterschicht (21), eine p-seitige Halbleiterschicht (22) und eine dazwischenliegende optisch aktive Zone (23) aufweist. Der Halbleiterkörper ist mittels einer strahlungsdurchlässigen Verbindungsschicht (5) mit dem Träger befestigt. Die Stromaufweitungsschicht basiert auf Zinkselenid und grenzt an die n-seitige Halbleiterschicht an. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Halbleiterchips angegeben.

Description

Beschreibung
HALBLEITERCHIP MIT TRANSPARENTER STROMAUFWEITUNGSSCHICHT
Es wird ein Halbleiterchip mit einer transparenten
Stromaufweitungsschicht angegeben. Des Weiteren wird
Verfahren zur Herstellung eines Halbleiterchips oder
Mehrzahl von Halbleiterchips angegeben. Herkömmliche Halbleiterchips weisen in der Regel eine in ¬ seitige Halbleiterschicht, eine p-seitige Halbleiterschicht und eine dazwischenliegende aktive Zone auf, wobei zur
Erzielung einer gleichmäßigen Stromdichteverteilung
StromaufWeitungsschichten beidseitig der aktiven Zone angeordnet sind. Solche StromaufWeitungsschichten können jeweils auf demselben Material wie die zugehörigen
Halbleiterschichten des Halbleiterchips basieren, jedoch mit einer erhöhten Dotierung oder einem erhöhten AI-Anteil. Eine zu hohe Dotierung in den StromaufWeitungsschichten kann zu einer Verringerung der Ladungsträgerbeweglichkeit und insgesamt zu einer Erhöhung der Durchlassspannung des
Halbleiterchips führen. Ein hoher AI-Anteil führt aufgrund von Gitterfehlanpassungen in der Regel zu erhöhten inneren mechanischen Verspannungen .
Alternativ ist es möglich, StromaufWeitungsschichten aus transparenten elektrisch leitfähigen Oxiden auf
Halbleiterschichten auszubilden. Das Ausbilden von
transparenten elektrisch leitfähigen Oxiden auf
Halbleiterschichten führt allerdings ebenfalls zu erhöhten inneren mechanischen Verspannungen im Halbleiterchip. Eine Aufgabe ist es, einen effizienten Halbleiterchip
anzugeben. Des Weiteren wird ein vereinfachtes Verfahren zur Herstellung eines oder einer Mehrzahl solcher Halbleiterchips mit hoher Materialqualität angegeben.
Gemäß zumindest einer Ausführungsform eines Halbleiterchips weist dieser einen strahlungsdurchlässigen Träger und einen Halbleiterkörper auf. Der Halbleiterkörper weist eine erste etwa n-seitige Halbleiterschicht, eine zweite insbesondere p- seitige Halbleiterschicht und eine in vertikaler Richtung zwischen der ersten Halbleiterschicht und der zweiten
Halbleiterschicht angeordnete aktive Zone auf. Eine n-seitige Halbleiterschicht ist insbesondere n-leitend und kann eine n- dotierte Halbleiterschicht sein. Eine p-seitige
Halbleiterschicht ist insbesondere p-leitend und kann eine p- dotierte Halbleiterschicht sein. Die aktive Zone ist zum Beispiel ein p-n-Übergang .
Zum Beispiel basiert der Halbleiterkörper auf einem III-V- Halbleitermaterial wie Galliumphosphid (GaP) oder
Galliumarsenid (GaAs) . Im Betrieb des Halbleiterchips ist die optisch aktive Zone insbesondere dazu eingerichtet,
elektromagnetische Strahlung im sichtbaren, ultravioletten oder im infraroten Spektralbereich zu emittieren oder zu detektieren. Der Halbleiterchip weist insbesondere eine
Diodenstruktur auf. Zum Beispiel ist der Halbleiterchip eine lichtemittierende Diode (LED) .
Unter einer vertikalen Richtung wird allgemein eine Richtung verstanden, die quer insbesondere senkrecht, zu einer
Haupterstreckungsfläche des Halbleiterkörpers gerichtet ist. Die vertikale Richtung ist etwa eine Wachstumsrichtung des Halbleiterkörpers. Unter einer lateralen Richtung wird demgegenüber eine Richtung verstanden, die entlang insbesondere parallel, zu der Haupterstreckungsflache des Halbleiterkörpers verläuft. Die vertikale Richtung und die laterale Richtung sind insbesondere senkrecht zueinander.
Ein auf einem III-V-Halbleitermaterial basierender
Halbleiterkörper weist zumindest ein Element oder mehrere Elemente aus der dritten Hauptgruppe und zumindest ein
Element oder mehrere Elemente aus der fünften Hauptgruppe des Periodensystems der chemischen Elemente auf. In diesem Fall können die auf einem III-V-Halbleitermaterial basierenden Halbleiterschichten jeweils mehrere Teilschichten aufweisen und n-dotiert, p-dotiert oder undotiert sein. Der strahlungsdurchlässige Träger kann aus Siliziumcarbid (SiC) , Glas oder aus einem glasartigen Material gebildet sein. Insbesondere ist der Träger bezüglich dessen Material und Schichtdicke derart gestaltet, dass der Träger bezüglich einer Peakwellenlänge der im Betrieb des Halbleiterchips erzeugten elektromagnetischen Strahlung einen
Transmissionsgrad von mindestens 60 %, 70 %, 80 % oder mindestens 90 % aufweist. In diesem Zusammenhang wird unter einer strahlungsdurchlässigen oder transparenten Schicht allgemein eine Schicht verstanden, die bezüglich Lichts im sichtbaren Wellenlängenbereich, etwa zwischen 380 nm und 780 nm, zum Beispiel bei 550 nm, einen Transmissionsgrad von mindestens 60 %, 70 %, 80 % oder mindestens 90 % aufweist. Im Zweifel kann eine transparente Schicht im Vergleich zu einer strahlungsdurchlässigen Schicht einen höheren
Transmissionsgrad, etwa um 5 "6 » 10 %, 20 % aufweisen.
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist der Halbleiterkörper mittels einer strahlungsdurchlässigen Verbindungsschicht mit dem Träger befestigt. Insbesondere ist der Halbleiterchip als Volumenemitter gestaltet. Bei einem Volumenemitter kann die im Betrieb des Halbleiterchips erzeugte elektromagnetische Strahlung über eine Vorderseite, eine Rückseite und über Seitenflächen des Halbleiterchips auskoppelbar sein. Zum Beispiel weist der Träger eine dem Halbleiterkörper abgewandte Vorderseite auf, die die
Vorderseite des Halbleiterchips bilden. Die Seitenflächen des Halbleiterchips können bereichsweise durch Seitenflächen des Trägers gebildet sein.
Sind der Träger und die Verbindungsschicht
strahlungsdurchlässig ausgebildet, kann die in der aktiven Zone erzeugte Strahlung teilweise an den Seitenflächen und an der Vorderseite des Trägers aus dem Halbleiterchip
ausgekoppelt werden. Insbesondere ist der Halbleiterchip derart gestaltet, dass mindestens 30 %, 40 %, 50 %, 60 % oder mindestens 70 % der gesamten in der aktiven Zone erzeugten Strahlung an den Seitenflächen und/oder an der Vorderseite des Trägers aus dem Halbleiterchip ausgekoppelt werden.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine transparente StromaufWeitungsschicht auf. Die Stromaufweitungsschicht grenzt insbesondere an die n- seitige Halbleiterschicht des Halbleiterkörpers an. Bevorzugt basiert die Stromaufweitungsschicht auf Zinkselenid (ZnSe) .
Auf Zinkselenid basierend bedeutet im vorliegenden
Zusammenhang, dass die Stromaufweitungsschicht aus
Zinkselenid besteht oder Zink und Selen als Hauptbestandteile aufweist, wobei die Stromaufweitungsschicht weitere Elemente etwa aus der zweiten und/oder aus der sechsten Haupt- oder Nebengruppe des Periodensystem der chemischen Elemente aufweisen kann. Insbesondere beträgt der Stoffmengenanteil an Zink und Selen in einem solchen Verbindungsmaterial
mindestens 60, 70, 80, 90 oder mindestens 95 %. Die auf ZnSe basierende StromaufWeitungsschicht kann n-leitend dotiert sein.
In mindestens einer Ausführungsform eines Halbleiterchips weist dieser einen strahlungsdurchlässigen Träger, einen Halbleiterkörper und eine transparente
Stromaufweitungsschicht auf. Der Halbleiterkörper weist eine n-seitige Halbleiterschicht, eine p-seitige Halbleiterschicht und eine dazwischenliegende optisch aktive Zone auf. Der Halbleiterkörper ist mittels einer strahlungsdurchlässigen oder transparenten Verbindungsschicht mit dem Träger
befestigt. Die Stromaufweitungsschicht basiert auf
Zinkselenid und grenzt an die n-seitige Halbleiterschicht an.
Die ZnSe-basierte Stromaufweitungsschicht dient somit als in ¬ seitige Stromaufweitungsschicht des Halbleiterchips.
Zinkselenid zeichnet sich insbesondere durch hohe elektrische Leitfähigkeit und einen hohen Transmissionsgrad sowohl im infraroten als auch im sichtbaren Wellenlängenbereich aus. Es hat sich herausgestellt, dass im Vergleich zu hochdotierten Stromaufweitungsschichten oder Stromaufweitungsschichten aus transparenten, elektrisch leitfähigen Materialien eine
Durchlassspannung des Halbleiterchips mit einer ZnSe- basierten Stromaufweitungsschicht verringert wird, wodurch die Effizienz des Halbleiterchips insgesamt erhöht wird. Gemäß zumindest einer Ausführungsform des Halbleiterchips basiert der Halbleiterkörper auf einem III-V-
Halbleiterverbindungsmaterial , wobei der Halbleiterchip frei von einem III-V-Aufwachssubstrat ist. Zum Beispiel kann der Halbleiterkörper zunächst mittels eines epitaktischen
Verfahrens auf ein III-V-Substrat aufgewachsen werden, wobei das Substrat in einem nachfolgenden Verfahrensschritt von dem Halbleiterkörper entfernt wird. Der strahlungsdurchlässige Träger ist somit verschieden von einem Aufwachssubstrat und wird mittels der Verbindungsschicht an dem Halbleiterkörper befestigt .
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist der Träger aus einem elektrisch isolierenden und
strahlungsdurchlässigen Material gebildet. Das elektrisch isolierende Material kann Glas, glasartige Materialien, Silizium oder Siliziumcarbid aufweisen oder aus einem dieser Materialien bestehen. Es ist auch möglich, dass das
elektrisch isolierende Material verschieden von einem
Halbleitermaterial ist. Der Träger weist eine dem
Halbleiterkörper abgewandte Vorderseite und eine dem
Halbleiterkörper zugewandte Rückseite auf. Insbesondere ist die Vorderseite des Trägers frei von elektrischen Anschlüssen des Halbleiterchips.
Gemäß zumindest einer Ausführungsform des Halbleiterchips basiert der Halbleiterkörper auf InGaP oder auf InGaAlP. Der Halbleiterchip ist insbesondere frei von einer
Stromaufweitungsschicht aus InAlP. Mit anderen Worten weist der Halbleiterchip keine n-seitige Stromaufweitungsschicht auf, die zwischen dem Träger und der n-seitigen
Halbleiterschicht angeordnet ist und ein InAlP-basiertes Material aufweist. Die transparente, ZnSe-basierte
Stromaufweitungsschicht ist somit die einzige n-seitige
Stromaufweitungsschicht des Halbleiterchips. Des Weiteren kann Halbleiterchip frei von einer n-seitigen und/oder p- seitigen StromaufWeitungsschicht einem transparenten
elektrisch leitfähigen Oxid sein.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine weitere strahlungsdurchlässige
Stromaufweitungsschicht auf. Die weitere
Stromaufweitungsschicht grenzt etwa an die p-seitige
Halbleiterschicht an und dient somit als p-seitige
Stromaufweitungsschicht des Halbleiterchips. Bevorzugt basiert die weitere Stromaufweitungsschicht auf GaP. Ähnlich wie Zinkselenid ist Galliumphosphid ein Material mit hoher elektrischer Leitfähigkeit und weist einen hohen
Transmissionsgrad bezüglich elektromagnetischer Strahlung im sichtbaren und im infraroten Wellenlängenbereich auf.
Zum Beispiel ist der Halbleiterchip in diesem Fall frei von einer Stromaufweitungsschicht aus AlGaAs . Der Halbleiterchip weist die weitere GaP-basierte Stromaufweitungsschicht insbesondere als einzige p-seitige Stromaufweitungsschicht auf. Ein Halbleiterchip mit einer ZnSe-basierten n-seitigen Stromaufweitungsschicht und gleichzeitig mit einer GaP- basierten p-seitigen Stromaufweitungsschicht weist im
Vergleich zu Halbleiterchips, die StromaufWeitungsschichten aus hochdotierten Halbleiterschichten oder aus transparenten elektrisch leitfähigen Oxiden aufweisen, eine geringere Durchlassspannung und somit eine höhere Effizienz auf.
Insbesondere für die Erhöhung der Effizienz eines
Volumenemitters ist die Kombination aus der n-seitigen ZnSe- basierten Stromaufweitungsschicht und der p-seitigen GaP- basierten Stromaufweitungsschicht besonders geeignet.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine dem Träger zugewandte Vorderseite und eine dem Träger abgewandte Rückseite auf. Der Halbleiterchip weist zumindest eine Kontaktschicht auf der Rückseite auf, wobei die Kontaktschicht auf der Rückseite frei zugänglich ist. Der Halbleiterchip kann eine weitere, auf der Rückseite
befindliche und frei zugängliche Kontaktschicht aufweisen. Die Kontaktschicht und die weitere Kontaktschicht können unterschiedlichen elektrischen Polaritäten des
Halbleiterchips zugeordnet und zur elektrischen Kontaktierung des Halbleiterchips eingerichtet sein.
Alternativ ist es auch möglich, dass die weitere
Kontaktschicht zumindest bereichsweise zwischen dem
Halbleiterkörper und dem Träger angeordnet ist. Die weitere Kontaktschicht kann an die Verbindungsschicht angrenzen.
Bevorzugt ist der Halbleiterchip ausschließlich über die Rückseite mittels der Kontaktschichten elektrisch
kontaktierbar . Die Vorderseite des Halbleiterchips ist insbesondere frei von Kontaktschichten und kann dabei eine Vorderseite des Trägers sein.
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die n-seitige StromaufWeitungsschicht zwischen dem
Halbleiterkörper und der Verbindungsschicht oder dem Träger angeordnet. Alternativ ist es möglich, dass der
Halbleiterkörper zwischen der n-seitigen
Stromaufweitungsschicht und der Verbindungsschicht oder dem Träger angeordnet ist. Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine Durchkontaktierung zur elektrischen
Kontaktierung der n-seitigen Halbleiterschicht auf. Die
Stromaufweitungsschicht kann zwischen dem Halbleiterkörper und der Verbindungsschicht angeordnet sein. Insbesondere erstreckt sich die Durchkontaktierung von der Rückseite durch die p-seitige Halbleiterschicht und die aktive Zone hindurch in die n-seitige Halbleiterschicht. Insbesondere endet die Durchkontaktierung innerhalb der n-seitigen Halbleiterschicht und steht somit im direkten elektrischen Kontakt mit der in ¬ seitigen Halbleiterschicht. Es hat sich herausgestellt, dass ein Kontaktwiderstand zwischen der Durchkontaktierung und der meisten ZnSe-basierten StromaufWeitungsschicht höher ist als ein elektrischer Widerstand zwischen der Durchkontaktierung und der n-seitigen Halbleiterschicht. In diesem Fall steht die Durchkontaktierung bevorzugt nicht in direktem
elektrischem Kontakt mit der StromaufWeitungsschicht . Die Durchkontaktierung kann ein Metall wie Kupfer, Nickel,
Aluminium, Silber oder Gold aufweisen.
Gemäß zumindest einer Ausführungsform des Halbleiterchips erstreckt sich die Durchkontaktierung von der Rückseite durch die p-seitige Halbleiterschicht, die aktive Zone und die n- seitige Halbleiterschicht hindurch. Dabei kann die
Durchkontaktierung etwa in lateralen Richtungen von der p- seitigen Halbleiterschicht, der aktiven Zone und/oder der in ¬ seitigen Halbleiterschicht vollumfänglich umschlossen sein. Alternativ ist es möglich, dass sich die Durchkontaktierung durch die aktive Zone und/oder die Halbleiterschichten hindurch erstreckt, jedoch seitlich des Halbleiterkörpers befindet und somit von der aktiven Zone und/oder den
Halbleiterschichten nicht vollumfänglich umschlossen ist. Insbesondere steht die Durchkontaktierung nicht in direktem elektrischem Kontakt mit der n-seitigen Halbleiterschicht. Zum Beispiel ist die n-seitige Halbleiterschicht erst über die n-seitige ZnSe-basierte StromaufWeitungsschicht mit der Durchkontaktierung elektrisch leitend verbunden. Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die Durchkontaktierung zur elektrischen Kontaktierung der p- seitigen Halbleiterschicht eingerichtet. Der Halbleiterkörper kann in diesem Fall zwischen der StromaufWeitungsschicht und der Verbindungsschicht angeordnet sein. Die
Durchkontaktierung erstreckt sich etwa von der Rückseite des Halbleiterchips durch die n-seitige StromaufWeitungsschicht , die n-seitige Halbleiterschicht und die aktive Zone hindurch. Die Durchkontaktierung ist dabei durch eine
Isolierungsschicht von der n-seitigen
Stromaufweitungsschicht , der n-seitigen Halbleiterschicht und der aktiven Zone elektrisch isoliert. Die Durchkontaktierung kann im direkten elektrischen Kontakt mit der p-seitigen Halbleiterschicht oder im direkten elektrischen Kontakt mit der weiteren p-seitigen Stromaufweitungsschicht stehen.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine innere strukturierte Oberfläche auf. Die strukturierte Oberfläche kann Auskoppelstrukturen aufweisen. Zum Beispiel ist die innere strukturierte Oberfläche zwischen der aktiven Zone und dem Träger angeordnet. Die innere strukturierte Oberfläche kann eine Oberfläche der n-seitigen oder p-seitigen Stromaufweitungsschicht oder eine Oberfläche der n-seitigen oder p-seitigen Halbleiterschicht sein. Die Auskoppelstrukturen können Erhebungen oder Vertiefungen sein, die etwa zur Reduzierung von Totalreflexionen innerhalb des Halbleiterchips eingerichtet sind. Die innere strukturierte Oberfläche kann somit vollständig innerhalb des
Halbleiterchips angeordnet sein.
Alternativ oder ergänzend kann der Halbleiterchip zumindest eine äußere strukturierte Oberfläche, etwa eine strukturierte Vorderseite und/oder eine strukturierte Rückseite aufweisen, wobei die äußere strukturierte Oberfläche den Halbleiterchip etwa in einer vertikalen Richtung räumlich begrenzt.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die ZnSe-basierte StromaufWeitungsschicht zumindest eines der zusätzlichen chemischen Elemente aus der Gruppe aus S, Cd, Mg und Be zur Reduzierung der Gitterfehlanpassung zwischen der n-seitigen Halbleiterschicht und der ZnSe- basierten StromaufWeitungsschicht auf. Zum Beispiel beträgt der Stoffmengenanteil an S, Mg, Cd und/oder Be in der ZnSe- basierten StromaufWeitungsschicht höchstens 3 oder 10
%, etwa zwischen einschließlich 0,1 und 10 %. Die n-seitige Stromaufweitungsschicht und/oder eine n-seitige
Kontaktschicht können/kann eine ZnSSe- MgZnSSe-, MgZnSe-, BeZnSe-, ZnCdSe- oder eine BeMgZnSe-Schicht sein.
In mindestens einer Ausführungsform eines Bauelements weist dieses einen Halbleiterchip und eine strahlungsdurchlässige Umhüllung auf, wobei der Halbleiterchip des Bauelements insbesondere ein hier beschriebener Halbleiterchip ist.
Bevorzugt weist die Umhüllung im Vergleich zum Träger des Halbleiterchips einen kleineren Brechungsindex auf. Der
Halbleiterchip ist beispielsweise von der Umhüllung derart verkapselt, dass der Träger vollständig innerhalb der
Umhüllung eingebettet ist. Der Halbleiterchip kann auf dessen Rückseite eine Kontaktschicht oder mehrere Kontaktschichten zur elektrischen Kontaktierung des Halbleiterkörpers
aufweisen. Die Kontaktschicht oder die Kontaktschichten auf der Rückseite des Halbleiterchips kann/können zumindest bereichsweise frei von einem Material der Umhüllung sein. Die Rückseite des Halbleiterchips bildet somit bereichsweise die Rückseite des Bauelements. Das Bauelement ist insbesondere ausschließlich über dessen Rückseite elektrisch kontaktierbar, wobei die Kontaktschichten des Halbleiterchips auf der Rückseite des Bauelements frei zugänglich sind.
Wird der Halbleiterchip in einer Umhüllung aufweisend einen geringeren Brechungsindex verkapselt, wird ein
Brechungsindexsprung zwischen dem Halbleiterchip und der Umgebung, etwa Luft, schrittweise reduziert, wodurch
Strahlungsverluste aufgrund von Totalreflexionen minimiert werden können, wodurch die Effizienz des Bauelements
beziehungsweise des Halbleiterchips erhöht wird. Bevorzugt beträgt ein Unterschied bezüglich der Brechungsindizes mindestens 0,1, 0,2, 0,3 oder mindestens 0,5, etwa zwischen einschließlich 0,1 und 2. In mindestens einer Ausführungsform eines Verfahrens zur Herstellung eines oder einer Mehrzahl von Halbleiterchips wird ein Aufwachssubstrat bereitgestellt. Der
Halbleiterkörper wird auf das Aufwachssubstrat mittels eines Beschichtungsverfahrens , etwa mittels eines Epitaxie- Verfahrens, aufgebracht. In einem nachfolgenden
Verfahrensschritt wird der Halbleiterkörper auf einem
strahlungsdurchlässigen Träger mittels einer
strahlungsdurchlässigen Verbindungsschicht befestigt. Das Aufwachssubstrat kann vor oder nach dem Ausbilden einer
Stromaufweitungsschicht , etwa einer n-seitigen ZnSe-basierten Stromaufweitungsschicht , und vor oder nach dem Befestigen des Halbleiterkörpers an dem strahlungsdurchlässigen Träger von dem Halbleiterkörper entfernt werden. Zur Herstellung einer Mehrzahl von Halbleiterchips können/kann der Halbleiterkörper und/oder der strahlungsdurchlässige Träger vereinzelt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die p-seitige Halbleiterschicht, die n-seitige Halbleiterschicht und die transparente n-seitige Stromaufweitungsschicht in der angegebenen Reihenfolge auf dem Aufwachssubstrat gebildet. Eine freiliegende Oberfläche der transparenten n-seitigen Stromaufweitungsschicht kann strukturiert werden, insbesondere bevor der
strahlungsdurchlässige Träger auf dem Halbleiterkörper angebracht wird. Das Aufwachssubstrat kann nach dem Anbringen des Trägers von dem Halbleiterkörper entfernt werden. Der Halbleiterkörper und die n-seitige ZnSe-basierte
Stromaufweitungsschicht können somit während eines
gemeinsamen insbesondere einzigen Beschichtungsprozesses auf dem Aufwachssubstrat gebildet werden. Außerdem erfordert diese Variante lediglich einen einzigen Bondingschritt.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die n-seitige Halbleiterschicht und die p-seitige
Halbleiterschicht in der angegebenen Reihenfolge auf dem Aufwachsubstrat gebildet. Die transparente n-seitige
Stromaufweitungsschicht kann nach dem Entfernen des
Aufwachssubstrats auf der n-seitigen Halbleiterschicht gebildet werden.
Wird die n-seitige Halbleiterschicht vor der p-seitigen
Halbleiterschicht auf das Aufwachssubstrat aufgewachsen, kann der Halbleiterkörper aufgrund geringerer Diffusion der p- seitigen Dotierstoffe mit einer besonders hohen
Materialqualität erzeugt werden. Der Prozess zur Ausbildung der n-seitigen Stromaufweitungsschicht ist jedoch von dem Prozess zur Ausbildung des Halbleiterkörpers getrennt, wodurch diese Variante zur Herstellung des Halbleiterchips etwas aufwändiger ist. Wird die p-seitige Halbleiterschicht dagegen vor der n-seitigen Halbleiterschicht auf das Aufwachssubstrat aufgebracht, kann die n-seitige Stromaufweitungsschicht in demselben Verfahrensschritt auf die n-seitige Halbleiterschicht aufgebracht werden.
Allerdings erfordert dies eine viel genauere Kontrolle über die Wachstumsbedingungen aufgrund höherer Diffusion der p- seitigen Dotierstoffe.
Gemäß zumindest einer Ausführungsform eines Verfahrens wird ein Hilfsträger vor dem Entfernen des Aufwachssubstrats auf dem Halbleiterkörper angebracht. Die p-seitige
Halbleiterschicht ist insbesondere zwischen dem Hilfsträger und der n-seitigen Halbleiterschicht angeordnet. Die auf der ersten Halbleiterschicht angeordnete transparente
Stromaufweitungsschicht kann eine freiliegende Oberfläche aufweisen, die bevorzugt strukturiert wird. In einem
nachfolgenden Verfahrensschritt kann der
strahlungsdurchlässige Träger auf der strukturierten
Oberfläche der Stromaufweitungsschicht angebracht werden. Insbesondere wird der Hilfsträger erst nach dem Anbringen des Trägers von dem Halbleiterkörper entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine weitere Stromaufweitungsschicht , nämlich eine p-seitige Stromaufweitungsschicht zum Beispiel vor dem Entfernen des Aufwachsubstrats auf der p-seitigen Halbleiterschicht
gebildet. Die p-seitige Stromaufweitungsschicht kann eine strukturierte Oberfläche mit Auskoppelstrukturen aufweisen. Der Träger wird beispielsweise auf der strukturierten
Oberfläche der p-seitigen Stromaufweitungsschicht angebracht. Das Aufwachssubstrat wird zur Freilegung der n-seitigen
Halbleiterschicht entfernt, wobei die transparente n-seitige Stromaufweitungsschicht auf der freigelegten n-seitigen
Halbleiterschicht gebildet wird. Die p-seitige Stromaufweitungsschicht kann strahlungsdurchlässig oder transparent ausgebildet sein.
Das oben beschriebene Verfahren ist für die Herstellung eines oder eine Mehrzahl der vorstehend beschriebenen
Halbleiterchips besonders geeignet. Die im Zusammenhang mit dem Halbleiterchip beschriebenen Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt. Weitere Vorteile, bevorzugte Ausführungsformen und
Weiterbildungen des Halbleiterchips sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den
Figuren 1A bis 4E erläuterten Ausführungsbeispielen. Es zeigen :
Figuren 1A, 1B, IC, 1D, IE und 1F schematische Darstellungen eines Halbleiterchips gemäß verschiedenen
Ausführungsbeispielen, Figuren IG und 1H schematische Darstellungen verschiedener Ausführungsbeispiele für ein Bauelement mit einem
Halbleiterchip,
Figuren 2A und 2B schematische Darstellungen einiger
Verfahrensschritte zur Herstellung eines oder einer Mehrzahl von Halbleiterchips gemäß einem ersten Ausführungsbeispiel,
Figuren 3A, 3B, 3C, 3D, 4A, 4B, 4C, 4D und 4E schematische Darstellungen einiger Verfahrensschritte weiterer
Ausführungsbeispiele für die Herstellung eines oder einer Mehrzahl von Halbleiterchips Ein erstes Ausführungsbeispiel für einen Halbleiterchip 10 ist in Figur 1A schematisch dargestellt. Der Halbleiterchip 10 weist einen strahlungsdurchlässigen Träger 1 und einen darauf angeordneten Halbleiterkörper 2 auf. Der
Halbleiterchip 10 weist eine n-seitige
Stromaufweitungsschicht 3 auf, die an den Halbleiterkörper 2 angrenzt. Die n-seitige Stromaufweitungsschicht 3 ist in der vertikalen Richtung zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet. Mittels einer Verbindungsschicht 5, die insbesondere strahlungsdurchlässig gestaltet ist, ist der
Träger 1 mit dem Halbleiterkörper 2 beziehungsweise mit der n-seitigen Stromaufweitungsschicht 3 mechanisch verbunden. Die Verbindungsschicht 5 grenzt dabei insbesondere an die in ¬ seitige Stromaufweitungsschicht 3 an.
Der Halbleiterkörper 2 weist eine n-seitige Halbleiterschicht 21 auf, die dem strahlungsdurchlässigen Träger 1 zugewandt ist und insbesondere an die n-seitige Stromaufweitungsschicht 3 angrenzt. Der Halbleiterkörper 2 weist eine p-seitige
Halbleiterschicht 22 auf, die dem strahlungsdurchlässigen Träger 1 abgewandt ist. Des Weiteren weist der
Halbleiterkörper eine optisch aktive Zone 23 auf, die
zwischen der n-seitigen Halbleiterschicht 21 und der p- seitigen Halbleiterschicht 22 angeordnet ist.
Der Halbleiterchip 10 weist gemäß Figur 1A eine weitere
Stromaufweitungsschicht 4 auf, die p-seitig angeordnet ist und etwa an die p-seitige Halbleiterschicht 22 angrenzt. Zum Beispiel basiert der Halbleiterkörper 2 auf einem III-V- Verbindungsmaterial. Die p-seitige Stromaufweitungsschicht 4 kann ebenfalls aus einem III-V-Verbindungsmaterial gebildet sein. Die n-seitige Stromaufweitungsschicht 3 basiert bevorzugt auf Zinkselenid und ist somit verschieden von einem III-V-Verbindungsmaterial .
Der Halbleiterchip 10 weist eine Vorderseite 101 und eine Rückseite 102 auf. Die Vorderseite 101 des Halbleiterchips 10 ist insbesondere durch eine Vorderseite 11 des Trägers 1 gebildet. Der Träger 1 weist eine der Vorderseite 11 oder 101 abgewandte Rückseite 12 auf, die insbesondere an die
Verbindungsschicht 5 angrenzt. Der Halbleiterchip 10 weist Seitenflächen 103 auf, die entlang der vertikalen Richtung die Vorderseite 101 mit der Rückseite 102 verbinden. Die Seitenflächen 103 des Halbleiterchips 10 sind bereichsweise durch Seitenflächen 13 des Trägers 1 sowie bereichsweise durch Seitenflächen des Halbleiterkörpers 2 gebildet.
Der Halbleiterchip 10 weist auf dessen Rückseite 102 eine erste Kontaktschicht 61 und eine zweite Kontaktschicht 62 auf, wobei die Kontaktschichten 61 und 62 auf der Rückseite 102 frei zugänglich und zur elektrischen Kontaktierung des Halbleiterkörpers 2 eingerichtet sind. Über eine
Durchkontaktierung 60 ist die erste Kontaktschicht 61 mit der ersten n-seitigen Halbleiterschicht 21 elektrisch leitend verbunden. Die Durchkontaktierung 60 erstreckt sich dabei von der Rückseite 102 des Halbleiterchips 10 durch die p-seitige Stromaufweitungsschicht 4, die zweite p-seitige
Halbleiterschicht 22 und die aktive Zone 23 hindurch in die erste Halbleiterschicht 21. Insbesondere steht die
Durchkontaktierung 60 im direkten elektrischen Kontakt mit der ersten Halbleiterschicht 21. Die zweite Kontaktschicht 62 kann im direkten elektrischen Kontakt mit der p-seitigen Stromaufweitungsschicht 4 stehen. Gemäß Figur 1A ist der Halbleiterchip 10 ausschließlich über dessen Rückseite 102, nämlich über die Kontaktschichten 61 und 62, extern elektrisch kontaktierbar . Der Halbleiterchip 10 weist eine erste Isolierungsschicht 71 auf, die einen direkten elektrischen Kontakt zwischen der Durchkontaktierung 60 auf der einen Seite und der p-seitigen
Stromaufweitungsschicht 4, der zweiten Halbleiterschicht 22 sowie der aktiven Zone 23 auf der anderen Seite verhindert. In lateralen Richtungen ist die Durchkontaktierung 60 zumindest bereichsweise von der ersten Isolierungsschicht 71 vollumfänglich umschlossen. Ebenfalls ist die
Durchkontaktierung 60 gemäß Figur 1A in lateralen Richtungen von der p-seitigen Stromaufweitungsschicht 4, der zweiten Halbleiterschicht 22 sowie von der aktiven Zone 23
vollumfänglich umgeben.
Der Halbleiterchip 10 weist zur elektrischen Isolierung der Kontaktschichten 61 und 62 eine zweite Isolierungsschicht 72 auf. Bereichsweise ist die zweite Isolierungsschicht in vertikaler Richtung zwischen der ersten Kontaktschicht 61 und der p-seitigen Stromaufweitungsschicht 4 beziehungsweise der zweiten Halbleiterschicht 22 angeordnet. Die zweite
Isolierungsschicht 72 kann eine Öffnung des Halbleiterkörpers 2 teilweise aufweisen, in der die Durchkontaktierung 60 angeordnet ist.
Die Vorderseite 101 des Halbleiterchips 10 ist frei von den Kontaktschichten 61 und 62 sowie frei von weiteren möglichen elektrischen Anschlussflächen des Halbleiterchips 10. Die Vorderseite 101 bildet insbesondere eine
Strahlungsaustrittsfläche des Halbleiterchips 10, zum
Beispiel im Fall eines Flip-Chips, an der die im Betrieb des Halbleiterchips 10 in der aktiven Zone 23 erzeugte elektromagnetische Strahlung R ausgekoppelt wird.
Zur Erhöhung der Auskopplung an der Vorderseite 101 kann der Halbleiterchip eine innere strukturierte Oberfläche 31 aufweisen. In der Figur 1 ist die strukturierte Oberfläche 31 eine dem Träger 1 zugewandte Oberfläche der n-seitigen
Stromaufweitungsschicht 3. Insbesondere ist der
Halbleiterchip 10 als Volumenemitter gestaltet, wobei
elektromagnetische Strahlung nicht nur an der Vorderseite 101 sondern auch an der Rückseite 102 sowie an den Seitenflächen 103 des Halbleiterchips 10 ausgekoppelt werden kann.
Bevorzugt basiert der Halbleiterkörper 2 auf InGaP. Der
Halbleiterkörper 2 kann zudem Aluminium aufweisen. Die n- seitige Stromaufweitungsschicht 3 basiert bevorzugt auf ZnSe. Die p-seitige Stromaufweitungsschicht 4 basiert etwa auf GaP. Sowohl Galliumphosphid als auch Zinkselenid weisen einen hohen Transmissionsgrad für elektromagnetische Strahlung im sichtbaren und im infraroten Spektralbereich auf. Zudem weisen die auf GaP oder auf ZnSe basierenden Materialien eine hohe elektrische Leitfähigkeit auf. Die auf GaP und auf ZnSe basierenden Materialien sind somit ideal für die Verwendung als StromaufWeitungsschichten für Halbleiterchips,
insbesondere für volumenemittierende Halbleiterchips, die insbesondere auf GaAs oder auf GaP basieren.
Die n-seitige Stromaufweitungsschicht 3 und/oder die p- seitige Stromaufweitungsschicht 4 können/kann n-leitend oder p-leitend dotiert sein. Im Vergleich zu herkömmlichen
Halbleiterchips kann eine auf Zinkselenid basierende
Stromaufweitungsschicht , etwa eine n-dotierte ZnSe-basierte Stromaufweitungsschicht insbesondere aus ZnSSe oder ZnCdSe eine herkömmliche Stromaufweitungsschicht aus InAlP ersetzen. Alternativ oder ergänzend kann eine auf GaP basierende
Stromaufweitungsschicht , etwa eine p-dotierte GaP-basierte Stromaufweitungsschicht eine herkömmliche
Stromaufweitungsschicht aus AlGaAs ersetzen.
In Figur 1B ist ein weiteres Ausführungsbeispiel für einen Halbleiterchip 10 dargestellt. Das in der Figur 1B
dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1A dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im Unterschied hierzu weist der Halbleiterchip 10 eine erste Kontaktschicht 61 auf, die bereichsweise zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet ist. Die erste Kontaktschicht 61 grenzt insbesondere bereichsweise an die n-seitige Stromaufweitungsschicht 3 und/oder an die Verbindungsschicht 5 an. Die erste Kontaktschicht 61 ist insbesondere unmittelbar auf der Rückseite 12 des Trägers 1 angeordnet. Auf der Rückseite 12 des Trägers 1 kann die erste Kontaktschicht 61 extern elektrisch kontaktiert werden. In Draufsicht auf den Träger 1 weist der Halbleiterkörper 2 insbesondere einen kleineren Querschnitt als der Träger 1 auf. Der Träger 1 und/oder die erste Kontaktschicht
ragen/ragt seitlich über den Halbleiterkörper 2 aus. Die erste Kontaktschicht 61 ist bereichsweise auf einem Überhang des Trägers 1 über den Halbleiterkörper 2 angeordnet. Im Vergleich zu der Figur 1A kann die Rückseite 102 des
Halbleiterchips 1 frei von der zweiten Isolierungsschicht 72 sein. Abweichend davon ist es möglich, dass der
Halbleiterchip 10 auf dessen Rückseite weiterhin die zweite Isolierungsschicht 72 aufweist. Das in der Figur IC dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 1B dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im
Unterschied hierzu weist der Halbleiterchip 10 eine
Durchkontaktierung 60 auf. Die Durchkontaktierung 60 ist mit der ersten Kontaktschicht 61 elektrisch leitend verbunden, wobei die Durchkontaktierung 60 über deren Kontaktfläche beziehungsweise Kontaktschicht auf der Rückseite 102 des Halbleiterchips 10 elektrisch kontaktierbar ist.
Die Durchkontaktierung 60 ist seitlich des Halbleiterkörpers 2 angeordnet. Zur Verhinderung eines direkten elektrischen Kontakts zwischen dem Halbleiterkörper 2 und der
Durchkontaktierung 60 ist eine dritte Isolierungsschicht 73 seitlich des Halbleiterkörpers 2 angeordnet. In der lateralen Richtung ist die dritte Isolierungsschicht 73 somit zwischen dem Halbleiterkörper 2 und der Durchkontaktierung 60
angeordnet. Wie in der Figur 1B dargestellt steht die in ¬ seitige Halbleiterschicht 21 weder mit der ersten
Kontaktschicht 61 noch mit der Durchkontaktierung 60 in direktem elektrischem Kontakt. Erst über die n-seitige
Stromaufweitungsschicht 3 ist die n-seitige Halbleiterschicht 21 mit der ersten Kontaktschicht 61 oder mit der
Durchkontaktierung 60 elektrisch leitend verbunden.
Das in der Figur 1D dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 1A dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im
Unterschied hierzu ist der Halbleiterkörper 2 zwischen der n- seifigen Stromaufweitungsschicht 3 und der Verbindungsschicht 5 angeordnet. Somit ist der Halbleiterkörper 2 zwischen der n-seitigen Stromaufweitungsschicht 3 und dem Träger 1 angeordnet . Anders als in der Figur 1A ist die n-seitige
Halbleiterschicht 21 des Halbleiterkörpers 2 dem Träger 1 abgewandt und die p-seitige Halbleiterschicht 22 dem Träger 1 zugewandt. Die erste Kontaktschicht 61 grenzt insbesondere an die n-seitige StromaufWeitungsschicht 3 an. Zur Minimierung des elektrischen Kontaktwiderstands ist die Kontaktschicht 61 bevorzugt aus ZnCdSe gebildet. Die Durchkontaktierung 60 erstreckt sich von der Rückseite 102 durch die n-seitige Stromaufweitungsschicht 3, die n-seitige Halbleiterschicht 21 und die aktive Zone 23 hindurch in die p-seitige
Halbleiterschicht 22. Anders als in der Figur 1A ist die Durchkontaktierung 60 in diesem Fall zur elektrischen
Kontaktierung der p-seitigen Halbleiterschicht 22
eingerichtet. Durch die erste Isolierungsschicht 71, die die Durchkontaktierung 60 in lateralen Richtungen vollumfänglich umgibt, ist die Durchkontaktierung 60 von der n-seitigen Stromaufweitungsschicht 3, der n-seitigen Halbleiterschicht 21 und von der aktiven Zone 23 elektrisch isoliert. Gemäß Figur 1D weist der Halbleiterchip 10 eine innere strukturierte Oberfläche 41 auf, die durch eine Oberfläche der weiteren p-seitigen Stromaufweitungsschicht 4 gebildet ist. Die strukturierte Oberfläche 41 ist eine dem Träger 1 zugewandte Oberfläche der p-seitigen Stromaufweitungsschicht 4 und grenzt insbesondere an die Verbindungsschicht 5 an.
Das in der Figur IE dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 1D dargestellten Ausführungsbeispiel für einen Halbleiterchip 10 jedoch mit einer Kontaktstruktur gemäß dem in der Figur 1B dargestellten Ausführungsbeispiel . Die Kontaktstruktur umfasst eine erste Kontaktschicht 61 und eine zweite Kontaktschicht 62. Die erste Kontaktschicht 61 befindet sich auf der Rückseite 102 des Halbleiterchips 10. Die zweite Kontaktschicht 62 ist bereichsweise zwischen dem Halbleiterkörper 2 und dem strahlungsdurchlässigen Träger 1 angeordnet. Die zweite Kontaktschicht 62 grenzt insbesondere an die p-seitige StromaufWeitungsschicht 4 und/oder an die Verbindungsschicht 5 und/oder an den Träger 1 an. Weitere analoge Merkmale bezüglich der Kontaktstruktur, die in
Zusammenhang mit dem in der Figur 1B dargestellten
Ausführungsbeispiel offenbart sind, können für das in der Figur IE dargestellte Ausführungsbeispiel herangezogen werden und umgekehrt. Das in der Figur 1F dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur IE dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im
Unterschied hierzu weist die n-seitige
Stromaufweitungsschicht 3 eine dem Träger 1 abgewandte strukturierte Oberfläche 31 mit Auskoppelstrukturen auf. Des Weiteren kann der Halbleiterchip 10 auf der n-Seite und/oder auf der p-Seite eine Kontaktstruktur 6 mit einer
Kontaktschicht 61 oder 62, zumindest einem Kontaktsteg 64 und einer Mehrzahl von Leiterbahnen 63 aufweisen.
Die Leiterbahnen 63 der n-seitigen oder p-seitigen
Kontaktstruktur 6 können über den Kontaktsteg 64 miteinander elektrisch leitend verbunden sein. Die Leiterbahnen 63 sind insbesondere gleichmäßig auf der n-seitigen
Stromaufweitungsschicht 3 und/oder auf der p-seitigen
Stromaufweitungsschicht 4 angeordnet, wodurch der Effekt der Stromaufweitung innerhalb der n-seitigen und/oder der p- seitigen Stromaufweitungsschicht 3 oder 4 verstärkt wird. Abweichend von den Figuren IE und 1F kann der Halbleiterchip 10 eine Durchkontaktierung 60 aufweisen, die etwa in der Figur IC oder 1D dargestellt ist (siehe Figur IG) . Abweichend von den Figuren 1A, 1B, IC, 1D und IE können die in diesen Figuren dargestellten Halbleiterchips 10 zwei strukturierte Oberflächen 31 und 41 aufweisen, die etwa in der Figur 1F dargestellt sind. Des Weiteren können die in den Figuren 1A, 1B, IC, 1D und IE dargestellten Halbleiterchips 10 eine in ¬ seitige und/oder eine p-seitige Kontaktstruktur 6 gemäß Figur 1F mit zumindest einem Anschlusssteg 64 und einer Mehrzahl von Leiterbahnen 63 aufweisen.
In Figur IG ist ein Bauelement 100 dargestellt. Das
Bauelement 100 weist einen Halbleiterchip 10 und eine
Umhüllung 90 auf. Das in der Figur IG dargestellte
Ausführungsbeispiel für einen Halbleiterchip 10 entspricht im Wesentlichen dem in der Figur 1F dargestellte
Ausführungsbeispiel jedoch mit einer seitlichen
Durchkontaktierung 60.
Die Umhüllung 90 ist insbesondere strahlungsdurchlässig oder transparent ausgebildet und weist im Vergleich zu dem Träger 1 und/oder zu dem Halbleiterchip 10 einen kleineren
Brechungsindex auf. Der Halbleiterchip 10 ist von der
Umhüllung 90 derart verkapselt, dass der Träger 1 vollständig innerhalb der Umhüllung 90 eingebettet ist. Auf der Rückseite 102 kann die Umhüllung 90 bündig mit dem Halbleiterchip 10 abschließen. Die Kontaktschicht 61 und/oder die weitere
Kontaktschicht 62 können zumindest bereichsweise von einem Material der Umhüllung 90 unbedeckt bleiben und auf der
Rückseite 102 des Halbleiterchips 10 beziehungsweise des Bauelements 100 weiterhin frei zugänglich sein. Strahlungsverluste, die aufgrund von Totalreflektionen an einer Grenzfläche zwischen dem Halbleiterchip 10 und der Umgebungsluft verloren gehen, können durch die Verkapselung des Halbleiterchips 10 durch die Umhüllung 90 reduziert werden. Durch eine Verkapselung, bei der die Rückseite 103 des Halbleiterchips 10 zumindest bereichsweise oder
vollständig frei von einem Material der Umhüllung 90 bleibt, kann ein effizientes Bauelement 100 mit einer besonders geringen Bauhöhe erzielt werden.
Das in der Figur 1H dargestellte Ausführungsbeispiel für ein Bauelement 100 entspricht im Wesentlichen dem in der Figur IG dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das Bauelement einen Halbleiterchip 10 auf, der in der Figur 1D dargestellt ist. Abweichend von den Figuren IG und
1H kann das Bauelement 100 einen Halbleiterchip 10 aufweisen, der etwa in der Figur 1A, 1B, IC, IE oder in der Figur 1F dargestellt ist. Es werden einige Verfahrensschritte gemäß einem ersten
Ausführungsbeispiel für ein Verfahren zur Herstellung eines oder eine Mehrzahl von Halbleiterchips 10 in den Figuren 2A und 2B dargestellt. Gemäß Figur 2A wird ein Aufwachssubstrat 9 etwa aus
Galliumarsenid oder Galliumphosphid bereitgestellt. Eine p- seitige Halbleiterschicht 22, eine aktive Zone 23, eine in ¬ seitige Halbleiterschicht 21 des Halbleiterkörpers 2 sowie eine n-seitige StromaufWeitungsschicht 3 können in der vorgegebenen Reihenfolge auf dem Aufwachssubstrat 9 gebildet, insbesondere nacheinander während eines gemeinsamen
Beschichtungsverfahrens gebildet werden. Gemäß dieser
Variante kann die ZnSe-basierte StromaufWeitungsschicht 3 erst nach dem Ausbilden des Halbleiterkörpers 2 erzeugt werden. Dies ist zweckmäßig, da das Ausbilden des etwa auf InGaP basierenden Halbleiterkörpers 2 in der Regel bei einer derart hohen Temperatur erfolgt, die die Funktionalität der ZnSe-basierten Stromaufweitungsschicht 3 schädigen könnte.
Optional kann eine p-seitige Pufferschicht 40 zwischen dem Aufwachssubstrat 9 und dem Halbleiterkörper 2 ausgebildet sein. Die p-seitige Pufferschicht 40 kann eine Trennschicht, etwa eine Opferschicht zur Trennung des Aufwachssubstrats 9 oder eine weitere p-seitige Stromaufweitungsschicht sein.
Gemäß Figur 2B kann eine freiliegende Oberfläche der in ¬ seitigen Stromaufweitungsschicht 3 strukturiert werden, bevor der Halbleiterkörper 2 mittels einer Verbindungsschicht 5 auf einem strahlungsdurchlässigen Träger 1 befestigt wird. Nach dem Anbringen des Halbleiterkörpers 2 mit der n-seitigen Stromaufweitungsschicht 3 auf dem Träger 1 kann das
Aufwachssubstrat 9 beispielsweise mittels eines mechanischen, chemischen oder eines Laserabhebeverfahrens von dem
Halbleiterkörper 2 abgelöst werden.
Es ist möglich, dass die weitere insbesondere GaP-basierte Stromaufweitungsschicht 4 erst nach dem Ablösen des
Aufwachssubstrats 9, etwa des auf GaAs basierenden
Aufwachsubstrats 9 auf dem Halbleiterkörper 2 ausgebildet wird. Aufgrund hoher Gitterfehlanpassung zwischen GaAs und GaP führt dies zu einer besseren Kristallqualität des
Halbleiterkörpers 2 im Vergleich zu dem Fall, dass GaP etwa vor dem Ausbilden des Halbleiterkörpers 2 auf dem GaAs- Aufwachssubstrat 9 ausgebildet wird. Nach dem Entfernen des Aufwachssubstrats 9 kann eine
Kontaktstruktur 6 mit einer ersten Kontaktschicht 61, einer zweiten Kontaktschicht 62 und/oder einer Durchkontaktierung 60 auf der Rückseite 102 des Halbleiterchips 10 gebildet werden.
Der in der Figur 2B dargestellte Halbleiterchip 10 entspricht dem in der Figur 1A dargestellten Halbleiterchip 10.
Abweichend von der Figur 2A kann ein Halbleiterchip gemäß Figur 1B oder gemäß Figur IC mittels des in den Figuren 2A und 2B dargestellten Ausführungsbeispiel für ein Verfahren hergestellt werden.
In den Figuren 3A bis 3D sind einige Verfahrensschritte eines weiteren Ausführungsbeispiels für ein Verfahren zur
Herstellung eines oder einer Mehrzahl von Halbleiterchips 10 dargestellt .
Gemäß Figur 3A werden die n-seitige Halbleiterschicht 21, die aktive Zone 23 und die p-seitige Halbleiterschicht 22 des
Halbleiterkörpers 2 auf das Aufwachssubstrat 9 aufgebracht. Optional kann die p-seitige StromaufWeitungsschicht 4 etwa basierend auf GaP auf der p-seitigen Halbleiterschicht 22 gebildet sein. Eine Kontaktstruktur 6 mit der zweiten
Kontaktschicht 62 wird auf der p-seitigen
Stromaufweitungsschicht 4 oder Halbleiterschicht 22 gebildet.
Gemäß Figur 3B wird ein Hilfsträger 8 vor dem Entfernen des Aufwachssubstrats 9 auf dem Halbleiterkörper 2 angebracht. Der Hilfsträger 8 weist einen Hauptkörper 80 auf, wobei eine Trenn- oder Schutzschicht 81 auf dem Hauptkörper 80
angeordnet ist. Der Hauptkörper 80 kann aus Silizium gebildet sein. Mittels einer weiteren Verbindungsschicht 82, die insbesondere elektrisch isolierend ausgebildet ist, wird der Hilfsträger 8 mit dem Halbleiterkörper 2 und dem
Aufwachssubstrat 9 befestigt. Insbesondere wird hierfür ein hochtemperaturtaugliches Bonding-Verfahren angewandt, bei dem die weitere Verbindungsschicht 82 in weiteren
Verfahrensschritten einer Temperatur höher als 250 °C, etwa zwischen einschließlich 250 °C und 400 °C standhalten kann.
Gemäß Figur 3C wird nach dem Anbringen des Hilfsträgers 8 das Aufwachssubstrat 9 von dem Halbleiterkörper 2 entfernt. Auf eine durch das Entfernen des Aufwachssubstrats 9 freigelegte Oberfläche der n-seitigen Halbleiterschicht 21 kann die in ¬ seitige Stromaufweitungsschicht 3 aufgebracht werden. Gemäß Figur 3D wird der Hilfsträger 8 nach dem Anbringen des strahlungsdurchlässigen Trägers 1 von dem Halbleiterkörper 2 etwa an der weiteren Verbindungsschicht 82 entfernt. Vor dem Anbringen des strahlungsdurchlässigen Trägers 1 kann eine freiliegende Oberfläche 31 der n-seitigen
Stromaufweitungsschicht 3 strukturiert werden. Nach dem
Entfernen des Hilfsträgers 8 kann der Halbleiterkörper 2 auf dem strahlungsdurchlässigen Träger 1 zur Herstellung des Halbleiterchips 10 weiter prozessiert werden. Insbesondere kann die zweite Isolierungsschicht 72 durch die elektrisch isolierende Verbindungsschicht 82 gebildet werden. Die auf der rechten Seite in der Figur 3D dargestellten
Halbleiterchips 10 entsprechen den in den Figuren 1A und 1B dargestellten Halbleiterchips 10. In den Figuren 4A bis 4E werden einige Verfahrensschritte gemäß einem weiteren Ausführungsbeispiel für ein Verfahren zur Herstellung eines oder eine Mehrzahl von Halbleiterchips 10 dargestellt. Der in der Figur 4A dargestellte Verfahrensschritt entspricht im Wesentlichen dem in der Figur 3A dargestellten
Verfahrensschritt. Im Unterschied hierzu wird eine
freiliegende Oberfläche 41 der p-seitigen
Stromaufweitungsschicht gemäß Figur 4B strukturiert.
Nach der Strukturierung der p-seitigen
Stromaufweitungsschicht 4 wird der Halbleiterkörper 2 mittels der strahlungsdurchlässigen Verbindungsschicht 5 auf dem strahlungsdurchlässigen Träger 1 befestigt. Insbesondere wird hierfür ein hochtemperaturtaugliches Bonding-Verfahren angewandt, bei dem die Verbindungsschicht 5 in weiteren
Verfahrensschritten einer Temperatur höher als 250 °C, etwa zwischen einschließlich 250 °C und 400 °C standhalten kann. Die p-seitige Stromaufweitungsschicht 4 ist dabei zwischen dem Träger 1 und dem Halbleiterkörper 2 angeordnet und grenzt insbesondere an die Verbindungsschicht 5 an (Figur 4C) .
Nach dem Anbringen des Trägers 1 wird das Aufwachssubstrat 9 gemäß Figur 4D von dem Halbleiterkörper 2 entfernt. Durch das Entfernen des Aufwachssubstrats 9 kann eine Oberfläche der in ¬ seitigen Halbleiterschicht 21 freigelegt werden.
Gemäß Figur 4E wird die n-seitige Stromaufweitungsschicht 3 auf die durch das Entfernen des Aufwachssubstrats 9
freigelegte Oberfläche der n-seitigen Halbleiterschicht 21 aufgebracht. Anschließend können weitere Verfahrensschritte zur Herstellung des Halbleiterchips 10 durchgeführt werden. Die auf der rechten Seite in der Figur 4E dargestellten
Halbleiterchips 10 entsprechen den in den Figuren 1D und IE dargestellten Halbleiterchips 10. Die in den Figuren 2A bis 4E dargestellten
Ausführungsvarianten für ein Verfahren sind zur Herstellung eines Halbleiterchips mit einer ZnSe-basierten
Stromaufweitungsschicht und/oder einer GaP-basierten
Stromaufweitungsschicht besonders geeignet, da diese
Herstellungsmethoden die gemeinsamen Merkmale aufweisen, wonach sowohl die ZnSe-basierte als auch die GaP-basierte Stromaufweitungsschicht auf zuverlässige und vereinfachte Art und Weise erzeugt werden können, nämlich erst nach dem
Ausbilden des Halbleiterkörpers. Dies ist zweckmäßig, da das Ausbilden des Halbleiterkörpers in der Regel bei einer derart hohen Temperatur durchgeführt wird, die die Funktionalität der ZnSe-basierten Stromaufweitungsschicht negativ
beeinflussen könnte.
Außerdem ist es aufgrund hoher Gitterfehlanpassung zwischen GaAs und GaP nicht zweckmäßig, die GaP-basierte
Stromaufweitungsschicht etwa unmittelbar auf GaAs
aufzuwachsen, sondern es ist bevorzugt, zunächst InGaP- basierte Schichten auf GaAs und dann die GaP-basierte
Stromaufweitungsschicht auf die InGaP-basierten Schichten aufzuwachsen. Mit den in den Figuren 3A bis 4E dargestellten Ausführungsvarianten kann zudem ein Halbleiterchip mit einer besonders hohen Kristallqualität und einer
hochtemperaturtauglichen Verbindung zwischen einem
Halbleiterkörper des Halbleiterchips und einem Träger oder Hilfsträger erzielt werden.
Es wird die Priorität der deutschen Patentanmeldung 10 2017 114 467.6 beansprucht, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
10 Halbleiterchip
100 Bauelement
101 Vorderseite/Trägerseite des Halbleiterchips/Bauelements
102 Rückseite des Halbleiterchips/Bauelements
103 Seitenfläche des Halbleiterchips/Bauelements
1 Träger
11 Vorderseite des Trägers
12 Rückseite des Trägers
13 Seitenfläche des Trägers
2 Halbleiterkörper
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
23 aktive Zone
3 n-seitige StromaufWeitungsschicht
31 Oberfläche der n-seitigen StromaufWeitungsschicht
4 weitere/ p-seitige StromaufWeitungsschicht
40 p-seitige Pufferschicht/ Trennschicht
41 Oberfläche der p-seitigen StromaufWeitungsschicht
5 Verbindungsschicht
6 Kontaktstruktur
60 Durchkontaktierung
61 erste Kontaktschicht
62 zweite Kontaktschicht
63 Leiterbahnen
64 Kontaktsteg 71 erste Isolierungsschicht
72 zweite Isolierungsschicht
73 dritte Isolierungsschicht 8 Hilfsträger
80 Hauptkörper des Hilfsträgers
81 Trennschicht/ Schutzschicht
82 weitere Verbindungsschicht/ Isolierungsschicht 9 Aufwachssubstrat
90 Umhüllung
R Strahlung

Claims

Patentansprüche
1. Halbleiterchip (10) mit einem strahlungsdurchlässigen Träger (1), einem Halbleiterkörper (2) und einer
transparenten Stromaufweitungsschicht (3) , wobei
- der Halbleiterkörper eine n-seitige Halbleiterschicht
(21) , eine p-seitige Halbleiterschicht (22) und eine dazwischenliegende optisch aktive Zone (23) aufweist,
- der Halbleiterkörper mittels einer strahlungsdurchlässigen Verbindungsschicht (5) mit dem Träger befestigt ist, und
- die Stromaufweitungsschicht auf Zinkselenid basiert und an die n-seitige Halbleiterschicht angrenzt.
2. Halbleiterchip nach dem vorhergehenden Anspruch, wobei
- der Halbleiterchip (10) als Volumenemitter gestaltet ist, bei dem im Betrieb des Halbleiterchips erzeugte
elektromagnetische Strahlung über eine Vorderseite (101), eine Rückseite (102) und über Seitenflächen (103) des Halbleiterchips auskoppelbar ist,
- die transparente n-seitige Stromaufweitungsschicht (3)
eine dem Träger (1) abgewandte strukturierte Oberfläche (31) mit Auskoppelstrukturen aufweist,
- der Halbleiterchip eine weitere strahlungsdurchlässige
Stromaufweitungsschicht (4) aufweist, wobei die weitere Stromaufweitungsschicht an die p-seitige Halbleiterschicht
(22) angrenzt, und
- die p-seitige Stromaufweitungsschicht eine strukturierte Oberfläche (41) mit Auskoppelstrukturen aufweist.
3. Halbleiterchip nach dem vorhergehenden Anspruch, wobei die weitere StromaufWeitungsschicht (4) auf GaP basiert und der Halbleiterchip (10) frei von einer
Stromaufweitungsschicht aus AlGaAs oder aus InAlP ist. 4. Halbleiterchip nach einem der vorhergehenden Ansprüche, der als Volumenemitter gestaltet ist, bei dem im Betrieb des Halbleiterchips erzeugte elektromagnetische Strahlung über eine Vorderseite (101), eine Rückseite (102) und über
Seitenflächen (103) des Halbleiterchips auskoppelbar ist.
5. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (2) auf einem III-V- Halbleiterverbindungsmaterial basiert und der Halbleiterchip (10) frei von einem III-V-Aufwachssubstrat ist.
6. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem der Träger (1) aus einem elektrisch isolierenden Material gebildet ist und eine dem Halbleiterkörper (2) abgewandte Vorderseite (11) aufweist, wobei die Vorderseite frei von elektrischen Anschlüssen des Halbleiterchips ist.
7. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (2) auf InGaP oder auf InGaAlP basiert und der Halbleiterchip frei von einer
Stromaufweitungsschicht aus InAlP ist.
8. Halbleiterchip nach einem der vorhergehenden Ansprüche, der eine weitere strahlungsdurchlässige
Stromaufweitungsschicht (4) aufweist, wobei
- die weitere Stromaufweitungsschicht auf GaP basiert und an die p-seitige Halbleiterschicht (22) angrenzt, und
- der Halbleiterchip frei von einer Stromaufweitungsschicht aus AlGaAs ist.
9. Halbleiterchip nach einem der vorhergehenden Ansprüche, der eine dem Träger (1) abgewandte Rückseite (102) aufweist, wobei
- eine Kontaktschicht (61, 62) auf der Rückseite frei
zugänglich ist,
- eine weitere Kontaktschicht (61, 62) zumindest
bereichsweise zwischen dem Halbleiterkörper (2) und dem Träger (1) angeordnet ist und an die Verbindungsschicht (5) angrenzt, und
- die Kontaktschicht und die weitere Kontaktschicht
unterschiedlichen elektrischen Polaritäten des
Halbleiterchips zugeordnet und zur elektrischen
Kontaktierung des Halbleiterkörpers eingerichtet sind. 10. Halbleiterchip nach einem der Ansprüche 1 bis 9,
der eine dem Träger (1) abgewandte Rückseite (102) und eine Durchkontaktierung (60) zur elektrischen Kontaktierung der in ¬ seitigen Halbleiterschicht (21) aufweist, wobei
- die Stromaufweitungsschicht (3) zwischen dem
Halbleiterkörper (2) und der Verbindungsschicht (5) angeordnet ist, und
- sich die Durchkontaktierung von der Rückseite (102) durch die p-seitige Halbleiterschicht (22) und die aktive Zone (23) hindurch in die n-seitige Halbleiterschicht erstreckt und dabei nicht in direktem elektrischen Kontakt mit der
Stromaufweitungsschicht (3) steht.
11. Halbleiterchip nach einem der Ansprüche 1 bis 9,
der eine dem Träger (1) abgewandte Rückseite (102) und eine Durchkontaktierung (60) zur elektrischen Kontaktierung der in ¬ seitigen Halbleiterschicht (21) aufweist, wobei - die Stromaufweitungsschicht (3) zwischen dem
Halbleiterkörper (2) und der Verbindungsschicht (5) angeordnet ist, und
- sich die Durchkontaktierung von der Rückseite (102) durch die p-seitige Halbleiterschicht (22), die aktive Zone (23) und die n-seitige Halbleiterschicht (21) hindurch
erstreckt und dabei nicht in direktem elektrischem Kontakt mit der n-seitigen Halbleiterschicht steht. 12. Halbleiterchip nach einem der Ansprüche 1 bis 9,
der eine dem Träger (1) abgewandte Rückseite (102) und eine Durchkontaktierung (60) zur elektrischen Kontaktierung der p- seitigen Halbleiterschicht (22) aufweist, wobei
- der Halbleiterkörper (2) zwischen der
Stromaufweitungsschicht (3) und der Verbindungsschicht (5) angeordnet ist, und
- sich die Durchkontaktierung von der Rückseite (102) durch die Stromaufweitungsschicht (3) , die n-seitige
Halbleiterschicht (22) und die aktive Zone (23) hindurch erstreckt.
13. Halbleiterchip nach einem der vorhergehenden Ansprüche, der eine innere strukturierte Oberfläche (31, 41) mit
Auskoppelstrukturen aufweist, wobei die innere strukturierte Oberfläche zwischen der aktiven Zone (23) und dem Träger (1) angeordnet ist.
14. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei zur Gitterfehlanpassung zwischen der n-seitigen
Halbleiterschicht (21) und der Stromaufweitungsschicht die
ZnSe-basierte Stromaufweitungsschicht (3) zumindest eines der zusätzlichen chemischen Elementen aus der Gruppe aus S, Cd, Mg und Be aufweist.
15. Bauelement (100) mit einem Halbleiterchip (10) nach einem der vorhergehenden Ansprüche und einer
strahlungsdurchlässigen Umhüllung (90), wobei die Umhüllung im Vergleich zum Träger (1) einen kleineren Brechungsindex aufweist und der Halbleiterchip von der Umhüllung derart verkapselt ist, dass
- der Träger vollständig innerhalb der Umhüllung eingebettet ist, und
- der Halbleiterchip auf dessen Rückseite (102) eine
Kontaktschicht (61, 62) zur elektrischen Kontaktierung des
Halbleiterkörpers (2) aufweist, wobei die Kontaktschicht auf der Rückseite des Halbleiterchips zumindest
bereichsweise frei von einem Material der Umhüllung ist. 16. Verfahren zur Herstellung eines Halbleiterchips (10) nach einem der vorhergehenden Ansprüche mit folgenden
Schritten :
- Bereitstellen eines Aufwachssubstrats (9);
- Aufbringen des Halbleiterkörpers (2) auf das
Aufwachssubstrat mittels eines Beschichtungsverfahrens ; und
- Befestigen des Halbleiterkörpers auf dem
strahlungsdurchlässigen Träger (1) mittels der
strahlungsdurchlässigen Verbindungsschicht (5) .
17. Verfahren nach dem vorhergehenden Anspruch,
bei dem
- die p-seitige Halbleiterschicht (22), die n-seitige
Halbleiterschicht (21) und die transparente
Stromaufweitungsschicht (3) in der angegebenen Reihenfolge auf dem Aufwachssubstrat (9) gebildet werden, - eine freiliegende Oberfläche (31) der transparenten
Stromaufweitungsschicht (3) strukturiert wird, bevor der Träger (1) auf dem Halbleiterkörper (2) angebracht wird, und
- das Aufwachssubstrat nach dem Anbringen des Trägers von dem Halbleiterkörper entfernt wird.
18. Verfahren nach Anspruch 16,
bei dem
- die n-seitige Halbleiterschicht (21) und die p-seitige
Halbleiterschicht (22) in der angegebenen Reihenfolge auf dem Aufwachssubstrat (9) gebildet werden,
- die transparente Stromaufweitungsschicht (3) nach dem
Entfernen des Aufwachssubstrats auf der n-seitigen
Halbleiterschicht gebildet wird.
19. Verfahren nach dem vorhergehenden Anspruch,
bei dem ein Hilfsträger (8) vor dem Entfernen des
Aufwachssubstrats (9) auf dem Halbleiterkörper (2) angebracht wird, wobei
- eine freiliegende Oberfläche (31) der transparenten
Stromaufweitungsschicht (3) strukturiert wird,
- der Träger (1) auf der strukturierten Oberfläche (31) der Stromaufweitungsschicht (3) angebracht wird, und
- der Hilfsträger von dem Halbleiterkörper entfernt wird.
20. Verfahren nach Anspruch 18,
bei dem eine p-seitige Stromaufweitungsschicht (4) vor dem Entfernen des Aufwachssubstrats (9) auf der p-seitigen
Halbleiterschicht (22) gebildet wird, wobei
- die p-seitige Stromaufweitungsschicht eine strukturierte Oberfläche (41) mit Auskoppelstrukturen aufweist, - der Träger (1) auf der strukturierten Oberfläche (41) der p-seitigen StromaufWeitungsschicht (4) angebracht wird,
- das Aufwachssubstrat zur Freilegung der n-seitigen
Halbleiterschicht (21) entfernt wird, und
- die transparente StromaufWeitungsschicht (3) auf
freigelegten n-seitigen Halbleiterschicht gebildet wird.
PCT/EP2018/066644 2017-06-29 2018-06-21 Halbleiterchip mit transparenter stromaufweitungsschicht WO2019002097A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880044111.9A CN110998873B (zh) 2017-06-29 2018-06-21 具有透明电流扩展层的半导体芯片
US16/626,911 US11282983B2 (en) 2017-06-29 2018-06-21 Semiconductor chip with transparent current spreading layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017114467.6A DE102017114467A1 (de) 2017-06-29 2017-06-29 Halbleiterchip mit transparenter Stromaufweitungsschicht
DE102017114467.6 2017-06-29

Publications (1)

Publication Number Publication Date
WO2019002097A1 true WO2019002097A1 (de) 2019-01-03

Family

ID=62842060

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/066644 WO2019002097A1 (de) 2017-06-29 2018-06-21 Halbleiterchip mit transparenter stromaufweitungsschicht

Country Status (4)

Country Link
US (1) US11282983B2 (de)
CN (1) CN110998873B (de)
DE (1) DE102017114467A1 (de)
WO (1) WO2019002097A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115794A1 (de) * 2017-07-13 2019-01-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994015369A1 (en) * 1992-12-22 1994-07-07 Research Corporation Technologies, Inc. Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2017026753A1 (ko) * 2015-08-07 2017-02-16 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300791A (en) * 1992-09-29 1994-04-05 Industrial Technology Research Institute Light emitting diode
JP2004055646A (ja) * 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のｐ側電極構造
TW200509408A (en) * 2003-08-20 2005-03-01 Epistar Corp Nitride light-emitting device with high light-emitting efficiency
TWI250669B (en) * 2003-11-26 2006-03-01 Sanken Electric Co Ltd Semiconductor light emitting element and its manufacturing method
KR100592395B1 (ko) * 2005-03-18 2006-06-22 (주)에피플러스 알루미늄-갈륨-인듐-포스파이드 반도체 소자
JP5019755B2 (ja) * 2006-02-08 2012-09-05 昭和電工株式会社 発光ダイオード及びその製造方法
JP2007305965A (ja) * 2006-04-14 2007-11-22 Toyoda Gosei Co Ltd 発光素子およびこれを用いた通信装置
JP2008004587A (ja) * 2006-06-20 2008-01-10 Sharp Corp 半導体発光素子及びその製造方法並びに化合物半導体発光ダイオード
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
CN101226973B (zh) * 2007-01-17 2011-10-12 晶元光电股份有限公司 高效率发光二极管及其制造方法
DE102007019079A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN101483211B (zh) * 2008-01-11 2015-08-12 晶元光电股份有限公司 发光元件
TWI389351B (zh) * 2008-03-04 2013-03-11 Epistar Corp 高效率發光裝置及其製造方法
DE102008035900A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
CN102237455B (zh) * 2010-04-27 2013-03-13 国立中央大学 发光二极管结构
US9012948B2 (en) * 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
CN102479903A (zh) * 2010-11-25 2012-05-30 同方光电科技有限公司 一种能增强横向电流扩展的发光二极管
DE102011012298A1 (de) * 2010-12-28 2012-06-28 Osram Opto Semiconductors Gmbh Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips
CN103247732B (zh) * 2012-02-14 2018-02-06 晶元光电股份有限公司 具有平整表面的电流扩散层的发光元件
TWI581458B (zh) * 2012-12-07 2017-05-01 晶元光電股份有限公司 發光元件
DE102013103605A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN104218128B (zh) * 2013-05-31 2018-12-14 晶元光电股份有限公司 具有高效率反射结构的发光元件
CN104282813B (zh) * 2013-07-02 2018-04-06 晶元光电股份有限公司 发光元件
TWI605615B (zh) * 2013-07-10 2017-11-11 晶元光電股份有限公司 發光元件
CN104300055B (zh) * 2013-07-17 2019-05-10 晶元光电股份有限公司 发光元件
TWI635772B (zh) * 2013-10-15 2018-09-11 晶元光電股份有限公司 發光元件
CN104576870B (zh) * 2013-10-22 2018-11-16 晶元光电股份有限公司 发光元件
TWI604633B (zh) * 2013-11-05 2017-11-01 晶元光電股份有限公司 發光元件
CN104638084B (zh) * 2013-11-11 2019-07-02 晶元光电股份有限公司 发光元件
US20150207011A1 (en) * 2013-12-20 2015-07-23 Uriel Solar, Inc. Multi-junction photovoltaic cells and methods for forming the same
CN107210335B (zh) * 2015-01-30 2019-07-05 欧司朗光电半导体有限公司 用于制造半导体组件的方法及半导体组件
JP6483841B2 (ja) * 2015-01-30 2019-03-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法、半導体部品およびデバイス
TWI701847B (zh) * 2015-02-19 2020-08-11 晶元光電股份有限公司 具有高效率反射結構之發光元件
CN105355742B (zh) * 2015-12-04 2017-11-07 天津三安光电有限公司 发光二极管芯片及其制作方法
CN106098876A (zh) * 2016-08-24 2016-11-09 扬州乾照光电有限公司 一种铜基板高亮度AlGaInP发光二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994015369A1 (en) * 1992-12-22 1994-07-07 Research Corporation Technologies, Inc. Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2017026753A1 (ko) * 2015-08-07 2017-02-16 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Also Published As

Publication number Publication date
DE102017114467A1 (de) 2019-01-03
CN110998873A (zh) 2020-04-10
US11282983B2 (en) 2022-03-22
US20200144446A1 (en) 2020-05-07
CN110998873B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
EP2260516B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
EP1596442B1 (de) Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
DE112005003476T5 (de) Substratentfernungsprozess für LEDs mit hoher Lichtausbeute
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
EP2612372B1 (de) Leuchtdiodenchip
DE102007019775A1 (de) Optoelektronisches Bauelement
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP2591510A1 (de) Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2007025499A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112017003307T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und optische Halbleitervorrichtung
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
EP2057696A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2009121314A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102016124646A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10203809B4 (de) Strahlungsemittierendes Halbleiterbauelement
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
WO2020025700A1 (de) Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
DE102014107306A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2497125B1 (de) Halbleiterdiode und verfahren zum herstellen einer halbleiterdiode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18737817

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE