CN110998873A - 具有透明电流扩展层的半导体芯片 - Google Patents

具有透明电流扩展层的半导体芯片 Download PDF

Info

Publication number
CN110998873A
CN110998873A CN201880044111.9A CN201880044111A CN110998873A CN 110998873 A CN110998873 A CN 110998873A CN 201880044111 A CN201880044111 A CN 201880044111A CN 110998873 A CN110998873 A CN 110998873A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor chip
current spreading
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880044111.9A
Other languages
English (en)
Other versions
CN110998873B (zh
Inventor
坦森·瓦尔盖斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Oled GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of CN110998873A publication Critical patent/CN110998873A/zh
Application granted granted Critical
Publication of CN110998873B publication Critical patent/CN110998873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提出一种半导体芯片(10)，所述半导体芯片具有辐射可穿透的载体(1)、半导体本体(2)以及透明电流扩展层(3)，其中半导体本体具有n侧半导体层(21)、p侧半导体层(22)以及处于其之间的光学有源区(23)。半导体本体借助于辐射可穿透的连接层(5)与载体固定。电流扩展层基于硒化锌并且邻接于n侧半导体层。此外，提出一种用于制造这种半导体芯片的方法。

Description

具有透明电流扩展层的半导体芯片
技术领域
提出一种具有透明电流扩展层的半导体芯片。此外，提出一种用于制造一个半导体芯片或多个半导体芯片的方法。
背景技术
传统的半导体芯片通常具有n侧半导体层、p侧半导体层以及处于其之间的有源区，其中电流扩展层设置在有源区的两侧来实现均匀的电流密度分布。这种电流扩展层可以分别基于与半导体芯片的所属的半导体层相同的材料，然而具有提高的掺杂或提高的Al含量。电流扩展层中过高的掺杂可能导致载流子迁移率的降低，并且总体上可能导致半导体芯片的导通电压的升高。由于晶格失配，高的Al含量通常导致提高的内部机械应力。
替选地可行的是，在半导体层上构成由透明导电氧化物制成的电流扩展层。然而，在半导体层上构成透明导电氧化物同样导致半导体芯片中的提高的内部机械应力。
发明内容
目的是，提出一种高效的半导体芯片。此外，提出一种用于制造一个或多个这种具有高的材料质量的半导体芯片的简化的方法。
根据半导体芯片的至少一个实施方式，所述半导体芯片具有辐射可穿透的载体和半导体本体。半导体本体具有第一例如n侧的半导体层、第二尤其p侧的半导体层以及在竖直方向上设置在第一半导体层与第二半导体层之间的有源区。n侧半导体层尤其是n型传导的并且可以是n型掺杂的半导体层。p侧半导体层尤其是p型传导的并且可以是p型掺杂的半导体层。有源区例如是pn结。
例如，半导体本体基于III-V族半导体材料，如磷化镓(GaP)或砷化镓(GaAs)。在半导体芯片运行中，光学有源区尤其设立成用于，发射或探测在可见光谱范围内、紫外光谱范围内或红外光谱范围内的电磁辐射。半导体芯片尤其具有二极管结构。例如，半导体芯片是发光二极管(LED)。
竖直方向通常理解为横向于、尤其垂直于半导体本体的主延伸面的方向。竖直方向例如是半导体本体的生长方向。与此相对，横向方向理解为沿着尤其平行于半导体本体的主延伸面延伸的方向。竖直方向和横向方向尤其彼此垂直。
基于III-V族半导体材料的半导体本体具有出自化学元素周期表的第三主族的至少一种元素或多种元素以及出自化学元素周期表的第五主族的至少一种元素或多种元素。在这种情况下，基于III-V族半导体材料的半导体层可以分别具有多个子层并且是n型掺杂、p型掺杂或未掺杂的。
辐射可穿透的载体可以由碳化硅(SiC)、玻璃或由玻璃状的材料形成。载体关于其材料和层厚度尤其构造为，使得载体关于在半导体芯片运行中产生的电磁辐射的峰值波长具有至少60％、70％、80％或至少90％的透射率。在该上下文中，辐射可穿透的层或透明层通常理解为如下层，所述层关于可见波长范围中、例如处于380nm与780nm之间、例如为550nm的光具有至少60％、70％、80％或至少90％的透射率。与辐射可穿透的层相比，透明层可能不确定地具有大约高5％、10％、20％的透射率。
根据半导体芯片的至少一个实施方式，半导体本体借助于辐射可穿透的连接层与载体固定。半导体芯片尤其构造为体积发射器。在体积发射器的情况下，在半导体芯片运行中产生的电磁辐射可以经由半导体芯片的前侧、后侧和侧面耦合输出。例如，载体具有背离半导体本体的前侧，所述前侧形成半导体芯片的前侧。半导体芯片的侧面可以局部地通过载体的侧面形成。
如果载体和连接层以辐射可穿透的方式构成，则在有源区中产生的辐射可以部分地在载体的侧面处和前侧处从半导体芯片耦合输出。半导体芯片尤其构造成，使得在有源区中产生的总辐射的至少30％、40％、50％、60％或至少70％在载体的侧面处和/或在前侧处从半导体芯片耦合输出。
根据半导体芯片的至少一个实施方式，所述半导体芯片具有透明电流扩展层。电流扩展层尤其邻接于半导体本体的n侧半导体层。优选地，电流扩展层基于硒化锌(ZnSe)。
在该上下文中，基于硒化锌意味着，电流扩展层由硒化锌构成或具有锌和硒作为主要组成部分，其中电流扩展层可以具有例如出自化学元素周期表的第二和/或第六主族或副族的其他元素。这种化合物材料中的锌和硒的物质量份额是至少60％、70％、80％、90％或至少95％。基于ZnSe的电流扩展层可以是n型传导掺杂的。
在半导体芯片的至少一个实施方式中，所述半导体芯片具有辐射可穿透的载体、半导体本体以及透明电流扩展层。半导体本体具有n侧半导体层、p侧半导体层以及处于n侧半导体层与p侧半导体层之间的光学有源区。半导体本体借助于辐射可穿透的或透明的连接层与载体固定。电流扩展层基于硒化锌并且邻接于n侧半导体层。
因此，基于ZnSe的电流扩展层用作为半导体芯片的n侧电流扩展层。硒化锌的特征尤其在于高的电导率和不仅在红外波长范围内而且在可见光波长范围内的高的透射率。已经证明，与高掺杂的电流扩展层或由透明导电材料制成的电流扩展层相比，具有基于ZnSe的电流扩展层的半导体芯片的导通电压降低，由此半导体芯片的效率总体上提高。
根据半导体芯片的至少一个实施方式，半导体本体基于III-V族半导体化合物材料，其中半导体芯片不具有III-V族生长衬底。例如，可以首先借助于外延方法在III-V族衬底上生长半导体本体，其中在随后的方法步骤中将衬底从半导体本体移除。因此，辐射可穿透的载体与生长衬底不同并且借助于连接层固定在半导体本体上。
根据半导体芯片的至少一个实施方式，载体由电绝缘的并且辐射可穿透的材料形成。电绝缘材料可以具有玻璃或玻璃状的材料、硅或碳化硅，或由所述材料中的一种材料组成。也可行的是，电绝缘材料与半导体材料不同。载体具有背离半导体本体的前侧和朝向半导体本体的后侧。载体的前侧尤其不具有半导体芯片的电端子。
根据半导体芯片的至少一个实施方式，半导体本体基于InGaP或基于InGaAlP。半导体芯片尤其不具有由InAlP构成的电流扩展层。换言之，半导体芯片不具有设置在载体与n侧半导体层之间并且具有基于InAlP的材料的n侧电流扩展层。因此，基于ZnSe的透明电流扩展层是半导体芯片的唯一的n侧电流扩展层。此外，半导体芯片可以不具有透明导电氧化物的n侧和/或p侧电流扩展层。
根据半导体芯片的至少一个实施方式，所述半导体芯片具有另一辐射可穿透的电流扩展层。另一电流扩展层例如邻接于p侧半导体层，并且因此用作为半导体芯片的p侧电流扩展层。优选地，另一电流扩展层基于GaP。与硒化锌相似，磷化镓是具有高的电导率的材料，并且关于可见光波长范围内和红外波长范围内的电磁辐射具有高的透射率。
例如，在这种情况下，半导体芯片不具有由AlGaAs构成的电流扩展层。半导体芯片尤其作为唯一的p侧电流扩展层具有另一基于GaP的电流扩展层。与具有由高掺杂的半导体层或由透明导电氧化物制成的电流扩展层的半导体芯片相比，具有基于ZnSe的n侧电流扩展层并且同时具有基于GaP的p侧电流扩展层的半导体芯片具有更低的导通电压，并且因此具有更高的效率。尤其为了提高体积发射器的效率，由基于ZnSe的n侧电流扩展层和基于GaP的p侧电流扩展层构成的组合是特别合适的。
根据半导体芯片的至少一个实施方式，所述半导体芯片具有朝向载体的前侧和背离载体的后侧。半导体芯片在后侧上具有至少一个接触层，其中所述接触层在后侧上可自由触及。半导体芯片具有处于后侧上的并且可自由触及的另一接触层。所述接触层和所述另一接触层可以与半导体芯片的不同的电极性相关联并且设立成用于半导体芯片的电接触。
替选地也可行的是，另一接触层至少局部地设置在半导体本体与载体之间。另一接触层可以邻接于连接层。
优选地，半导体芯片仅仅经由后侧借助于接触层能电接触。半导体芯片的前侧尤其不具有接触层并且在此可以是载体的前侧。
根据半导体芯片的至少一个实施方式，n侧电流扩展层设置在半导体本体与连接层或载体之间。替选地也可行的是，半导体本体设置在n侧电流扩展层与连接层或载体之间。
根据半导体芯片的至少一个实施方式，所述半导体芯片具有用于n侧半导体层的电接触的过孔。电流扩展层可以设置在半导体本体与连接层之间。过孔尤其从后侧穿过p侧半导体层和有源区延伸到n侧半导体层中。过孔尤其在n侧半导体层内终止并且因此与n侧半导体层直接电接触。已经证明，过孔与大多数基于ZnSe的电流扩展层之间的接触电阻高于过孔与n侧半导体层之间的电阻。在这种情况下，优选地，过孔不与电流扩展层直接电接触。过孔可以具有金属，如铜、镍、铝、银或金。
根据半导体芯片的至少一个实施方式，过孔从后侧延伸穿过p侧半导体层、有源区以及n侧半导体层。在此，过孔可以在例如横向方向上由p侧半导体层、有源区和/或n侧半导体层全方位地围绕。替选地可行的是，过孔也可以延伸穿过有源区和/或半导体层，然而处于半导体本体的侧向并且因此不由有源区和/或半导体层全方位地围绕。过孔尤其不与n侧半导体层直接电接触。例如，n侧半导体层经由基于ZnSe的n侧电流扩展层才与过孔导电地连接。
根据半导体芯片的至少一个实施方式，过孔设立用于p侧半导体层的电接触。半导体本体在这种情况下可以设置在电流扩展层与连接层之间。过孔例如从半导体芯片的后侧延伸穿过n侧电流扩展层、n侧半导体层以及有源区。在此，过孔通过绝缘层与n侧电流扩展层、n侧半导体层以及有源区电绝缘。过孔可以与p侧半导体层直接电接触或与另一p侧电流扩展层直接电接触。
根据半导体芯片的至少一个实施方式，所述半导体芯片具有内部结构化表面。结构化表面可以具有耦合输出结构。例如，内部结构化表面设置在有源区与载体之间。内部结构化表面可以是n侧或p侧电流扩展层的表面或者n侧或p侧半导体层的表面。耦合输出结构可以是例如设立用于减少半导体芯片内的全反射的隆起部或凹陷部。因此，内部结构化表面可以完全设置在半导体芯片内。
替选地或补充地，半导体芯片可以具有至少一个外部结构化表面、例如结构化前侧和/或结构化后侧，其中所述外部结构化表面例如在竖直方向上在空间上对半导体芯片限界。
根据半导体芯片的至少一个实施方式，基于ZnSe的电流扩展层具有出自S、Cd、Mg和Be中的附加化学元素中的至少一种附加化学元素以用于减少n侧半导体层与基于ZnSe的电流扩展层之间的晶格失配。例如，基于ZnSe的电流扩展层中的S、Mg、Cd和/或Be的物质量份额最高为3％、5％或10％，例如处于0.1％与10％之间，其中包括边界值。n侧电流扩展层和/或n侧接触层可以是ZnSSe-MgZnSSe层、MgZnSe层、BeZnSe层、ZnCdSe层或BeMgZnSe层。
在器件的至少一个实施方式中，所述器件具有半导体芯片和辐射可穿透的包覆件，其中所述器件的半导体芯片尤其是在此描述的半导体芯片。优选地，与半导体芯片的载体相比，所述包覆件具有更小的折射率。例如，半导体芯片由包覆件封装，使得载体完全嵌入包覆件内。半导体芯片可以在其后侧上具有用于半导体本体的电接触的一个接触层或多个接触层。半导体芯片的后侧上的一个或多个接触层可以至少局部地不具有包覆件的材料。因此，半导体芯片的后侧局部地形成器件的后侧。所述器件尤其仅仅经由其后侧能电接触，其中半导体芯片的接触层在所述器件的后侧上可自由触及。
如果半导体芯片封装在具有较低的折射率的包覆件中，则半导体芯片与环境、例如空气之间的折射率跃变逐步降低，由此可以使由于全反射引起的辐射损失最小化，由此提高器件或半导体芯片的效率。优选地，关于折射率的差为至少0.1、0.2、0.3或至少0.5，例如处于0.1与2之间，其中包括边界值。
在用于制造一个或多个半导体芯片的方法的至少一个实施方式中，提供生长衬底。借助于覆层方法、例如借助于外延方法将半导体本体施加到生长衬底上。在以下方法步骤中，借助于辐射可穿透的连接层将半导体本体固定在辐射可穿透的载体上。可以在构成电流扩展层、例如基于ZnSe的n侧电流扩展层之前或之后，以及在将半导体本体固定在辐射可穿透的载体上之前或之后，从半导体本体移除生长衬底。为了制造多个半导体芯片，可以将半导体本体和/或辐射可穿透的载体分割。
根据所述方法的至少一个实施方式，以给定的顺序在所述生长衬底上形成p侧半导体层、n侧半导体层以及透明的n侧电流扩展层。尤其在将辐射可穿透的载体安置在半导体本体上之前，可以将透明的n侧电流扩展层的露出的表面结构化。可以在安置载体之后从半导体本体移除生长衬底。
因此，半导体本体和基于ZnSe的n侧电流扩展层可以在共同的、尤其唯一的覆层过程期间在生长衬底上形成。此外，所述变型方案仅仅需要唯一的接合步骤。
根据所述方法的至少一个实施方式，以给定的顺序在生长衬底上形成n侧半导体层和p侧半导体层。可以在移除生长衬底之后在n侧半导体层上形成透明的n侧电流扩展层。
如果在p侧半导体层之前将n侧半导体层生长到生长衬底上，则由于p侧掺杂材料的较少的扩散，能够以特别高的材料质量产生半导体本体。然而，用于构成n侧电流扩展层的过程与用于构成半导体本体的过程是分开的，由此用于制造半导体芯片的所述变型方案略微更耗费。与此相反，如果在n侧半导体层之前将p侧半导体层施加到生长衬底上，则能够以相同的方法步骤将n侧电流扩展层施加到n侧半导体层上。然而，由于p侧掺杂材料的更高扩散，这需要对生长条件的精确得多的控制。
根据方法的至少一个实施方式，在移除生长衬底之前将辅助载体安置在半导体本体上。p侧半导体层尤其设置在辅助载体与n侧半导体层之间。设置在第一半导体层上的透明电流扩展层可以具有优选地结构化的露出的表面。在以下方法步骤中，可以将辐射可穿透的载体安置在电流扩展层的结构化表面上。尤其在安置载体之后才从半导体本体移除辅助载体。
根据所述方法的至少一个实施方式，例如在移除生长衬底之前，在p侧半导体层上形成另一电流扩展层，即p侧电流扩展层。p侧电流扩展层可以具有带有耦合输出结构的结构化表面。例如，将载体安置在p侧电流扩展层的结构化表面上。移除生长衬底以露出n侧半导体层，其中在露出的n侧半导体层上形成透明的n侧电流扩展层。p侧电流扩展层可以辐射可穿透地或透明地构成。
上述方法特别适合于制造一个或多个上述半导体芯片。因此，结合半导体芯片描述的特征也可以用于所述方法，并且反之亦然。
附图说明
半导体芯片以及方法的其他优点、优选的实施方式和改进方案从以下结合图1A至图4E阐述的实施例中得出。附图示出：
图1A、图1B、图1C、图1D、图1E以及图1F示出根据不同的实施例的半导体芯片的示意性示图，
图1G和图1H示出具有半导体芯片的器件的不同的实施例的示意性示图，
图2A和图2B示出根据第一实施例的用于制造一个或多个半导体芯片的一些方法步骤的示意性示图，
图3A、图3B、图3C、图3D、图4A、图4B、图4C、图4D以及图4E示出用于制造一个或多个半导体芯片的另外的实施例的一些方法步骤的示意性示图。
具体实施方式
在图1A中示意性地示出半导体芯片10的第一实施例。半导体芯片10具有辐射可穿透的载体1和设置在所述载体上的半导体本体2。半导体芯片10具有邻接于半导体本体2的n侧电流扩展层3。n侧电流扩展层3在垂直方向上设置在半导体本体2与载体1之间。借助于尤其辐射可穿透地构造的连接层5，载体1与半导体本体2或与n侧电流扩展层3机械地连接。在此，连接层5尤其邻接于n侧电流扩展层3。
半导体本体2具有朝向辐射可穿透的载体1并且尤其邻接于n侧电流扩展层3的n侧半导体层21。半导体本体2具有背离辐射可穿透的载体1的p侧半导体层22。此外，半导体本体具有设置在n侧半导体层21与p侧半导体层22之间的光学有源区23。
根据图1A，半导体芯片10具有设置在p侧并且例如邻接于p侧半导体层22的另一电流扩展层4。例如，半导体本体2基于III-V族化合物材料。p侧电流扩展层4同样可以由III-V族化合物材料形成。优选地，n侧电流扩展层3基于硒化锌并且因此与III-V族化合物材料不同。
半导体芯片10具有前侧101和后侧102。半导体芯片10的前侧101尤其通过载体1的前侧11形成。载体1具有背离前侧11或101的尤其邻接于连接层5的后侧12。半导体芯片10具有沿着竖直方向将前侧101与后侧102连接的侧面103。半导体芯片10的侧面103局部地通过载体1的侧面13以及局部地通过半导体本体2的侧面形成。
半导体芯片10在其后侧102上具有第一接触层61和第二接触层62，其中接触层61和62在后侧102上可自由触及，并且设立成用于半导体本体2的电接触。第一接触层61经由过孔60与第一n侧半导体层21导电地连接。在此，过孔60从半导体芯片10的后侧102穿过p侧电流扩展层4、第二p侧半导体层22以及有源区23延伸到第一半导体层21。过孔60尤其与第一半导体层21直接电接触。第二接触层62可以与p侧电流扩展层4直接电接触。
根据图1A，半导体芯片10仅仅经由其后侧102、即经由接触层61和62从外部能够电接触。半导体芯片10具有第一绝缘层71，所述第一绝缘层防止一侧上的过孔60与另一侧上的p侧电流扩展层4、第二半导体层22以及有源区23之间的直接电接触。
在横向方向上，过孔60至少局部地由第一绝缘层71全方位地包围。同样地，根据图1A的过孔60在横向方向上由p侧电流扩展层4、第二半导体层22以及有源区23全方位地包围。
半导体芯片10具有第二绝缘层72，用于接触层61和62的电绝缘。第二绝缘层在竖直方向上局部地设置在第一接触层61与p侧电流扩展层4或第二半导体层22之间。第二绝缘层72可以部分地具有半导体本体2的开口，在所述开口中设置有过孔60。
半导体芯片10的前侧101不具有接触层61和62以及不具有半导体芯片10的其他可行的电连接面。前侧101尤其形成半导体芯片10的辐射出射面，例如在倒装芯片的情况下，在半导体芯片10运行中在有源区23中产生的电磁辐射R在所述辐射出射面处耦合输出。为了提高前侧101处的耦合输出，半导体芯片可以具有内部结构化表面31。在图1中，结构化表面31是n侧电流扩展层3的朝向载体1的表面。半导体芯片10尤其构造为体积发射器，其中电磁辐射可以不仅在半导体芯片10的前侧101处而且在后侧102处以及在侧面103处耦合输出。
优选地，半导体本体2基于InGaP。此外，半导体本体2可以具有铝。优选地，n侧电流扩展层3基于ZnSe。p侧电流扩展层4例如基于GaP。不仅磷化镓而且硒化锌对于可见光谱范围内和红外光谱范围内的电磁辐射具有高的透射率。此外，基于GaP或ZnSe的材料具有高的电导率。因此，基于GaP和ZnSe的材料对于作为用于半导体芯片、尤其用于尤其基于GaAs或GaP的体积发射的半导体芯片的电流扩展层的应用是理想的。
n侧电流扩展层3和/或p侧电流扩展层4可以是n型传导掺杂的或p型传导掺杂的。与传统半导体芯片相比，基于硒化锌的电流扩展层，例如尤其由ZnSSe或ZnCdSe制成的基于ZnSe的n型掺杂的电流扩展层可以代替传统的由InAlP制成的电流扩展层。
替代地或补充地，基于GaP的电流扩展层，例如基于GaP的p型掺杂的电流扩展层可以代替传统的由AlGaAs制成的电流扩展层。
在图1B中示出半导体芯片10的另一实施例。在图1B中示出的实施例基本上对应于在图1A中示出的半导体芯片10的实施例。与此不同，半导体芯片10具有局部地设置在半导体本体2与载体1之间的第一接触层61。
第一接触层61尤其部分地邻接于n侧电流扩展层3和/或连接层5。第一接触层61尤其直接设置在载体1的后侧12上。第一接触层61在载体1的后侧12上可以从外部电接触。在载体1的俯视图中，半导体本体2尤其具有比载体1更小的横截面。载体1和/或第一接触层侧向地超出半导体本体2。第一接触层61局部地在载体1超出半导体本体2的超出部上设置。与图1A相比，半导体芯片1的后侧102可以不具有第二绝缘层72。与此不同，半导体芯片10在其后侧上还可以具有第二绝缘层72。
在图1C中示出的实施例基本上对应于在图1B中示出的半导体芯片10的实施例。与此不同，半导体芯片10具有过孔60。过孔60与第一接触层61导电地连接，其中过孔60经由其接触面或接触层在半导体芯片10的后侧102上能电接触。
过孔60设置在半导体本体2的侧向。为了防止在半导体本体2与过孔60之间直接电接触，在半导体本体2的侧向设置有第三绝缘层73。因此，在横向方向上，第三绝缘层73设置在半导体本体2与过孔60之间。如在图1B中所示，n侧半导体层21既不与第一接触层61、也不与过孔60直接电接触。经由n侧电流扩展层3，n侧半导体层21才与第一接触层61或与过孔60导电地连接。
在图1D中示出的实施例基本上对应于在图1A中示出的半导体芯片10的实施例。与此不同，半导体本体2设置在n侧电流扩展层3与连接层5之间。因此，半导体本体2设置在n侧电流扩展层3与载体1之间。
与在图1A中不同，半导体本体2的n侧半导体层21背离载体1，并且p侧半导体层22朝向载体1。第一接触层61尤其邻接于n侧电流扩展层3。为了使电接触电阻最小化，接触层61优选地由ZnCdSe形成。过孔60从后侧102穿过n侧电流扩展层3、n侧半导体层21以及有源区域23延伸到p侧半导体层22中。与在图1A中不同，过孔60在这种情况下设立用于p侧半导体层22的电接触。过孔60通过在横向方向上全方位地围绕过孔60的第一绝缘层71与n侧电流扩展层3、n侧半导体层21以及有源区23电绝缘。
根据图1D，半导体芯片10具有通过另一p侧电流扩展层4的表面形成的内部结构化表面41。所述结构化表面41是p侧电流扩展层4的朝向载体1的表面并且尤其邻接于连接层5。
在图1E中示出的实施例基本上对应于在图1D中示出的半导体芯片10的实施例，然而具有根据在图1B中示出的实施例的接触结构。
接触结构包括第一接触层61和第二接触层62。第一接触层61处于半导体芯片10的后侧102上。第二接触层62局部地设置在半导体本体2与辐射可穿透的载体1之间。第二接触层62尤其邻接于p侧电流扩展层4和/或连接层5和/或载体1。结合在图1B中示出的实施例公开的关于接触结构的其他类似特征可以用于在图1E中示出的实施例，并且反之亦然。
在图1F中示出的实施例基本上对应于在图1E中示出的半导体芯片10的实施例。与此不同，n侧电流扩展层3具有背离载体1的带有耦合输出结构的结构化表面31。此外，半导体芯片10在n侧上和/或在p侧上可以具有带有接触层61或62、至少一个接触桥64以及多个印制导线63的接触结构6。
n侧接触结构或p侧接触结构6的印制导线63可以经由接触桥64彼此导电地连接。印制导线63尤其均匀地设置在n侧电流扩展层3上和/或p侧电流扩展层4上，由此增强n侧电流扩展层和/或p侧电流扩展层3或4内的电流扩展效果。
与图1E和1F不同，半导体芯片10可以具有例如在图1C或图1D中示出的过孔60(参见图1G)。与图1A、图1B、图1C、图1D以及图1E不同，在这些图中示出的半导体芯片10可以具有例如在图1F中示出的两个结构化表面31和41。此外，在图1A、图1B、图1C、图1D以及图1E中示出的半导体芯片10可以具有根据图1F的具有至少一个连接桥64和多个印制导线63的n侧接触结构和/或p侧接触结构6。
在图1G中示出器件100。器件100具有半导体芯片10和包覆件90。在图1G中示出的半导体芯片10的实施例基本上对应于在图1F中示出的实施例，然而具有侧向过孔60。
包覆件90尤其辐射可穿透地或透明地构成，并且与载体1和/或半导体芯片10相比具有更小的折射率。半导体芯片10由包覆件90封装成，使得载体1完全嵌入包覆件90内。在后侧102上，包覆件90可以与半导体芯片10齐平。接触层61和/或另一接触层62可以至少局部地保持不由包覆件90的材料遮盖，并且在半导体芯片10或器件100的后侧102上还可自由触及。
通过半导体芯片10通过包覆件90的封装，可以减少由于在半导体芯片10与周围空气之间的界面处的全反射而损失的辐射损失。通过半导体芯片10的后侧103保持至少局部地或完全地不具有包覆件90的材料的封装，可以实现具有特别低的结构高度的高效的器件100。
在图1H中示出的器件100的实施例基本上对应于在图1G中示出的实施例。与此不同，器件具有在图1D中示出的半导体芯片10。与图1G和图1H不同，器件100可以具有例如在图1A、图1B、图1C、图1E中或在图1F中示出的半导体芯片10。
在图2A和图2B中示出根据第一实施例的用于制造一个或多个半导体芯片10的方法的一些方法步骤。
根据图2A，提供例如由砷化镓或磷化镓制成的生长衬底9。能够以预设的顺序在生长衬底9上形成半导体本体2的p侧半导体层22、有源区23、n侧半导体层21以及n侧电流扩展层3，尤其在共同的覆层方法期间依次形成。根据所述变型方案，在构成半导体本体2之后才可以产生基于ZnSe的电流扩展层3。这是适当的，因为通常在可能损坏基于ZnSe的电流扩展层3的功能的高温下构成例如基于InGaP的半导体本体2。
可选地，p侧缓冲层40可以在生长衬底9与半导体本体2之间构成。p侧缓冲层40可以是分离层，例如用于分离生长衬底9的牺牲层或另一p侧电流扩展层。
根据图2B，在借助于连接层5将半导体本体2固定在辐射可穿透的载体1上之前，可以将n侧电流扩展层3的露出的表面结构化。在将具有n侧电流扩展层3的半导体本体2安置在载体1上之后，可以例如借助于机械的、化学的或激光去除方法将生长衬底9从半导体本体2上剥离。
可行的是，在将生长衬底9、例如基于GaAs的生长衬底9剥离之后，才在半导体本体2上构成尤其基于GaP的另一电流扩展层4。由于在GaAs与GaP之间的高的晶格失配，与例如在构成半导体本体2之前在GaAs生长衬底9上构成GaP的情况相比，这导致半导体本体2的更好的晶体质量。
在移除生长衬底9之后，可以在半导体芯片10的后侧102上形成具有第一接触层61、第二接触层62和/或过孔60的接触结构6。
在图2B中示出的半导体芯片10对应于在图1A中示出的半导体芯片10。与图2A不同，可以借助于在图2A和图2B中示出的方法的实施例来制造根据图1B或根据或图1C的半导体芯片。
在图3A至图3D中示出用于制造一个或多个半导体芯片10的方法的另一实施例的一些方法步骤。
根据图3A，将半导体本体2的n侧半导体层21、有源区23以及p侧半导体层22施加到生长衬底9上。可选地，在p侧半导体层22上形成例如基于GaP的p侧电流扩展层4。在p侧电流扩展层4或半导体层22上形成具有第二接触层62的接触结构6。
根据图3B，在移除生长衬底9之前将辅助载体8安置在半导体本体2上。辅助载体8具有本体80，其中分离层或保护层81设置在本体80上。本体80可以由硅形成。借助于尤其电绝缘地构成的另一连接层82，将辅助载体8与半导体本体2和生长衬底9固定。为此，尤其应用适合高温的接合方法，其中另一连接层82可以在随后的方法步骤中承受高于250℃、例如处于250℃与400℃之间的温度，其中包括边界值。
根据图3C，在安置辅助载体8之后从半导体本体2移除生长衬底9。可以将n侧电流扩展层3施加到n侧半导体层21的通过移除生长衬底9而露出的表面上。
根据图3D，在安置辐射可穿透的载体1之后，从半导体本体2例如在另一连接层82处移除辅助载体8。在安置辐射可穿透的载体1之前，可以将n侧电流扩展层3的露出的表面31结构化。在移除辅助载体8之后，可以在辐射可穿透的载体1上进一步处理半导体本体2，以制造半导体芯片10。尤其可以通过电绝缘的连接层82形成第二绝缘层72。在图3D中在右侧示出的半导体芯片10对应于在图1A和图1B中示出的半导体芯片10。
在图4A至图4E中示出根据另一实施例的用于制造一个或多个半导体芯片10的方法的一些方法步骤。
在图4A中示出的方法步骤基本上对应于在图3A中示出的方法步骤。与此不同，根据图4B将p侧电流扩展层的露出的表面41结构化。
在p侧电流扩展层4的结构化之后，借助于辐射可穿透的连接层5将半导体本体2固定在辐射可穿透的载体1上。为此，尤其应用适合高温的接合方法，其中连接层5在随后的方法步骤中可以承受高于250℃、例如处于250℃与400℃之间的温度，其中包括边界值。在此，p侧电流扩展层4设置在载体1与半导体本体2之间并且尤其邻接于连接层5(图4C)。
在安装载体1之后，根据图4D从半导体本体2移除生长衬底9。通过移除生长衬底9，可以露出n侧半导体层21的表面。
根据图4E，将n侧电流扩展层3施加到n侧半导体层21的通过移除生长衬底9而露出的表面上。随后，可以执行用于制造半导体芯片10的其他的方法步骤。在图4E中在右侧示出的半导体芯片10对应于在图1D和图1E中示出的半导体芯片10。
在图2A至图4E中示出的方法的实施例变型形式特别适合于制造具有基于ZnSe的电流扩展层和/或基于GaP的电流扩展层的半导体芯片，因为这些制造方法具有共同的特征，据此能够以可靠的和简化的方式和方法、即在构成半导体本体之后才制造基于ZnSe的电流扩展层和基于GaP的电流扩展层。这是适当的，因为通常在可能不利地影响基于ZnSe的电流扩展层的功能的高温下执行半导体本体的构成。
此外，由于GaAs与GaP之间的高的晶格失配，因此不适当的是，例如直接在GaAs上生长基于GaP的电流扩展层，而是优选的是，首先在GaAs上生长基于InGaP的层，并且然后在基于InGaP的层上生长基于GaP的电流扩展层。借助在图3A至图4E中示出的实施变型形式，还可以实现具有特别高的晶体质量以及半导体芯片的半导体本体与载体或辅助载体之间的适合高温的连接的半导体芯片。
本申请要求德国专利申请10 2017 114 467.6的优先权，其公开内容借此通过参引并入本文。
本发明并非通过基于实施例对本发明的描述而局限于这些实施例。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未详尽地在权利要求或实施例中说明时也如此。
附图标记列表
10 半导体芯片
100 器件
101 半导体芯片/器件的前侧/载体侧
102 半导体芯片/器件的后侧
103 半导体芯片/器件的侧面
1 载体
11 载体的前侧
12 载体的后侧
13 载体的侧面
2 半导体本体
21 第一半导体层
22 第二半导体层
23 有源区
3 n侧电流扩展层
31 n侧电流扩展层的表面
4 另一/p侧电流扩展层
40 p侧缓冲层/分离层
41 p侧电流扩展层的表面
5 连接层
6 接触结构
60 过孔
61 第一接触层
62 第二接触层
63 印制导线
64 连接桥
71 第一绝缘层
72 第二绝缘层
73 第三绝缘层
8 辅助载体
80 辅助载体的本体
81 分离层/保护层
82 另一连接层/绝缘层
9 生长衬底
90 包覆件
R 辐射

Claims (20)

1.一种半导体芯片(10)，所述半导体芯片具有辐射可穿透的载体(1)、半导体本体(2)以及透明的电流扩展层(3)，其中
-所述半导体本体具有n侧半导体层(21)、p侧半导体层(22)以及处于其之间的光学有源区(23)，
-所述半导体本体借助于辐射可穿透的连接层(5)与所述载体固定，以及
-所述电流扩展层基于硒化锌并且邻接于所述n侧半导体层。
2.根据上一项权利要求所述的半导体芯片，其中
-所述半导体芯片(10)构造为体积发射器，其中在所述半导体芯片运行中产生的电磁辐射能够经由所述半导体芯片的前侧(101)、后侧(102)以及侧面(103)耦合输出，
-透明的所述n侧电流扩展层(3)具有背离所述载体(1)的带有耦合输出结构的结构化表面(31)，
-所述半导体芯片具有另一辐射可穿透的电流扩展层(4)，其中所述另一电流扩展层邻接于所述p侧半导体层(22)，以及
-所述p侧电流扩展层具有带有耦合输出结构的结构化表面(41)。
3.根据上一项权利要求所述的半导体芯片，
其中所述另一电流扩展层(4)基于GaP并且所述半导体芯片(10)不具有由AlGaAs或由InAlP制成的电流扩展层。
4.根据上述权利要求中任一项所述的半导体芯片，
所述半导体芯片构造为体积发射器，其中在所述半导体芯片运行中产生的电磁辐射能够经由所述半导体芯片的前侧(101)、后侧(102)以及侧面(103)耦合输出。
5.根据上述权利要求中任一项所述的半导体芯片，
其中所述半导体本体(2)基于III-V族半导体化合物材料，并且所述半导体芯片(10)不具有III-V族生长衬底。
6.根据上述权利要求中任一项所述的半导体芯片，
其中所述载体(1)由电绝缘的材料形成并且具有背离所述半导体本体(2)的前侧(11)，其中所述前侧不具有所述半导体芯片的电端子。
7.根据上述权利要求中任一项所述的半导体芯片，
其中所述半导体本体(2)基于InGaP或InGaAlP并且所述半导体芯片不具有由InAlP制成的电流扩展层。
8.根据上述权利要求中任一项所述的半导体芯片，
所述半导体芯片具有另一辐射可穿透的电流扩展层(4)，其中
-所述另一电流扩展层基于GaP并且邻接于所述p侧半导体层(22)，以及
-所述半导体芯片不具有由AlGaAs制成的电流扩展层。
9.根据上述权利要求中任一项所述的半导体芯片，
所述半导体芯片具有背离所述载体(1)的后侧(102)，其中
-接触层(61，62)在所述后侧上能够自由触及，
-另一接触层(61，62)至少局部地设置在所述半导体本体(2)与所述载体(1)之间并且邻接于所述连接层(5)，以及
-所述接触层和所述另一接触层与所述半导体芯片的不同的电极性相关联并且设立用于所述半导体本体的电接触。
10.根据权利要求1至9中任一项所述的半导体芯片，
所述半导体芯片具有背离所述载体(1)的后侧(102)和用于所述n侧半导体层(21)的电接触的过孔(60)，其中
-所述电流扩展层(3)设置在所述半导体本体(2)与所述连接层(5)之间，以及
-所述过孔从所述后侧(102)穿过所述p侧半导体层(22)以及所述有源区(23)延伸到所述n侧半导体层中，并且在此不与所述电流扩展层(3)直接电接触。
11.根据权利要求1至9中任一项所述的半导体芯片，
所述半导体芯片具有背离所述载体(1)的后侧(102)和用于所述n侧半导体层(21)的电接触的过孔(60)，其中
-所述电流扩展层(3)设置在所述半导体本体(2)与所述连接层(5)之间，以及
-所述过孔从所述后侧(102)延伸穿过所述p侧半导体层(22)、所述有源区(23)以及所述n侧半导体层(21)，并且在此不与所述n侧半导体层直接电接触。
12.根据权利要求1至9中任一项所述的半导体芯片，
所述半导体芯片具有背离所述载体(1)的后侧(102)和用于所述p侧半导体层(22)的电接触的过孔(60)，其中
-所述半导体本体(2)设置在所述电流扩展层(3)与所述连接层(5)之间，以及
-所述过孔从所述后侧(102)延伸穿过所述电流扩展层(3)、所述n侧半导体层(22)以及所述有源区(23)。
13.根据上述权利要求中任一项所述的半导体芯片，
所述半导体芯片具有带有耦合输出结构的内部结构化表面(31，41)，其中所述内部结构化表面设置在所述有源区(23)与所述载体(1)之间。
14.根据上述权利要求中任一项所述的半导体芯片，
其中为了所述n侧半导体层(21)与所述电流扩展层之间的晶格失配，基于ZnSe的电流扩展层(3)具有出自S、Cd、Mg和Be中的附加化学元素中的至少一种化学元素。
15.一种器件(100)，所述器件具有根据上述权利要求中任一项所述的半导体芯片(10)和辐射可穿透的包覆件(90)，其中所述包覆件与所述载体(1)相比具有较小的折射率，并且所述半导体芯片由所述包覆件封装成，使得
-所述载体完全嵌入所述包覆件内，以及
-所述半导体芯片在其后侧(102)上具有用于所述半导体本体(2)的电接触的接触层(61，62)，其中所述接触层在所述半导体芯片的所述后侧上至少局部地不具有所述包覆件的材料。
16.一种用于制造根据上述权利要求中任一项所述的半导体芯片(10)的方法，所述方法具有以下步骤：
-提供生长衬底(9)；
-借助于覆层方法将所述半导体本体(2)施加到所述生长衬底上；以及
-借助于辐射可穿透的所述连接层(5)将所述半导体本体固定在辐射可穿透的所述载体(1)上。
17.根据上一项权利要求所述的方法，其中，
-以给出的顺序在所述生长衬底(9)上形成所述p侧半导体层(22)、所述n侧半导体层(21)以及所述透明的电流扩展层(3)，
-在将所述载体(1)安置在所述半导体本体(2)上之前，将所述透明的电流扩展层(3)的露出的表面(31)结构化，以及
-在安置所述载体之后从所述半导体本体移除所述生长衬底。
18.根据权利要求16所述的方法，
其中，
-以给出的顺序在所述生长衬底(9)上形成所述n侧半导体层(21)和所述p侧半导体层(22)，
-在移除所述生长衬底之后在所述n侧半导体层上形成所述透明的电流扩展层(3)。
19.根据上一项权利要求所述的方法，
其中在移除所述生长衬底(9)之前将辅助载体(8)安置在所述半导体本体(2)上，其中
-将所述透明的电流扩展层(3)的露出的表面(31)结构化，
-将所述载体(1)安置在所述电流扩展层(3)的结构化表面(31)上，以及
-从所述半导体本体移除所述辅助载体。
20.根据权利要求18所述的方法，
其中在移除所述生长衬底(9)之前在所述p侧半导体层(22)上形成p侧电流扩展层(4)，其中
-所述p侧电流扩展层具有带有耦合输出结构的结构化表面(41)，
-将所述载体(1)安置在所述p侧电流扩展层(4)的结构化表面(41)上，
-移除所述生长衬底以露出所述n侧半导体层(21)，以及
-在露出的n侧半导体层上形成所述透明的电流扩展层(3)。
CN201880044111.9A 2017-06-29 2018-06-21 具有透明电流扩展层的半导体芯片 Active CN110998873B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017114467.6 2017-06-29
DE102017114467.6A DE102017114467A1 (de) 2017-06-29 2017-06-29 Halbleiterchip mit transparenter Stromaufweitungsschicht
PCT/EP2018/066644 WO2019002097A1 (de) 2017-06-29 2018-06-21 Halbleiterchip mit transparenter stromaufweitungsschicht

Publications (2)

Publication Number Publication Date
CN110998873A true CN110998873A (zh) 2020-04-10
CN110998873B CN110998873B (zh) 2023-05-23

Family

ID=62842060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880044111.9A Active CN110998873B (zh) 2017-06-29 2018-06-21 具有透明电流扩展层的半导体芯片

Country Status (4)

Country Link
US (1) US11282983B2 (zh)
CN (1) CN110998873B (zh)
DE (1) DE102017114467A1 (zh)
WO (1) WO2019002097A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115794A1 (de) * 2017-07-13 2019-01-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994015369A1 (en) * 1992-12-22 1994-07-07 Research Corporation Technologies, Inc. Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor
CN1472827A (zh) * 2002-07-17 2004-02-04 住友电气工业株式会社 发光二极管光出射侧的p电极结构
CN1622350A (zh) * 2003-11-26 2005-06-01 三垦电气株式会社 半导体发光元件及其制造方法
CN101055911A (zh) * 2006-04-14 2007-10-17 丰田合成株式会社 发光元件和使用该发光元件的通信装置
CN101226973A (zh) * 2007-01-17 2008-07-23 晶元光电股份有限公司 高效率发光二极管及其制造方法
DE102007019079A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN101379628A (zh) * 2006-02-08 2009-03-04 昭和电工株式会社 发光二极管及其制造方法
CN101542751A (zh) * 2006-09-29 2009-09-23 奥斯兰姆奥普托半导体有限责任公司 半导体芯片以及制造半导体芯片的方法
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
CN101971370A (zh) * 2008-04-30 2011-02-09 欧司朗光电半导体有限公司 发光二极管芯片
CN102237455A (zh) * 2010-04-27 2011-11-09 国立中央大学 发光二极管结构
CN102446949A (zh) * 2010-10-04 2012-05-09 晶元光电股份有限公司 具有多个接触部的发光元件
CN102479903A (zh) * 2010-11-25 2012-05-30 同方光电科技有限公司 一种能增强横向电流扩展的发光二极管
CN102931304A (zh) * 2008-03-04 2013-02-13 晶元光电股份有限公司 高效率发光装置及其制造方法
CN103247732A (zh) * 2012-02-14 2013-08-14 晶元光电股份有限公司 具有平整表面的电流扩散层的发光元件
CN104218128A (zh) * 2013-05-31 2014-12-17 晶元光电股份有限公司 具有高效率反射结构的发光元件
TW201503410A (zh) * 2013-07-02 2015-01-16 Epistar Corp 發光元件
CN104300055A (zh) * 2013-07-17 2015-01-21 晶元光电股份有限公司 发光元件
TW201515505A (zh) * 2013-10-15 2015-04-16 Epistar Corp 發光元件
CN104576870A (zh) * 2013-10-22 2015-04-29 晶元光电股份有限公司 发光元件
TW201519467A (zh) * 2013-11-05 2015-05-16 Epistar Corp 發光元件
CN104638084A (zh) * 2013-11-11 2015-05-20 晶元光电股份有限公司 发光元件
CN105161594A (zh) * 2008-01-11 2015-12-16 晶元光电股份有限公司 发光元件
CN105355742A (zh) * 2015-12-04 2016-02-24 天津三安光电有限公司 发光二极管芯片及其制作方法
CN105914281A (zh) * 2015-02-19 2016-08-31 晶元光电股份有限公司 具有高效率反射结构的发光元件
CN106098876A (zh) * 2016-08-24 2016-11-09 扬州乾照光电有限公司 一种铜基板高亮度AlGaInP发光二极管及其制造方法
WO2017026753A1 (ko) * 2015-08-07 2017-02-16 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
TW201717427A (zh) * 2013-07-10 2017-05-16 晶元光電股份有限公司 發光元件
US20170155015A1 (en) * 2008-08-12 2017-06-01 Epistar Corporation Light-emitting device having a patterned surface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300791A (en) * 1992-09-29 1994-04-05 Industrial Technology Research Institute Light emitting diode
TW200509408A (en) * 2003-08-20 2005-03-01 Epistar Corp Nitride light-emitting device with high light-emitting efficiency
KR100592395B1 (ko) * 2005-03-18 2006-06-22 (주)에피플러스 알루미늄-갈륨-인듐-포스파이드 반도체 소자
JP2008004587A (ja) * 2006-06-20 2008-01-10 Sharp Corp 半導体発光素子及びその製造方法並びに化合物半導体発光ダイオード
DE102011012298A1 (de) * 2010-12-28 2012-06-28 Osram Opto Semiconductors Gmbh Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips
TWI581458B (zh) * 2012-12-07 2017-05-01 晶元光電股份有限公司 發光元件
DE102013103605A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US20150207011A1 (en) * 2013-12-20 2015-07-23 Uriel Solar, Inc. Multi-junction photovoltaic cells and methods for forming the same
CN107210294B (zh) * 2015-01-30 2020-03-03 欧司朗光电半导体有限公司 用于制造半导体组件的方法及半导体组件
WO2016120400A1 (en) * 2015-01-30 2016-08-04 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component

Patent Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994015369A1 (en) * 1992-12-22 1994-07-07 Research Corporation Technologies, Inc. Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor
CN1472827A (zh) * 2002-07-17 2004-02-04 住友电气工业株式会社 发光二极管光出射侧的p电极结构
CN1622350A (zh) * 2003-11-26 2005-06-01 三垦电气株式会社 半导体发光元件及其制造方法
CN101379628A (zh) * 2006-02-08 2009-03-04 昭和电工株式会社 发光二极管及其制造方法
CN101055911A (zh) * 2006-04-14 2007-10-17 丰田合成株式会社 发光元件和使用该发光元件的通信装置
CN101542751A (zh) * 2006-09-29 2009-09-23 奥斯兰姆奥普托半导体有限责任公司 半导体芯片以及制造半导体芯片的方法
CN101226973A (zh) * 2007-01-17 2008-07-23 晶元光电股份有限公司 高效率发光二极管及其制造方法
DE102007019079A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN105161594A (zh) * 2008-01-11 2015-12-16 晶元光电股份有限公司 发光元件
CN102931304A (zh) * 2008-03-04 2013-02-13 晶元光电股份有限公司 高效率发光装置及其制造方法
CN101971370A (zh) * 2008-04-30 2011-02-09 欧司朗光电半导体有限公司 发光二极管芯片
US20170155015A1 (en) * 2008-08-12 2017-06-01 Epistar Corporation Light-emitting device having a patterned surface
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
CN102237455A (zh) * 2010-04-27 2011-11-09 国立中央大学 发光二极管结构
CN102446949A (zh) * 2010-10-04 2012-05-09 晶元光电股份有限公司 具有多个接触部的发光元件
CN105304785A (zh) * 2010-10-04 2016-02-03 晶元光电股份有限公司 具有多个接触部的发光元件
CN102479903A (zh) * 2010-11-25 2012-05-30 同方光电科技有限公司 一种能增强横向电流扩展的发光二极管
CN103247732A (zh) * 2012-02-14 2013-08-14 晶元光电股份有限公司 具有平整表面的电流扩散层的发光元件
CN104218128A (zh) * 2013-05-31 2014-12-17 晶元光电股份有限公司 具有高效率反射结构的发光元件
TW201503410A (zh) * 2013-07-02 2015-01-16 Epistar Corp 發光元件
TW201717427A (zh) * 2013-07-10 2017-05-16 晶元光電股份有限公司 發光元件
CN104300055A (zh) * 2013-07-17 2015-01-21 晶元光电股份有限公司 发光元件
TW201515505A (zh) * 2013-10-15 2015-04-16 Epistar Corp 發光元件
CN104576870A (zh) * 2013-10-22 2015-04-29 晶元光电股份有限公司 发光元件
TW201519467A (zh) * 2013-11-05 2015-05-16 Epistar Corp 發光元件
CN104638084A (zh) * 2013-11-11 2015-05-20 晶元光电股份有限公司 发光元件
CN105914281A (zh) * 2015-02-19 2016-08-31 晶元光电股份有限公司 具有高效率反射结构的发光元件
WO2017026753A1 (ko) * 2015-08-07 2017-02-16 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
CN105355742A (zh) * 2015-12-04 2016-02-24 天津三安光电有限公司 发光二极管芯片及其制作方法
CN106098876A (zh) * 2016-08-24 2016-11-09 扬州乾照光电有限公司 一种铜基板高亮度AlGaInP发光二极管及其制造方法

Also Published As

Publication number Publication date
US20200144446A1 (en) 2020-05-07
WO2019002097A1 (de) 2019-01-03
DE102017114467A1 (de) 2019-01-03
US11282983B2 (en) 2022-03-22
CN110998873B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US11038081B2 (en) Method of separating light emitting devices formed on a substrate wafer
US7244630B2 (en) A1InGaP LED having reduced temperature dependence
US6746889B1 (en) Optoelectronic device with improved light extraction
US8679869B2 (en) Contact for a semiconductor light emitting device
CN107924974B (zh) 光电子半导体器件及其制造方法
JPH114020A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置
US20070290216A1 (en) Semiconductor light emitting element, manufacturing method therefor, and compound semiconductor light emitting diode
KR20040058479A (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
JP2010080817A (ja) 発光素子
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
US10270009B2 (en) Light-emitting device and light-emitting device package having same
US20150270458A1 (en) Optoelectronic Semiconductor Chip Having a Plurality of Active Regions Arranged Alongside One Another
JP2011009386A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5650716B2 (ja) オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト
TW201240155A (en) Light-emitting diode (LED) package systems and methods of making the same
US20130001614A1 (en) Light-emitting diode device and method for fabricating the same
JP5075786B2 (ja) 発光装置及びその製造方法
CN110998873B (zh) 具有透明电流扩展层的半导体芯片
US20210328103A1 (en) Semiconductor component with a stress compensation layer and a method for manufacturing a semiconductor component
KR100969128B1 (ko) 발광 소자 및 그 제조방법
US8829560B2 (en) Optoelectronic semiconductor chip and method for fabricating an optoelectronic semiconductor chip
US20240204137A1 (en) Radiation-emitting semiconductor chip and method for manufacturing a radiation-emitting semiconductor chip
JP5682427B2 (ja) 発光素子
KR20170118178A (ko) 다수의 적층된 발광 디바이스를 갖는 디바이스
JP2017050328A (ja) 半導体発光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant