JP2011009386A - Iii族窒化物半導体発光素子およびその製造方法 - Google Patents

Iii族窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2011009386A
JP2011009386A JP2009150341A JP2009150341A JP2011009386A JP 2011009386 A JP2011009386 A JP 2011009386A JP 2009150341 A JP2009150341 A JP 2009150341A JP 2009150341 A JP2009150341 A JP 2009150341A JP 2011009386 A JP2011009386 A JP 2011009386A
Authority
JP
Japan
Prior art keywords
type layer
groove
group iii
nitride semiconductor
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009150341A
Other languages
English (en)
Other versions
JP5056799B2 (ja
Inventor
Toshiya Kamimura
俊也 上村
Naoki Arazoe
直棋 荒添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009150341A priority Critical patent/JP5056799B2/ja
Priority to US12/801,456 priority patent/US8853720B2/en
Publication of JP2011009386A publication Critical patent/JP2011009386A/ja
Application granted granted Critical
Publication of JP5056799B2 publication Critical patent/JP5056799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】III 族窒化物半導体発光素子の光取り出し効率を向上させること。
【解決手段】発光素子100は、n型層106のn電極107側表面であって、n電極107が形成されていない領域に、ドット状の溝108が複数形成されている。この溝108は、n型層、活性層、p型層を貫通し、エッチングストッパ層109に達する深さである。溝108は、n電極107が形成されていない領域にマトリクス状に配置されている。溝108の側面に入射した光は、効率的に外部へ放射させることができるので、発光素子100の構成によれば光取り出し効率を向上させることができる。
【選択図】図1

Description

本発明は、基板リフトオフ法によって成長基板を除去する工程を有したIII 族窒化物半導体発光素子の製造方法、およびその発光素子に関するものである。
III 族窒化物半導体の成長基板として、一般的にサファイア基板が用いられている。しかし、サファイアは導電性や熱伝導性に問題があり、明確な劈開面がなく加工が容易でない。そこで、これらの問題を解決する技術として、成長基板上にIII 族窒化物半導体を成長させた後に成長基板を除去する技術(基板リフトオフ)が開発されている。
その技術の1つがレーザーリフトオフ法である。これは、III 族窒化物半導体層と支持基板とを接合した後、成長基板とIII 族窒化物半導体との界面にレーザーを照射してIII 族窒化物半導体層を分解させて成長基板を分離除去する方法である。また、別の技術として、III 族窒化物半導体層の成長基板に近い層に薬液に溶解可能な層を導入し、III 族窒化物半導体層と支持基板とを接合した後に、所望の薬液により上記薬液に溶解可能な層を溶解して成長基板を除去する方法(ケミカルリフトオフ法)も知られている。
レーザーリフトオフ法を発光素子の作製に適用する場合、上記III 族窒化物半導体層は、成長基板側からn型層、活性層、p型層の構成であり、III 族窒化物半導体層表面は、n型層表面となる。この成長基板の除去により露出したn型層表面には、従来は光取り出し効率を高めるためにウェットエッチングによる微細な凹凸加工が施されていた。しかし、ウェットエッチングによる凹凸加工はばらつきがあり、所々に平坦な領域や、光取り出しに有効ではない深さの凹凸の領域が残ってしまう。また、この凹凸は、一様に側面が約60度の六角推形状に形成される。また、凸部と凸部の間隔が狭く、一旦凸部から外部へと放射された光が再び凸部からn型層内部へと入射してしまう場合がある。これらのため、微細な凹凸を形成するだけでは光取り出し効率を十分に高めることができていなかった。
そこで特許文献1では、2段階の凹凸加工を施すことで、光取り出し効率を向上させる方法が示されている。具体的には、露出したn型層表面にマスクを用いたエッチングによって格子状のパターンの凹部を形成し、その後、n型層表面や、凹部の底面にウェットエッチングによって微細な凹凸を形成している。
特開2008−47861
しかし、特許文献1に記載のように格子状に凹部を形成すると、n型層の薄い部分と厚い部分とが生じるため、光取り出し効率の向上と引き換えに駆動電圧の上昇を招いてしまう。
そこで本発明の目的は、駆動電圧を上昇させずに光取り出し効率を向上させたIII 族窒化物半導体発光素子、およびその製造方法を提供することにある。
第1の発明は、導電性の支持体と、支持体上に位置するp電極と、p電極上に順に位置する、III 族窒化物半導体からなるp型層、活性層、n型層と、n型層上に位置するn電極と、を有するIII 族窒化物半導体発光素子において、n型層のn電極形成側に複数形成されたドット状の溝と、溝の側面および底面に形成された透光性の絶縁膜と、を備え、溝は、少なくともp型層に達する深さであり、n電極は配線状に形成されている、ことを特徴とするIII 族窒化物半導体発光素子である。
ここでIII 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第13族元素であるBやTlで置換したもの、Nの一部を他の第15族元素であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。
溝のパターンは、n型層の残されたn電極側表面を分断せずに一続きとするパターンであれば任意のパターンでよい。また、溝の面積が発光素子の面積に占める割合は、5〜50%であることが望ましい。5%より低いと、溝を設けることによる光取り出し効率の向上効果が十分でなく、50%より高いと、溝を設けることによる発光面積の減少で出力を低下させてしまう。
ドット状の溝を複数形成する場合には、ドットの形状は、角錐、円錐、角錐台、円錐台、角柱、円柱などの形状や、不定形であってもよい。溝を円錐、円錐台、円柱の形状とする場合には、n型層表面における直径を0.1〜50μmとすることが望ましい。また、溝のそれぞれの形状は同一であってもよいし、異なっていてもよい。また、溝の側面は、p型層からn型層に向かうにつれて断面積が拡大するように傾斜させてもよい。また、溝側面の素子面に対する角度は、60〜90度が望ましく、70〜85度であればさらに望ましい。
溝は、n型層、活性層、p型層を貫通することが望ましい。光取り出し効率をより向上させることができるからである。また、溝を貫通させる場合には、p型層表面において、後にn型層表面側から形成される溝と対向する位置に、エッチングストッパ層を設けておくことが望ましい。エッチングストッパ層は、溝を形成する際のエッチングに耐性を持った材料であればよく、たとえばSiO2やSiNなどの絶縁膜や、Ni、Alなどの金属である。金属を用いる場合には、p電極がエッチングストッパ層を兼ねるようにしてもよい。
また、ドット状の溝を複数形成する場合、溝はマトリクス状に配置するなどしてn電極が形成されていない領域に等間隔で周期的に設けられることが望ましい。素子面方向への電流拡散性を悪化させないためである。また、溝を周期的に配置することで、素子面方向において発光波長帯域にフォトニックバンドギャップを形成し、素子面方向への光の放射を抑制することで光取り出し効率を向上させることもできる。
n電極は、櫛歯型、ストライプ状、格子状などの配線状のパターンに形成することが望ましい。素子面方向への電流拡散性を向上させ、発光を均一にし、駆動電圧の上昇を抑制させるためである。
n型層のn電極側表面には、微細な凹凸を施すことが望ましい。これはウェットエッチングを用いることで形成することができる。微細な凹凸により光取り出し効率をさらに向上させることができる。微細な凹凸を施す場合には、n型層のn電極側表面であって、n電極を形成する領域には、微細な凹凸を施さず平坦なままとすることが望ましい。これは、n電極下において微細な凹凸により光が多重反射して減衰してしまい、光取り出し効率を低下させてしまうからである。
成長基板は、サファイアが一般的であるが、他にもSiC、ZnO、スピネル、などを用いることができる。また、支持体には、Si、Ge、GaAs、Cu、Cu−Wなどの基板を用いることができ、金属層を介してp電極と支持体を接合することで、支持体上にp電極を形成することができる。金属層には、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層などの金属共晶層を用いることができ、Au層、Sn層、Cu層などを用いることもできる。また、p電極上に直接めっきやスパッタなどによってCuなどの金属層を形成して支持体としてもよい。
絶縁膜は、溝の側面および底面に膜状に形成されていてもよいし、溝を埋めるようにして形成されていてもよい。膜状に形成する場合には、多層膜としてもよい。この絶縁膜の材料は、n型層、活性層、p型層を構成する材料よりも屈折率の小さい材料であることが望ましく、たとえばSiO2 、ZrO2 などである。
第2の発明は、第1の発明において、溝のパターンは、ドット状の溝が複数形成されたパターンである、ことを特徴とするIII 族窒化物半導体発光素子である。
第3の発明は、第2の発明において、溝は、マトリクス状に配置されている、ことを特徴とするIII 族窒化物半導体発光素子である。
第4の発明は、第1の発明から第3の発明において、溝は、p型層を貫通することを特徴とするIII 族窒化物半導体発光素子である。
第5の発明は、第4の発明において、p型層のp電極側の表面であって、溝と対向する領域に、エッチングストッパ層が形成されている、ことを特徴とするIII 族窒化物半導体発光素子である。
第6の発明は、成長基板上にIII 族窒化物半導体からなるn型層、活性層、p型層を順に積層し、p型層上にp電極を形成する第1工程と、p電極上に、導電性の支持体を形成する第2工程と、基板リフトオフにより成長基板を分離し除去する第3工程と、成長基板の除去により露出したn型層表面に、n型層表面が一続きであるパターンの溝であって、少なくともp型層に達する深さの溝を形成する第4工程と、溝の側面に透光性の絶縁膜を形成し、n型層表面に配線状のn電極を形成する第5工程と、を有することを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第7の発明は、第6の発明において、第4工程は、ドット状の溝を複数形成する工程である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第8の発明は、第7の発明において、第4工程は、複数のドット状の溝をマトリクス状に配置したパターンに形成する工程である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第9の発明は、第6の発明から第8の発明において、第4工程は、p型層を貫通する深さに溝を形成する工程である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第10の発明は、第9の発明において、第1工程は、p型層のp電極側表面であって、溝を形成する位置と対向する位置に、エッチングストッパ層を形成する工程を含む、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第11の発明は、第6の発明から第10の発明において、第4工程は、溝の形成と同時に、素子間を分離させるメサ溝を形成する工程である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第1の発明によれば、溝の側面に入射した光を効率的に外部へ放射させることができるため、光取り出し効率を向上させることができ、光出力を向上させることができる。また、溝はn型層を貫通しているためn型層の厚さは溝の形成されている領域を除いて一様であり、n型層のn電極側表面は溝によって分断されてはいない。そのため、溝を設けたことによる駆動電圧の上昇はない。
また、第2〜4の発明によると、より光取り出し効率を向上させることができる。
また、第5の発明によると、エッチングストッパ層に達する深さの溝を精度よく容易に形成することができる。
また、第6〜10の発明によると、光取り出し効率の高いIII 族窒化物半導体発光素子を製造することができる。
また、第11の発明によると、溝は素子間を分離するためのメサ溝と同時に形成することができるので、従来と同様の工程数で光取り出し効率の高いIII 族窒化物半導体発光素子を製造することができる。
実施例1の発光素子100の構造を示す断面図。 実施例1の発光素子100の構造を示す平面図。 実施例1の発光素子100の製造工程を示す図。 実施例1の発光素子100の製造工程を示す図。 実施例1の発光素子100の製造工程を示す図。 実施例1の発光素子100の製造工程を示す図。 実施例1の発光素子100の製造工程を示す図。 実施例1の発光素子100の製造工程を示す図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図1は、実施例1の発光素子100の構造を示す断面図である。発光素子100は、支持体101と、支持体101上に低融点金属層102を介して接合されたp電極103と、p電極103上に順に積層されたIII 族窒化物半導体からなるp型層104、活性層105、n型層106と、n型層106上に形成されたn電極107と、によって構成されている。
支持体101には、Si、GaAs、Cu、Cu−Wなどからなる導電性基板を用いることができる。低融点金属層102には、Au−Sn層、Au−Si層、Ag−Sn−Cu層、Sn−Bi層などの金属共晶層を用いることができ、低融点金属ではないが、Au層、Sn層、Cu層などを用いることもできる。なお、低融点金属層102を用いて支持体101とp電極103とを接合するのではなく、p電極103上に直接めっきやスパッタなどによってCuなどの金属層を形成して支持体101としてもよい。p電極103には、Ag、Rh、Pt、Ruやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属や、Ni、Ni合金、Au合金などを用いることができる。また、ITOなどの透明電極膜と高反射金属膜からなる複合層であってもよい。
p型層104、活性層105、n型層106は、従来より発光素子の構成として知られている任意の構成でよい。p型層104は、たとえば、支持体101側から順に、GaNからなるMgがドープされたpコンタクト層、AlGaNからなるMgがドープされたpクラッド層が積層された構造である。活性層105は、たとえば、GaNからなる障壁層とInGaNからなる井戸層が繰り返し積層されたMQW構造である。n型層106は、たとえば、活性層105側から順に、GaNからなるnクラッド層、GaNからなる高濃度にSiがドープされたn型コンタクト層、が積層された構造である。
n型層106のn電極107が接合している側の表面上であって、n電極107が形成されていない領域には、ドット状の溝108が複数形成されている。この溝108は、n型層106、活性層105、p型層104を貫通し、エッチングストッパ層109に達する深さである。エッチングストッパ層109はSiO2 からなり、p型層104のp電極が接合している側の表面上であって、溝108が形成される領域に設けられている。エッチングストッパ層109の材料は、溝108を形成する際のドライエッチングに対して耐性を有する材料であればよく、SiO2 以外にもNi、Alなどの金属や、Si3 4 などの誘電体をもちいることができる。溝108の形状は、p型層104からn型層106に向かうにつれ素子面方向の断面積が増加する円錐台状である。また、溝108の側面には、電流のリークやショートを防止するために透光性の絶縁膜110が設けられている。絶縁膜110に替えて、溝108を透光性の絶縁体で埋めてもよい。絶縁膜110には、SiO2 やZrO2 などを用いることができる。
なお、溝108の形状は上記のような円錐台状に限るものではなく、角錐、円錐、角錐台、不定形など任意の形状でよい。また、溝108の側面は、素子面に対して60〜90度の傾斜を有することが望ましく、70〜85度であればより望ましい。光取り出し効率をさらに向上させることができるからである。
図2は、発光素子100をn電極側からみた平面図である。n電極107は、図2のように、配線状部111と、2つのパッド部112とで構成されている。2つのパッド部112は、正方形の発光素子100のある一辺側の2つの角部にそれぞれ配置されている。配線状部111は、発光素子100の平面形状である正方形の辺に対して平行に辺を揃えた長方形を、その短手方向に並べたパターンに形成されており、2つのパッド部112に接続している。n電極107には、たとえばCr/Ti/Ni/Auなどを用いる。
また、図2のように、溝108はn電極107の形成されていない領域に、マトリクス状に配置されている。溝108の配列は必ずしもこのようなマトリクス状の配置である必要はないが、電流を素子面方向に均等に拡散させ、発光を均一とするために、溝108は等間隔に周期的に配置されていることが望ましい。
n型層106のn電極107が接合している側の表面には、n電極107が形成されている領域を除いて微細な凹凸113が形成されている。微細な凹凸113は、微小な六角推が多数形成されたものであり、その六角推の側面は素子面に対して約60度の角度である。この微細な凹凸113により、光取り出し効率を向上させている。n型層106のn電極107が接合している側の表面のn電極107形成領域については微細な凹凸113を形成せず、平坦なままとしているが、これはn電極107と微細な凹凸113との間で光が多重反射して減衰し、光取り出し効率を悪化させてしまうのを防止するためである。
この発光素子100では、溝108の側面に入射した光、すなわちp型層104、活性層105、n型層106の側壁から溝108へ出射された光、を効率的に外部へ放射させることができる。また、溝108は、n型層106を貫通しているため、n型層106の厚さは一様であり、溝108をドット状に形成しているので、n型層106は溝108によって分断されていないため、すなわち島状に孤立した部分がないため、n電極107の配線状部111によって容易に電流を素子面方向へ拡散させることができる。そのため、溝108の形成によって駆動電圧を上昇させてしまうことはない。したがって、発光素子100の構成によれば、駆動電圧を上昇させることなく光取り出し効率を向上させることができる。
次に、発光素子100の製造方法について、図3を参照に説明する。
まず、サファイア基板114(本発明の成長基板に相当)上に、MOCVD法によってIII 族窒化物半導体からなるn型層106、活性層105、p型層104を順に積層させる(図3.A)。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 またはN2 である。サファイア基板114以外にもSiC、ZnO、スピネル、などを用いることができる。
次に、p型層104上であって、のちに溝108を形成する位置と対向する位置に、CVD法、フォトリソグラフィ、ドライエッチングを用いてSiO2からなるエッチングストッパ層109を形成し、p型層104上およびエッチングストッパ層109上のほぼ全面に、蒸着法によってp電極103を形成する。さらにp電極103上に低融点金属層102を形成する(図3.B)。
次に、支持体101を用意し、低融点金属層102を介して、支持体101とp電極103を接合する(図3.C)。なお、p電極103と低融点金属層102との間に図示しない拡散防止層をあらかじめ形成しておき、低融点金属層102の金属がp電極103側に拡散するのを防止するとよい。
そして、サファイア基板114側からレーザー光を照射して、レーザーリフトオフにより、サファイア基板114を分離除去する(図3.D)。
次に、サファイア基板114の除去により露出したn型層106表面であって、のちにn電極107を形成する領域に、SiO2 からなるマスクを形成し、濃度22%のTMAH(水酸化テトラメチルアンモニウム)水溶液にウェハを浸漬することで、マスクに覆われていないn型層106表面の領域に微細な凹凸113を形成する。その後マスクをバッファードフッ酸により除去する(図3.E)。微細な凹凸の形成にはTMAH以外にもKOHやNaOHなどの水溶液を用いることもできる。
次に、溝108と、素子分離のためのメサ溝115を形成する領域に窓を開けたパターンのSiO2 からなるマスクを形成する。溝108を形成する領域は、エッチングストッパ層109に素子垂直方向において対向する位置である。そして、Clプラズマ等を用いてマスクが形成されていない領域をドライエッチングする。ここで、エッチングストッパ層109をあらかじめ形成しているため、n型層106、活性層105、p型層106を貫通し、エッチングストッパ層109に達する深さの溝108を、精度よく簡易に形成することができる。また、溝108と同時に、n型層106、活性層105、p型層106を貫通して素子間を分離するメサ溝115も形成される。その後マスクをバッファードフッ酸により除去する(図3.F)。このように、溝108とメサ溝115は同時に形成することができるので、従来の製造工程と同様の工程数で溝108は形成することができる。
なお、先に溝108とメサ溝115を形成した後に、微細な凹凸113を形成してもよい。また、溝108、メサ溝115は、微細な凹凸113を形成する場合と同様にTMAH水溶液などによるウェットエッチングによって形成してもよい。
次に、溝108の側面、およびメサ溝115の側面に、電流のリークやショートを防止するために絶縁膜110を形成し、微細な凹凸113が形成されていない平坦なn型層106上に、配線部110と2つのパッド部111とを有したn電極107を、レジストを用いたリフトオフ法によって形成する。そして、支持体101を研磨して薄くし、支持体101の低融点金属層102側とは反対側の表面に裏面電極(図示しない)を形成し、レーザーダイシングによるチップ分離を行って図1に示す発光素子100が製造される。
以上のようにして製造した発光素子100と、溝108を設けなかったこと以外は発光素子100と構成が同一の比較例の発光素子とで、光出力を比較したところ、発光素子100の光出力は、比較例の発光素子よりも光出力が約15%高かった。また、駆動電圧は発光素子100と比較例の発光素子とでほぼ同じであった。
なお、実施例では溝をドット状として複数設けたが、必ずしもドット状である必要はない。n型層表面を分断せずに一続きとする形状であれば、どのような形状であってもよい。
また、実施例では、n型層表面からp型層を貫通する深さの溝を設けたが、必ずしも貫通させる必要はなく、少なくともp型層に達する深さであればよい。また、エッチングストッパ層もまた、必ずしも必要としない。
また、実施例では、サファイア基板の除去にレーザーリフトオフを用いているが、サファイア基板とn型層との間に薬液に溶解させることができるバッファ層を形成し、支持体との接合後に薬液によってバッファ層を溶解させてサファイア基板を分離除去するケミカルリフトオフを用いてもよい。
本発明のIII 族窒化物半導体発光素子は、表示装置や照明装置などに用いることができる。
101:支持体
102:低融点金属層
103:p電極
104:p型層
105:活性層
106:n型層
107:n電極
108:溝
109:エッチングストッパ層
110:絶縁膜
111:配線状部
112:パッド部
113:微細な凹凸
114:サファイア基板

Claims (11)

  1. 導電性の支持体と、前記支持体上に位置するp電極と、前記p電極上に順に位置する、III 族窒化物半導体からなるp型層、活性層、n型層と、前記n型層上に位置するn電極と、を有するIII 族窒化物半導体発光素子において、
    前記n型層の前記n電極形成側に、前記n型層の前記n電極形成側表面が一続きであるパターンに形成された溝と、
    前記溝の側面および底面に形成された透光性の絶縁膜と、
    を備え、
    前記溝は、少なくとも前記p型層に達する深さであり、
    前記n電極は配線状に形成されている、
    ことを特徴とするIII 族窒化物半導体発光素子。
  2. 前記溝のパターンは、ドット状の溝が複数形成されたパターンである、ことを特徴とする請求項1に記載のIII 族窒化物半導体発光素子。
  3. 前記溝は、マトリクス状に配置されている、ことを特徴とする請求項2に記載のIII 族窒化物半導体発光素子。
  4. 前記溝は、前記p型層を貫通することを特徴とする請求項1ないし請求項3のいずれか1項に記載のIII 族窒化物半導体発光素子。
  5. 前記溝の底面に、エッチングストッパ層が形成されている、ことを特徴とする請求項4に記載のIII 族窒化物半導体発光素子。
  6. 成長基板上にIII 族窒化物半導体からなるn型層、活性層、p型層を順に積層し、前記p型層上にp電極を形成する第1工程と、
    前記p電極上に、導電性の支持体を形成する第2工程と、
    基板リフトオフにより前記成長基板を分離し除去する第3工程と、
    前記成長基板の除去により露出した前記n型層表面に、前記n型層表面が一続きであるパターンの溝であって、少なくとも前記p型層に達する深さの溝を形成する第4工程と、
    前記溝の側面に透光性の絶縁膜を形成し、前記n型層表面に配線状のn電極を形成する第5工程と、
    を有することを特徴とするIII 族窒化物半導体発光素子の製造方法。
  7. 前記第4工程は、ドット状の溝を複数形成する工程である、ことを特徴とする請求項6に記載のIII 族窒化物半導体発光素子の製造方法。
  8. 前記第4工程は、複数のドット状の溝をマトリクス状に配置したパターンに形成する工程である、ことを特徴とする請求項7に記載のIII 族窒化物半導体発光素子の製造方法。
  9. 前記第4工程は、前記p型層を貫通する深さに前記溝を形成する工程である、ことを特徴とする請求項6ないし請求項8のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。
  10. 前記第1工程は、p型層のp電極側表面であって、前記溝を形成する位置と対向する位置に、エッチングストッパ層を形成する工程を含む、ことを特徴とする請求項9に記載のIII 族窒化物半導体発光素子の製造方法。
  11. 前記第4工程は、前記溝の形成と同時に、素子間を分離させるメサ溝を形成する工程である、ことを特徴とする請求項6ないし請求項10のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。
JP2009150341A 2009-06-24 2009-06-24 Iii族窒化物半導体発光素子およびその製造方法 Active JP5056799B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009150341A JP5056799B2 (ja) 2009-06-24 2009-06-24 Iii族窒化物半導体発光素子およびその製造方法
US12/801,456 US8853720B2 (en) 2009-06-24 2010-06-09 Group III nitride semiconductor light-emitting device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009150341A JP5056799B2 (ja) 2009-06-24 2009-06-24 Iii族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011009386A true JP2011009386A (ja) 2011-01-13
JP5056799B2 JP5056799B2 (ja) 2012-10-24

Family

ID=43379715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009150341A Active JP5056799B2 (ja) 2009-06-24 2009-06-24 Iii族窒化物半導体発光素子およびその製造方法

Country Status (2)

Country Link
US (1) US8853720B2 (ja)
JP (1) JP5056799B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192675A (ja) * 2010-03-11 2011-09-29 Toshiba Corp 半導体発光素子及びその製造方法
JP2014086573A (ja) * 2012-10-24 2014-05-12 Nichia Chem Ind Ltd 半導体発光素子
US9196807B2 (en) 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
WO2016072050A1 (ja) * 2014-11-07 2016-05-12 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458122B (zh) * 2011-11-23 2014-10-21 Toshiba Kk 半導體發光元件
JP6220614B2 (ja) * 2013-09-20 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102199995B1 (ko) * 2014-06-02 2021-01-11 엘지이노텍 주식회사 발광소자
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP6730082B2 (ja) * 2016-05-02 2020-07-29 日機装株式会社 深紫外発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190854A (ja) * 2005-01-07 2006-07-20 Sony Corp 発光ダイオード
JP2007173534A (ja) * 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード
JP2008047861A (ja) * 2006-08-14 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2008053344A (ja) * 2006-08-23 2008-03-06 Hitachi Cable Ltd 半導体発光素子
JP2008153584A (ja) * 2006-12-20 2008-07-03 Toshiba Discrete Technology Kk 半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730941B2 (en) * 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode
US7915619B2 (en) * 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP2009032882A (ja) * 2007-07-26 2009-02-12 Sanken Electric Co Ltd 半導体発光素子及び半導体発光素子製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190854A (ja) * 2005-01-07 2006-07-20 Sony Corp 発光ダイオード
JP2007173534A (ja) * 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード
JP2008047861A (ja) * 2006-08-14 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2008053344A (ja) * 2006-08-23 2008-03-06 Hitachi Cable Ltd 半導体発光素子
JP2008153584A (ja) * 2006-12-20 2008-07-03 Toshiba Discrete Technology Kk 半導体発光素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192675A (ja) * 2010-03-11 2011-09-29 Toshiba Corp 半導体発光素子及びその製造方法
US8395179B2 (en) 2010-03-11 2013-03-12 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
JP2014086573A (ja) * 2012-10-24 2014-05-12 Nichia Chem Ind Ltd 半導体発光素子
US9196807B2 (en) 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
US9570658B2 (en) 2012-10-24 2017-02-14 Nichia Corporation Light emitting element
WO2016072050A1 (ja) * 2014-11-07 2016-05-12 信越半導体株式会社 発光素子及び発光素子の製造方法
JPWO2016072050A1 (ja) * 2014-11-07 2017-08-17 信越半導体株式会社 発光素子及び発光素子の製造方法
TWI628810B (zh) * 2014-11-07 2018-07-01 信越半導體股份有限公司 發光元件以及發光元件的製造方法
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ

Also Published As

Publication number Publication date
JP5056799B2 (ja) 2012-10-24
US20100327312A1 (en) 2010-12-30
US8853720B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
JP5056799B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
US20110303938A1 (en) Group III nitride semiconductor light-emitting element
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP5776535B2 (ja) Iii族窒化物半導体発光素子
JP5304563B2 (ja) Iii族窒化物半導体発光素子
JP6419077B2 (ja) 波長変換発光デバイス
EP2595202B1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
KR20080075368A (ko) 질화물 반도체 발광소자 및 제조방법
JP2011198997A (ja) Iii族窒化物半導体発光素子
JP2011216524A (ja) Iii族窒化物半導体発光素子
JP2011061036A (ja) Iii族窒化物半導体発光素子
JP5729328B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP5077224B2 (ja) Iii族窒化物半導体発光素子、およびその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
JP6627728B2 (ja) 発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
CN112750931A (zh) 微发光二极管、微发光二极管阵列基板及其制作方法
KR20090103343A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5056799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150