JP2008153584A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2008153584A
JP2008153584A JP2006342559A JP2006342559A JP2008153584A JP 2008153584 A JP2008153584 A JP 2008153584A JP 2006342559 A JP2006342559 A JP 2006342559A JP 2006342559 A JP2006342559 A JP 2006342559A JP 2008153584 A JP2008153584 A JP 2008153584A
Authority
JP
Japan
Prior art keywords
light emitting
emitting layer
layer constituting
semiconductor light
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006342559A
Other languages
English (en)
Other versions
JP4901453B2 (ja
Inventor
Chisato Furukawa
千里 古川
Takafumi Nakamura
隆文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Discrete Semiconductor Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Discrete Semiconductor Technology Corp filed Critical Toshiba Corp
Priority to JP2006342559A priority Critical patent/JP4901453B2/ja
Priority to US11/961,068 priority patent/US7800120B2/en
Priority to TW096148960A priority patent/TWI350600B/zh
Publication of JP2008153584A publication Critical patent/JP2008153584A/ja
Application granted granted Critical
Publication of JP4901453B2 publication Critical patent/JP4901453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】周辺部にある発光層構成部を有効に発光させることが可能な半導体発光素子を提供する。
【解決手段】特定の波長λで発光可能なｐｎ接合を有し、側部に形成された透光性の樹脂膜４３を介して分離された複数の発光層構成部３０と、発光層構成部３０の第１面に配設されたオーミック接続部及び反射部を有する金属膜２８と、金属膜２８に接合された導電性基板１１と、金属膜２８が接合された面に対向する導電性基板１１の面に形成された下部電極５５と、発光層構成部３０の第１面に対向する第２面に接続された、波長λに実質透明な透明電極５１と、透明電極５１を介して発光層構成部３０の第２面の上部に形成された上部電極５３とを備えている。
【選択図】図１

Description

本発明は、半導体発光素子に関する。
近年、ＩｎＧａＡｌＰ系材料を用いた可視領域の半導体発光素子が幅広く応用されている。このＩｎＧａＡｌＰ系材料は、例えば、活性層及びｎ型／ｐ型クラッド層の組成をＩｎ１−Ｙ（Ｇａ１−ＸＡｌＸ）ＹＰとしたとき、Ｙが約０．５１でＧａＡｓ基板に格子整合がとれ、Ｘを適切に選択することにより、赤色帯から緑色帯の発光が得られる。
ＧａＡｓ基板を結晶成長後に除去した発光層構成部（半導体発光機能層）のｎ型クラッド層に、ｎ側コンタクト電極部での光の吸収を抑制するために、例えば、ｎ側電極を反射率が高い領域とオーミックコンタクトを取る領域とに分割して、これらを交互に、且つ一定周期で配置し、対するｐ側電極は電流拡散層の中央部に配置された１つの円形状とする構造の半導体発光装置が提案されている（例えば、特許文献１参照。）。
しかしながら、この開示された半導体発光装置は、ｐ側電極が電流拡散層の中央部に配置されているので、発光層構成部の周辺部を十分に発光させることは難しく、光出力が不充分という問題がある。
特開２００２−２１７４５０号公報
本発明は、周辺部にある発光層構成部を有効に発光させることが可能な半導体発光素子を提供する。
本発明の一態様の半導体発光素子は、特定の波長で発光可能なｐｎ接合を有し、側部に形成された透光性の樹脂を介して分離された複数の発光層構成部と、前記発光層構成部の第１面に配設された金属膜と、前記金属膜に接合された導電性基板と、前記金属膜が接合された面に対向する前記導電性基板の面に形成された下部電極と、前記発光層構成部の前記第１面に対向する第２面に接続された、前記波長に実質透明な透明電極と、前記透明電極を介して前記発光層構成部の前記第２面の上部に形成された上部電極とを備えていることを特徴とする。
本発明の別態様の半導体発光素子は、特定の波長で発光可能なｐｎ接合を有し、周囲に溝を有し、前記溝が透光性の樹脂により埋められた複数の発光層構成部と、前記発光層構成部の第１面に配設された金属膜と、前記金属膜に接合された導電性基板と、前記金属膜が接合された面に対向する前記導電性基板の面に形成された下部電極と、前記発光層構成部の前記第１面に対向する第２面に接続された、前記波長に実質透明な透明電極と、前記透明電極を介して前記発光層構成部の前記第２面の上部に形成された上部電極とを備えていることを特徴とする。
本発明によれば、周辺部にある発光層構成部を有効に発光させることが可能な半導体発光素子を提供することができる。
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
本発明の実施例１に係る半導体発光素子及びその製造方法について、図１乃至図５を参照しながら説明する。図１は半導体発光素子の構造を模式的に示すもので、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図２は半導体発光素子の製造方法を工程順に模式的に示す層構造断面図である。図３は図２に示す工程に引き続き、半導体発光素子の製造方法を工程順に模式的に示す層構造断面図である。図４は図３に示す工程に引き続き、半導体発光素子の製造方法を工程順に模式的に示す層構造断面図である。図５は半導体発光素子を塔載した半導体発光装置の構造を模式的に示す断面図である。
図１に示すように、半導体発光素子１は、導電性基板１１、導電性基板１１の上に形成された金属膜２１、金属膜２１に接合した金属膜２８、金属膜２８の上に形成され、側部が透光性の絶縁膜４１及び樹脂膜４３を介して分離された複数の発光層構成部３０、発光層構成部３０の上部で、透明電極５１を介して発光層構成部３０に接続された上部電極５３、及び、導電性基板１１の下部に形成された下部電極５５を備えている。発光層構成部３０で発光した光は、金属膜２８に向かう方向を除いた上方及び側部方向等に取り出される。
導電性基板１１は、低い抵抗を有するシリコン（Ｓｉ）基板である。導電性基板１１は、発光層構成部３０の一方の電極乃至配線、及び、支持部材として機能しているので、不純物が高濃度に導入されたＳｉ基板が適しているが、低抵抗な他の基板、例えば、ゲルマニウム（Ｇｅ）、ＧａＡｓ、ＧａＰ、ＩｎＰ等の半導体基板、あるいは、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等の金属であってもよい。
金属膜２１は、金（Ａｕ）が主成分の膜である。金属膜２１は、導電性基板１１とオーミック接続されている。例えば、導電性基板１１と金属膜２１との界面は、密着層及びバリアメタル層等を加えて、ＭｏＳｉ２／Ｍｏ／Ａｕ、あるいは、ＰｔＳｉ／Ｔｉ／Ｐｔ／Ａｕ等で構成される膜構造とすることが可能である。下部電極５５は、金属膜２１と同様な構造を有するＡｕが主成分の膜である。
発光層構成部３０は、金属膜２８の側から、ｐ型クラッド層、ウェル層を３０層積層したＭＱＷ（Multi Quantum Well）型の活性層、ｎ型クラッド層が積層された層構造を有している。ｐ型クラッド層の金属膜２８との界面は、オーミック接続を取るために亜鉛（Ｚｎ）が添加されたＡｕの部分と、鏡面を維持するためのＡｕのみの部分とが形成されている。金属膜２８と金属膜２１との界面は、固相反応で接合されているが、界面が不明瞭な場合も少なくない。また、ＡｕＧｅ共晶合金（Ｇｅ濃度１２ｗｔ％）を金属膜２８と金属膜２１との間に形成し、接合することは可能である。
図１（ａ）に示すように、発光層構成部３０は、積層面にほぼ垂直に立てられた円柱が、平面中央部の相対的に大きな径の円柱の周囲に、碁盤の目状に配置されている。中央部の大きな径の発光層構成部３０の直径は、ワイヤボンディングのためのパッドが上部電極５３に配置できる程度の大きさであり、例えば、直径は約１２０μｍである。周囲の円柱直径は、注入電流に対する発光量、発光した光の取り出し効率等を鑑みて、適切な大きさとすることが可能であり、例えば、約６０μｍに形成されている。この直径６０μｍは、後述の発光層構成部３０の厚さに比較して、数１０倍の大きさであり、周囲の円柱の直径はより小さくすることが可能である。なお、発光層構成部３０の周囲の円柱は、碁盤の目状、すなわち中心を結ぶ線分が約９０度で２次元配列しているが、例えば、面積効率を上げるために、約６０度で２次元配列することは可能である。また、円柱以外に、３角柱、４角柱、６角柱、８角柱等の形状も可能である。
円柱状の発光層構成部３０は、側部及び上部の一部が、例えば、シリコン窒化膜等の絶縁膜４１で覆われている。絶縁膜４１の厚さは、発光層構成部３０の発光波長をλとしたとき、反射防止膜とするために、絶縁膜４１の屈折率をｎｒとして、ｍ・λ／（４ｎｒ）（ｍは正の奇数）とする。
発光層構成部３０の絶縁膜４１の外側の溝６１は樹脂膜４３で埋められている。すなわち、溝６１を形成する面は樹脂膜４３に対向する。樹脂膜４３の上側は、円柱の上部の絶縁膜４１の表面とほぼ同じ高さに形成されている。樹脂膜４３は、例えば、透光性・絶縁性で屈折率が比較的小さいポリイミド樹脂である。その他、透光性・絶縁性であって、絶縁膜４１の屈折率に対して相対的に小さい屈折率を有するエポキシ樹脂あるいはシリコーン樹脂等でもよい。
発光層構成部３０の円柱上面の円の中心付近に開口６２を設けて、発光層構成部３０に直接接触するように透明電極５１が形成されている。透明電極５１は、例えば、ＩＴＯ（Indium Tin Oxide、インジウムスズ酸化物）膜を採用しているが、他に、ＩＯ（Indium Oxide、インジウム酸化物）膜、ＴＯ（Tin Oxide、スズ酸化物）膜、または、例えば、膜厚が２０ｎｍ以下の薄い金属膜等であっても差し支えない。なお、ＩＴＯ膜等には、Ａｕ、Ｃｕ、銀（Ａｇ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属を含むことが好ましい。薄膜の金属膜は、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｔａ、Ｃｕ、Ｃｏ、Ｒｈ、Ｎｉ、Ｐｔ等を使用することが可能である。
上部電極５３は、平面中央部にある大きな径の円柱をなす発光層構成部３０上で、ワイヤボンディングするために、円の内側に、矩形状に形成されている。平面周辺部の上部電極５３は、発光層構成部３０の円柱の開口６２の上部で、透明電極５１に接続され、それぞれの開口６２の位置を結ぶように金属細線が配置され、平面中央部の矩形部に接続されている。上部電極５３は、発光に必要な電流が流せる断面積を有し、例えば、Ａｕ、Ａｌ、Ｃｕ等で形成されている。
次に、半導体発光素子１の製造工程及び半導体発光素子１の構成要素の詳細を説明する。図２（ａ）に示すように、例えば、周知のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置等を使用して、エピタキシャル成長層を形成する。Ｓｉドープされたｎ型ＧａＡｓ基板３９を用意して、その表面にｎ型ＧａＡｓからなる約０．５μｍ厚のバッファ層３８、その表面にｎ型ＩｎＡｌＰからなる約０．０５μｍ厚のエッチング停止層３７、その表面にｎ型ＩｎＧａＡｌＰからなる約０．６μｍ厚のｎ型クラッド層３６、その表面に約０．４μｍ厚のＩｎＧａＡｌＰからなる活性層３４、その表面にｐ型ＩｎＧａＡｌＰからなる約０．６μｍ厚のｐ型クラッド層３２がエピタキシャル成長される。ここで、発光に関与するｐ型クラッド層３２からｎ型クラッド層３６までのエピタキシャル層は、発光層構成部３０と称する。なお、表面層保護のため、ｐ型クラッド層３２の表面にＩｎＡｌＰからなる約０．１５μｍ厚のカバー層がエピタキシャル成長されても差し支えない。
活性層３４は、例えば、Ｉｎ０．５Ｇａ０．４８Ａｌ０．０２Ｐ、膜厚約８ｎｍのウェル層が３０層と、Ｉｎ０．５Ｇａ０．２Ａｌ０．３Ｐ、膜厚約５ｎｍのバリア層が３１層積層されたＭＱＷ構造である。
また、例えば、ｎ型／ｐ型クラッド層３６、３２は３元層に置き換えることも可能である。また、ｎ型クラッド層３６またはｐ型クラッド層３２の活性層３４から遠い側に電流拡散層を形成してもよいし、電極金属との接触抵抗を低減するためのコンタクト層等を形成しても差し支えない。
図２（ｂ）に示すように、ｐ型クラッド層３２の表面に、ＡｕＺｎからなるオーミック形成層２９が島状、線状、及び枠状を組合せた形状に形成される。オーミック形成層２９は、例えば、蒸着装置で堆積され、次に、フォトリソグラフィ法を用いてパターニングされたレジストをマスクにして、ヨウ素・ヨウ化カリウム溶液でエッチングして形成される。なお、リフトオフ法により、予めパターニングされたレジスト上に、オーミック形成層２９を含む層を堆積して、レジスト剥離して、オーミック形成層２９としても差し支えない。オーミック形成層２９は、最終的に円柱状に形成される発光層構成部３０の円形の底面側（光取り出しの反対側）に接触するように形成され、更に、円の周辺部に相対的に高い密度で分布させることが好ましい。なお、発光層構成部３０の底面側の円の面積に対するオーミック形成層２９の割合は、１０〜４０％とすることが可能である。
図２（ｃ）に示すように、パターニングされたオーミック形成層２９を有するｎ型ＧａＡｓ基板３９は、熱処理されて、オーミック形成層２９がｐ型クラッド層３２とオーミック接続がなされた後、ｐ型クラッド層３２の表面に、例えば、Ａｕからなる金属層２８が堆積される。なお、オーミック形成層２９は、金属層２８と実質的に一体と考えて差し支えないので、金属層２８として図示する。金属層２８は、Ａｕの他に、Ａｌ、Ａｇ等を用いることが可能である。
図２（ｄ）に示すように、発光層構成部３０上の金属層２８は、導電性基板１１の一方の面に形成された金属層２１と熱圧着して、接続される。導電性基板１１は不純物が高濃度に導入された、例えば、ｐ型のＳｉ基板で、導電性基板１１上に、密着層としてＭｏＳｉ２、バリアメタルとしてＭｏ、その上にＡｕが堆積された金属層２１が形成されている。金属層２８と金属層２１との接合は、熱と圧力の他に、超音波を印加しても差し支えない。
図３（ａ）に示すように、導電性基板１１に接合して一体化したｎ型ＧａＡｓ基板３９側のｎ型ＧａＡｓ基板３９及びバッファ層３８を、アンモニアと過酸化水素水の混合液でエッチング除去する。なお、ｎ型ＧａＡｓ基板３９は、研削または研磨等を行って薄くされた後に、エッチング除去されても差し支えない。その後、エッチング停止層３７を、例えば７０℃のリン酸でエッチング除去し、ｎ型クラッド層３６を表面に露出させる。
図３（ｂ）に示すように、ｎ型クラッド層３６を上向きに置き、その上に、フォトリソグラフィ法を用いてパターニングされたレジスト６０を形成する。図１に示す半導体発光素子１を形成するために、中央に分布する発光層構成部３０の径が大きくなるように、そして、その周囲に分布する発光層構成部３０の径が小さくなるように、パターニングされる。
図３（ｃ）に示すように、レジスト６０をマスクとして、発光層構成部３０を、エッチング除去して、溝６１を形成する。発光層構成部３０のエッチングは、ＲＩＥ（Reactive Ion Etching）法により、発光層構成部３０の表面にほぼ垂直に、金属層２８に到達するまで行われる。溝６１の形成は、例えば、イオンミリング法あるいは異方性のウェットエッチング法等により行うことも可能である。なお、溝６１を構成する側面は、発光層構成部３０の表面に対して、垂直よりも緩い傾斜のテーパがついてもよいし、溝６１の深さは、ｎ型クラッド層３６と活性層３４との界面より深ければよい。また、図３（ｃ）及び以降の製造工程を示す断面図では、発光層構成部３０の詳細な構成を省略して図示する。
図３（ｄ）に示すように、発光層構成部３０の表面にシリコン酸化膜からなる絶縁膜４１を熱またはプラズマＣＶＤ（Chemical Vapor Deposition）法により形成する。絶縁膜４１の厚さは、発光層構成部３０の発光波長をλとしたとき、反射防止膜とするために、ｍ・λ／（４ｎｒ）（ｎｒは屈折率、ｍは正の奇数）とする。例えば、シリコン酸化膜の屈折率ｎｒ＝１．４５、λ＝６００ｎｍの赤色とすると、絶縁膜４１の厚さは、１０３ｎｍの奇数倍となる。
図４（ａ）に示すように、絶縁膜４１の表面に、溝６１を埋めるように透光性のポリイミド樹脂からなる樹脂膜４３を、例えば、スピンコート法により形成し、固化させる。なお、樹脂膜４３は、エポキシ樹脂及びシリコーン樹脂等であってもよい。
図４（ｂ）に示すように、樹脂膜４３の表面を、絶縁膜４１の表面と同一の高さになるように、ＣＤＥ（Chemical Dry Etching）法でエッチバックして、次に、絶縁膜４１の表面に、フォトリソグラフィ法を用いてパターニングし、エッチングして、発光層構成部３０と電気的接続を取るために、例えば、円形の開口６２を形成する。エッチバックは、ＣＭＰ（Chemical Mechanical Polishing）との併用が可能である。
図４（ｃ）に示すように、リフトオフ法により、開口６２下の発光層構成部３０の表面に、例えば、ＡｎＧｅを蒸着して、熱処理を行ってオーミック接続をとり、開口６２、絶縁膜４１及び樹脂膜４３の表面にＩＴＯからなる透明電極５１を、スパッタ法またはＣＶＤ法等で形成する。
図４（ｄ）に示すように、開口された発光層構成部３０表面を透明電極５１の上から接続し、各開口６２の上部をそれぞれ結ぶように、細線状をなすＡｕを主成分とする上部電極５３を、例えば、蒸着法で形成する。上部電極５３は、上述のｐ型クラッド層３２にオーミック形成層２９を形成したのと同様に、ヨウ素・ヨウ化カリウム溶液でエッチングして形成する方法、または、リフトオフにより形成する方法等によって、細線化が可能である。そして、上部電極５３に対向する導電性基板１１の底面に、金属層２１と同様な下部電極５５が全面またはダイシングライン（図示略）を避けて形成される。この後、導電性基板１１に支持された発光層構成部３０は、例えば、ダイシング装置（図示略）により個片化されて、図１に示すように、半導体発光素子１が完成する。
図５に示すように、上述の工程にて形成された半導体発光素子１は、例えば、ヘッダ７１にマウントされて、半導体発光装置１００に組み立てられる。半導体発光素子１の底面の下部電極５５は、例えば、Ａｇペースト等の導電性接着材７７を介して、ヘッダ７１の凹状をなすカップ部７３底部にマウントされる。半導体発光素子１の上部電極５３は、例えば、Ａｕワイヤ７８により、リード７６の一端部に接続される。カップ部７３の斜面は、光を取り出す方向に向かって開口径が大きくなり、反射面を形成している。ヘッダ７１にはリード７５が接続されている。半導体発光素子１、Ａｕワイヤ７８、ヘッダ７１、及び、リード７５、７６の一部等が、例えば、エポキシ樹脂からなる封止樹脂７９により砲弾状に封止されて、半導体発光装置１００となる。
半導体発光装置１００となった半導体発光素子１に、リード７５、７６を介して、上部電極５３と下部電極５５から通電すると、発光層構成部３０で発光して、一部は、上部電極５３側の上面から直接、また、一部は、側面からカップ部７３の傾斜面に反射して取り出される。
上述したように、半導体発光素子１は、発光層構成部３０が、円柱状に分離され、上面及び側面には反射防止膜となる絶縁膜４１が形成され、底面はオーミック接続とは異なる反射率の高い金属膜２８に接触している。各発光層構成部３０の側面の間は、透光性の樹脂膜４３で埋められている。各発光層構成部３０の上面は、絶縁膜４１に形成された開口６２を介して、透明電極５１に接続され、更に、上部の上部電極５３に接続されている。発光層構成部３０の底面は、金属膜２８から導電性基板１１等を介して、下部電極５５に接続されている。すなわち、上部電極５３と下部電極５５の間に、分離された複数の発光層構成部３０が並列に接続されている。
その結果、半導体発光素子１は、周辺部にある発光層構成部３０に対しても、電流が供給されて発光させることが可能となる。発光した光の一部は、直接、発光層構成部３０の上面及び側面から、発光して底面方向に向かった光の一部は、金属膜２８で反射されて発光層構成部３０の上面及び側面から、反射防止膜によって発光層構成部３０の外側に取り出される。取り出された光は、樹脂膜４３及び透明電極５１を通って、半導体発光素子１の外側に取り出される。半導体発光素子１の外側に取り出された光は、透明な封止樹脂７９から、半導体発光装置１００の外側に取り出されて、利用可能な光となる。
半導体発光素子１は、反射用の金属膜を底面に形成し、発光層構成部を分割しない半導体発光素子に比較して、周辺部の発光層構成部３０をより有効に発光させることができるので、光出力の増大が可能である。また、半導体発光素子１は、発光層構成部を分割し、反射防止の樹脂膜４３及び透明電極５１を使用しているので、より効率的に光を取り出すことが可能となる。
半導体発光素子１は、発光層構成部３０が分割されているにも関わらず、上部電極５３は、一箇所にワイヤボンディングする構造となっているので、半導体発光素子１を半導体発光装置１００に組み立てる工程が煩雑になることはない。
本発明の実施例２に係る半導体発光素子及びその製造方法について、図６を参照しながら説明する。図６は半導体発光素子の構造を模式的に示すもので、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ線に沿った断面図である。一定幅の溝で分離された発光層構成部の形状が４角柱であることが、実施例１とは異なっている。以下、実施例１と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
図６に示すように、半導体発光素子２は、ほぼ一定幅の溝８１を介して分離された複数の発光層構成部３０が、平面的には矩形、３次元的には４角柱である点が異なり、その他の大部分は実施例１の半導体発光素子１と同様な構造である。
図６（ａ）に示すように、発光層構成部３０は、積層面にほぼ垂直に立てられた、ほぼ同じ大きさの４角柱が、碁盤の目状に配置されている。中央部に配置された発光層構成部３０の１辺は、ワイヤボンディングのためのパッドが上部電極５３に配置できる程度の大きさであり、例えば、約１２０μｍである。発光層構成部３０を分離する溝８１は、一定幅の直線状で、碁盤の目状をなしている。
発光層構成部３０の４角柱上面の矩形の中心付近に開口６２を設けて、発光層構成部３０に直接接触するように透明電極５１が形成されている。上部電極５３は、平面中央部の４角柱をなす発光層構成部３０がボンディング用に大きな円形に形成されている。平面周辺部の上部電極５３は、発光層構成部３０の４角柱の開口６２の上部で、透明電極５１に接続され、それぞれの開口６２の位置を結ぶように金属細線で配置され、平面中央部の円形部に接続されている。
次に、半導体発光素子２の製造工程は、実施例１の半導体発光素子１と同様な製造工程で行われるが、溝８１は、発光層構成部３０の表面から、金属膜２８まで、ダイシング装置（図示略）を用いて、ハーフダイシングによって形成される。もちろん、実施例１と同様に、ＲＩＥ等により溝８１を形成することは可能である。
半導体発光素子２は、発光層構成部３０が、ハーフダイシングされるので、溝８１は直線状になり、分離後の形状は上述の４角柱状の他、３角柱状等に形成される。実施例１の半導体発光素子１と同様な効果を有している。
本発明の実施例３に係る半導体発光素子及びその製造方法について、図７を参照しながら説明する。図７は半導体発光素子の構造を模式的に示すもので、図７（ａ）は半導体発光素子の断面図、図７（ｂ）は図７（ａ）の発光層構成部を含む層構造の断面図である。発光層構成部の積層構造が実施例１とは異なっている。以下、実施例１と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
図７（ａ）に示すように、半導体発光素子３は、発光層構成部９０が異なる。図７（ｂ）に示すように、発光層構成部９０は、高速な発光及び消光に対応のために、ｎ型及びp型光ガイド層９５、９３が追加され、ＭＱＷ型の活性層９４が１０層のウェル層を有する構成となっている。発光層構成部９０は、成長順に、ｎ型ＩｎＧａＡｌＰからなる約０．６μｍ厚のｎ型クラッド層３６、その上に約０．５μｍ厚のＩｎＧａＡｌＰからなるｎ型光ガイド層９５、その上に約０．１３μｍ厚のＩｎＧａＡｌＰからなる活性層９４、その表面に約０．５μｍ厚のＩｎＧａＡｌＰからなるp型光ガイド層９３、その上にｐ型ＩｎＧａＡｌＰからなる約０．６μｍ厚のｐ型クラッド層３２を有する構成である。なお、ｎ型及びp型光ガイド層９５、９３は、どちらか一方のみからなる構成も可能である。
半導体発光素子３の製造工程は、実施例１の発光層構成部３０を発光層構成部９０になるように置き換えて、エピタキシャル成長することにより、形成可能である。
この結果、半導体発光素子３は、発光層構成部９０のＭＱＷ構造の活性層９４のウェル層／バリア層数が削減され、光閉じ込め効果が向上されて、光出力の定常値の１０％から９０％に達するまでの立ち上がり時間（ｔｒ）、逆に９０％から１０％に達するまでの立ち下がり時間（ｔｆ）が、実施例１の半導体発光素子１に比較して、約３０％改善される。例えば、ｔｒ＝ｔｆ≦１ｎｓに応える性能を有することになる。半導体発光素子３は、活性層９４のウェル層／バリア層数が削減されているので、発光層構成部９０の発光効率が実施例１の発光層構成部３０より低下して、光取り出し量としては、実施例１の比較として引用した発光層構成部を分割しない半導体発光素子と同等程度となる。これは、半導体発光素子３が、従来の半導体発光素子と同等の光取り出し量を有し、且つ、高速応答が可能な性能を有していることになり、例えば、現在、要求のある５０Ｍｂｐｓ以上の可視光通信に使用可能となる。
すなわち、半導体発光素子３は、光出力を向上させることが可能な構造であるために、光出力の増加分を高速応答対応に向けることができ、例えば、可視光通信の高速化に寄与させることが可能となる。
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
例えば、実施例では、ｎ型ＧａＡｓ基板の上にエピタキシャル成長させて発光層構成部を形成する例を示したが、ｎ型ＧａＡｓ基板に代えて、ｐ型ＧａＡｓ基板を使用することは可能である。この場合、導電型が反転した構成となる。例えば、発光層構成部のｎ型クラッド層とオーミック接続を取ることが必要となり、オーミック形成層にＧｅが添加されたＡｕを使用する。
また、実施例では、半導体発光装置は砲弾型（またはラジアル型）と呼ばれている構造に仕上げられる例を示したが、表面実装型等とすることは可能である。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 特定の波長で発光可能なｐｎ接合を有し、側部に形成された透光性の樹脂を介して分離された複数の発光層構成部と、前記発光層構成部の第１面に配設された金属膜と、前記金属膜に接合された導電性基板と、前記金属膜が接合された面に対向する前記導電性基板の面に形成された下部電極と、前記発光層構成部の前記第１面に対向する第２面に接続された、前記波長に実質透明な透明電極と、前記透明電極を介して前記発光層構成部の前記第２面の上部に形成された上部電極とを備えている半導体発光素子。
（付記２） 前記発光層構成部は、Ｉｎ、Ｇａ、及びＡｌからなる３族元素の少なくとも1つの元素と、Ｐ及びＮからなる５族元素の少なくとも1つの元素とからなる化合物半導体である付記１に記載の半導体発光素子。
（付記３） 前記金属膜は、金及び金を含む合金の少なくともいずれか１つである付記１に記載の半導体発光素子。
（付記４） 前記金属膜のオーミック接続部は、パターニングされた一部がＧｅ及びＺｎのいずれかを含むＡｕである付記１に記載の半導体発光素子の製造方法。
（付記５） 前記導電性基板は、シリコン基板である付記１に記載の半導体発光素子。
（付記６） 前記上部電極は、ボンディングパッドである付記１に記載の半導体発光素子。
（付記７） 前記活性層は、ウェル層が１０層以下のＭＱＷ構造からなる付記１に記載の半導体発光素子。
（付記８） 前記透明電極は、前記発光層構成部の前記第２面に、絶縁膜の開口を通して接続されたインジウムスズ酸化物である付記１に記載の半導体発光素子。
本発明の実施例１に係る半導体発光素子の構造を模式的に示すもので、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図。 本発明の実施例１に係る半導体発光素子の製造方法を工程順に模式的に示す層構造断面図。 本発明の実施例１に係る半導体発光素子の製造方法を工程順に模式的に示す層構造断面図。 本発明の実施例１に係る半導体発光素子の製造方法を工程順に模式的に示す層構造断面図。 本発明の実施例１に係る半導体発光素子を塔載した半導体発光装置の構造を模式的に示す断面図。 本発明の実施例２に係る半導体発光素子の構造を模式的に示すもので、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ線に沿った断面図。 本発明の実施例３に係る半導体発光素子の構造を模式的に示すもので、図７（ａ）は半導体発光素子の断面図、図７（ｂ）は図７（ａ）の発光層構成部を含む層構造の断面図。
符号の説明
１、２、３ 半導体発光素子
１１ 導電性基板
２２ 接着層
２１、２８ 金属膜
２９ オーミック形成層
３０、９０ 発光層構成部
３２ ｐ型クラッド層
３４、９４ 活性層
３６ ｎ型クラッド層
３７ エッチング停止層
３８ バッファ層
３９ ｎ型ＧａＡｓ基板
４１ 絶縁膜
４３ 樹脂膜
５１ 透明電極
５３ 上部電極
５５ 下部電極
６０ レジスト
６１、８１ 溝
６２ 開口
７１ ヘッダ
７３ カップ部
７５、７６ リード
７７ 導電性接着材
７８ Ａｕワイヤ
７９ 封止樹脂
９３ ｐ型光ガイド層
９５ ｎ型光ガイド層
１００ 半導体発光装置

Claims (5)

  1. 特定の波長で発光可能なｐｎ接合を有し、側部に形成された透光性の樹脂を介して分離された複数の発光層構成部と、
    前記発光層構成部の第１面に配設された金属膜と、
    前記金属膜に接合された導電性基板と、
    前記金属膜が接合された面に対向する前記導電性基板の面に形成された下部電極と、
    前記発光層構成部の前記第１面に対向する第２面に接続された、前記波長に実質透明な透明電極と、
    前記透明電極を介して前記発光層構成部の前記第２面の上部に形成された上部電極と、
    を備えていることを特徴とする半導体発光素子。
  2. 特定の波長で発光可能なｐｎ接合を有し、周囲に溝を有し、前記溝が透光性の樹脂により埋められた複数の発光層構成部と、
    前記発光層構成部の第１面に配設された金属膜と、
    前記金属膜に接合された導電性基板と、
    前記金属膜が接合された面に対向する前記導電性基板の面に形成された下部電極と、
    前記発光層構成部の前記第１面に対向する第２面に接続された、前記波長に実質透明な透明電極と、
    前記透明電極を介して前記発光層構成部の前記第２面の上部に形成された上部電極と、
    を備えていることを特徴とする半導体発光素子。
  3. 前記発光層構成部の前記第２面及び前記透光性樹脂に対向する面は、前記波長をλ、屈折率をｎｒとして、ｍ・λ／（４ｎｒ）（ｍは正の奇数）からなる膜厚の絶縁膜に接していることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記発光層構成部は、ｎ型クラッド層と活性層との間、及び、前記活性層とｐ型クラッド層との間の少なくともいずれか一方に、接触するそれぞれの側の層が有する屈折率の中間の屈折率を有する光ガイド層が挿入されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体発光素子。
  5. 前記発光層構成部の前記透光性樹脂に対向する面は、前記第２面に対して、垂直または垂直より緩い傾斜の側面をなしていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体発光素子。
JP2006342559A 2006-12-20 2006-12-20 半導体発光素子 Active JP4901453B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006342559A JP4901453B2 (ja) 2006-12-20 2006-12-20 半導体発光素子
US11/961,068 US7800120B2 (en) 2006-12-20 2007-12-20 Semiconductor light emitting element
TW096148960A TWI350600B (en) 2006-12-20 2007-12-20 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006342559A JP4901453B2 (ja) 2006-12-20 2006-12-20 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2008153584A true JP2008153584A (ja) 2008-07-03
JP4901453B2 JP4901453B2 (ja) 2012-03-21

Family

ID=39593487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006342559A Active JP4901453B2 (ja) 2006-12-20 2006-12-20 半導体発光素子

Country Status (3)

Country Link
US (1) US7800120B2 (ja)
JP (1) JP4901453B2 (ja)
TW (1) TWI350600B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157551A (ja) * 2008-12-26 2010-07-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
JP2011009386A (ja) * 2009-06-24 2011-01-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2012503861A (ja) * 2008-09-24 2012-02-09 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 複合基板上に成長された半導体発光デバイス
JP2012033800A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
JP2013004631A (ja) * 2011-06-14 2013-01-07 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2013258207A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子及びその製造方法
WO2016056171A1 (ja) * 2014-10-06 2016-04-14 信越半導体株式会社 半導体発光素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067903A (ja) 2008-09-12 2010-03-25 Toshiba Corp 発光素子
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
TW201201419A (en) * 2010-06-29 2012-01-01 Semileds Optoelectronics Co Wafer-type light emitting device having precisely coated wavelength-converting layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092182A (ja) * 1973-12-13 1975-07-23
JPH06151955A (ja) * 1992-10-29 1994-05-31 Victor Co Of Japan Ltd 半導体発光素子
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346771B1 (en) 1997-11-19 2002-02-12 Unisplay S.A. High power led lamp
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2002217450A (ja) 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
MY131962A (en) * 2001-01-24 2007-09-28 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
ATE419666T1 (de) * 2001-03-28 2009-01-15 Nichia Corp Nitrid-halbleiterelement
US6995401B2 (en) * 2002-10-23 2006-02-07 Shin-Etsu Handotai Co., Ltd. Light emitting device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092182A (ja) * 1973-12-13 1975-07-23
JPH06151955A (ja) * 1992-10-29 1994-05-31 Victor Co Of Japan Ltd 半導体発光素子
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503861A (ja) * 2008-09-24 2012-02-09 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 複合基板上に成長された半導体発光デバイス
JP2010157551A (ja) * 2008-12-26 2010-07-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
JP2011009386A (ja) * 2009-06-24 2011-01-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8853720B2 (en) 2009-06-24 2014-10-07 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device and method for producing the same
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2012033800A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
JP2013004631A (ja) * 2011-06-14 2013-01-07 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2013258207A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体発光素子及びその製造方法
US8816367B2 (en) 2012-06-11 2014-08-26 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
WO2016056171A1 (ja) * 2014-10-06 2016-04-14 信越半導体株式会社 半導体発光素子
JP2016076583A (ja) * 2014-10-06 2016-05-12 信越半導体株式会社 半導体発光素子
CN107078189A (zh) * 2014-10-06 2017-08-18 信越半导体株式会社 半导体发光组件

Also Published As

Publication number Publication date
JP4901453B2 (ja) 2012-03-21
US7800120B2 (en) 2010-09-21
TW200845425A (en) 2008-11-16
TWI350600B (en) 2011-10-11
US20080164457A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP4901453B2 (ja) 半導体発光素子
JP6530442B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2019204823A (ja) マイクロ発光素子、画像表示素子およびその形成方法
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
TWI274427B (en) Light-emitting devices having an antireflective layer that has a graded index of refraction and methods of forming the same
JP5915504B2 (ja) 半導体発光素子
JP5786868B2 (ja) 半導体発光装置
JP2002232003A (ja) ＧａＮ系のＩＩＩ−Ｖ族窒化物半導体発光素子及びその製造方法
CN108140703B (zh) 氮化物半导体紫外线发光装置及其制造方法
KR100878326B1 (ko) 칩스케일 패키징 발광소자 및 그의 제조방법
CN111933765B (zh) 微型发光二极管及制作方法，微型led显示模块及制作方法
KR20080075368A (ko) 질화물 반도체 발광소자 및 제조방법
JP5056799B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2012054422A (ja) 発光ダイオード
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
TWI305960B (en) Light emitting diode and method manufacturing the same
WO2013021991A1 (ja) 発光ダイオードおよびその製造方法
JP2013232478A (ja) 半導体発光装置及びその製造方法
JP2008244111A (ja) 半導体発光装置及びその製造方法
JP2012248795A (ja) 半導体発光素子およびその製造方法
US9614127B2 (en) Light-emitting device and method of manufacturing thereof
KR20090111862A (ko) 광전 반도체칩 및 이러한 반도체칩을 위한 접촉 구조의 형성 방법
JP2006024701A (ja) 半導体発光素子及びその製造方法
JP6009041B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP4625827B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R150 Certificate of patent or registration of utility model

Ref document number: 4901453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250