DE102012109460B4 - Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display - Google Patents

Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display Download PDF

Info

Publication number
DE102012109460B4
DE102012109460B4 DE102012109460.8A DE102012109460A DE102012109460B4 DE 102012109460 B4 DE102012109460 B4 DE 102012109460B4 DE 102012109460 A DE102012109460 A DE 102012109460A DE 102012109460 B4 DE102012109460 B4 DE 102012109460B4
Authority
DE
Germany
Prior art keywords
islands
buffer layer
layer
growth substrate
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012109460.8A
Other languages
English (en)
Other versions
DE102012109460A1 (de
Inventor
Norwin von Malm
Martin Mandl
Alexander F. Pfeuffer
Britta Göötz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102012109460.8A priority Critical patent/DE102012109460B4/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201380052303.1A priority patent/CN104704634B/zh
Priority to PCT/EP2013/070352 priority patent/WO2014053445A1/de
Priority to JP2015534972A priority patent/JP6262745B2/ja
Priority to US14/433,379 priority patent/US9859330B2/en
Publication of DE102012109460A1 publication Critical patent/DE102012109460A1/de
Priority to US15/823,431 priority patent/US10770506B2/en
Priority to JP2017239765A priority patent/JP2018097367A/ja
Application granted granted Critical
Publication of DE102012109460B4 publication Critical patent/DE102012109460B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

Verfahren zur Herstellung eines Leuchtdiodendisplays (1) mit den Schritten:A) Bereitstellen eines Aufwachssubstrates (2) mit einer Substratoberseite (20),B) Aufbringen wenigstens einer Pufferschicht (3, 4) mittelbar oder unmittelbar auf die Substratoberseite (20),C) Erzeugen einer Vielzahl von separaten Anwachspunkten (45) auf oder an der Pufferschicht (3, 4),D) Erzeugen von einzelnen, strahlungsaktiven Inseln (5) ausgehend von den Anwachspunkten (45), wobei die Inseln (5) jeweils eine anorganische Halbleiterschichtenfolge (50) mit mindestens einer aktiven Zone (55) umfassen und ein mittlerer Durchmesser der Inseln (5), in Draufsicht auf die Substratoberseite (20) gesehen, zwischen einschließlich 50 nm und 20 um liegt, undE) Verschalten der Inseln (5) mit Transistoren (6) zu einer elektrischen Ansteuerung der Inseln (5),wobei im Schritt E) an einer den Inseln (5) abgewandten Seite des Aufwachssubstrats (2) die Transistoren (6) in dem Aufwachssubstrat (2) erzeugt werden, undwobei die Transistoren (6) und die jeweils zugehörigen Inseln (5) überlappen, in Draufsicht auf das Aufwachssubstrat (2) gesehen.

Description

  • Es wird ein Verfahren zur Herstellung eines Leuchtdioden-Displays angegeben. Darüber hinaus wird ein Leuchtdioden-Display angegeben.
  • Druckschrift DE 10 2010 012 711 A1 beschreibt ein strahlungsemittierendes Halbleiterbauelement mit einer Mehrzahl von als Nanostäbe ausgebildeten Halbleiterschichtenfolgen, die jeweils eine aktive Schicht aufweisen. Die Nanostäbe weisen jeweils eine Höhe zwischen 100 nm und einigen Mikrometern sowie einen Durchmesser zwischen 10 nm und 500 nm auf. Zur Herstellung eines solchen Nanostabs wird eine Öffnung in einer Maskenschicht auf einem Aufwachssubstrat erzeugt, worauf die Halbleiterschichtenfolge aufgewachsen ist.
  • Druckschrift US 2010 / 0 117 997 A1 beschreibt eine Verschaltung von lichtemittierenden Bauelementen mit Transistoren bei der Herstellung eines Displays. Mehrere lichtemittierende Bauelemente können mit jeweils einem aktiven Bereich auf einem gemeinsamen Substrat hergestellt sein.
  • Druckschriften US 2011 / 0 254 034 A1 , WO 2008 / 048 704 A2 , US 2009 / 0 321 738 A1 und US 2009 / 0 039 375 A1 beschreiben weitere Bauelemente und deren Herstellung.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem ein mikropixeliertes Leuchtdioden-Display mit einer hohen Qualität herstellbar ist.
  • Diese Aufgabe wird unter anderem durch ein Verfahren und durch ein Leuchtdioden-Display mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Das Verfahren ist zur Herstellung eines Leuchtdioden-Displays vorgesehen. Leuchtdioden-Display kann bedeuten, dass im Betrieb von dem Display emittierte Strahlung vollständig oder überwiegend mittels Leuchtdioden, kurz LEDs, erzeugt wird. Bei dem Leuchtdioden-Display kann es sich um ein Aktiv-Matrix-Display handeln. Es ist möglich, dass das Leuchtdioden-Display frei ist von einer Flüssigkristallmatrix.
  • Das Verfahren umfasst den Schritt des Bereitstellens eines Aufwachssubstrats. Das Aufwachssubstrat weist eine Substratoberseite auf. Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein Saphirsubstrat oder um ein Siliziumsubstrat.
  • Das Verfahren umfasst den Schritt des Aufbringens einer oder mehrerer Pufferschichten mittelbar oder unmittelbar auf die Substratoberseite. Die mindestens eine Pufferschicht kann in direktem Kontakt zu der Substratoberseite stehen oder durch eine oder mehrere Zwischenschichten von der Substratoberseite beabstandet sein.
  • Das Verfahren weist den Schritt des Erzeugens einer Vielzahl von separaten Anwachspunkten auf. Die Anwachspunkte werden an, in und/oder auf der Pufferschicht erzeugt. Beispielsweise handelt es sich bei den Anwachspunkten um bestimmte, lokale Bereiche der Pufferschicht.
  • Das Verfahren weist den Schritt des Erzeugens von einzelnen, strahlungsaktiven Inseln auf. Die Inseln werden ausgehend von den Anwachspunkten erzeugt, beispielsweise mittels epitaktischem Wachsen.
  • Die Inseln umfassen jeweils eine anorganische Halbleiterschichtenfolge oder bestehen aus einer solchen Halbleiterschichtenfolge. Die Halbleiterschichtenfolge der Inseln beinhaltet eine oder mehrere aktive Zonen zur Erzeugung einer Strahlung im Betrieb des Leuchtdioden-Displays. Bei der aktiven Zone kann es sich um eine Einfach-Quantentopfstruktur oder um eine Mehrfach-Quantentopfstruktur oder um einen pn-Übergang handeln.
  • Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Die Inseln weisen , in Draufsicht auf die Substratoberseite gesehen, einen mittleren Durchmesser von mindestens 50 nm oder von mindestens 200 nm oder von mindestens 500 nm oder von mindestens 0,5 µm oder von mindestens 10 µm auf. Zusätzlich beträgt der mittlere Durchmesser der Inseln höchstens 20 um oder höchstens 5 um oder höchstens 2 um. Es ist möglich, dass die Inseln ein Aspektverhältnis, also einen Quotienten aus einer mittleren Höhe und dem mittleren Durchmesser, von > 1 oder > 2 oder > 5 aufweisen. Das Aspektverhältnis kann zum Beispiel < 25 oder < 20 oder < 15 sein.
  • Das Verfahren weist den Schritt des Verschaltens der Inseln mit Transistoren auf. Über die Transistoren sind die Inseln einzeln oder in Gruppen elektrisch ansteuerbar. Dabei können jeweils genau eine Insel oder auch mehrere elektrisch parallel geschaltete Inseln mit genau einem Transistor elektrisch leitend verbunden sein. Mit anderen Worten handelt es sich bei dem Leuchtdioden-Display dann um ein so genanntes mikropixeliertes Display, wobei die einzelnen Inseln die Mikropixel bilden.
  • Das Verfahren ist zur Herstellung eines Leuchtdioden-Displays eingerichtet. Das Verfahren umfasst mindestens die folgenden Schritte:
    1. A) Bereitstellen eines Aufwachssubstrats mit einer Substratoberseite,
    2. B) Aufbringen wenigstens einer Pufferschicht mittelbar oder unmittelbar auf die Substratoberseite,
    3. C) Erzeugen einer Vielzahl von separaten Anwachspunkten auf oder an der Pufferschicht,
    4. D) Erzeugen von einzelnen, strahlungsaktiven Inseln, ausgehend von den Anwachspunkten, wobei die Inseln jeweils eine anorganische Halbleiterschichtenfolge mit mindestens einer aktiven Zone umfassen und ein mittlerer Durchmesser der Inseln, in Draufsicht auf die Substratoberseite gesehen, zwischen einschließlich 50 nm und 20 um liegt, und
    5. E) Verschalten der Inseln mit Transistoren zu einer elektrischen Ansteuerung der Inseln.
  • Die Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge ausgeführt. Eine abweichende Reihenfolge ist, soweit technisch durchführbar, ebenfalls möglich.
  • Bei der Herstellung von mikropixelierten Displays auf der Basis von Leuchtdioden treten bei einem konventionellen Produktionsansatz, das heißt einer Segmentierung einer flächig aufgebrachten Epitaxieschicht, große Herausforderungen hinsichtlich einer defektarmen Strukturierung auf. Ein derartiger Produktionsansatz wird auch als Top-Down-Ansatz bezeichnet. Soll zudem ein Display mit einer Aktiv-Matrix-Schaltung realisiert werden, so muss auch ein Träger mit den notwendigen Transistorelementen zielgenau justiert zu den Leuchtflächen, insbesondere gebildet durch die Mikropixel, aufgebracht werden.
  • Eine Strukturierung einer Halbleiterschichtenfolge hin zu einem mikropixelierten Display erfolgt beispielsweise durch trockenchemische Verfahren. Üblicherweise wird ein Träger mit der segmentierten Halbleiterschichtenfolge und den Mikropixeln in einem Flip-Chip-Verfahren mit einem Wafer mit den Treiberschaltungen verbunden.
  • Dem beschriebenen Leuchtdioden-Display liegt unter anderem die Idee zugrunde, dass epitaktische Strukturen, die im Mikrobereich oder im Nanobereich strukturiert auf einem Wachstumssubstrat abgeschieden werden, für das Mikrodisplay verwendet werden. Eine entsprechende Herstellung wird auch als Bottom-Up-Ansatz bezeichnet. Bevorzugt entspricht hierbei eine epitaktische Wachstumsinsel genau einem späteren Leuchtpixel. Es ist jedoch auch möglich, dass kleinere Inseln zu einem Leuchtpixel zusammengefasst werden. Zusätzlich besteht bei einem solchen Verfahren die Möglichkeit, das epitaktische Wachstum direkt auf dem gleichen Substrat durchzuführen, das auch zuvor oder später mit den Treibertransistoren versehen wird. Hierdurch kann ein Bondvorgang zwischen dem Träger mit den Mikropixeln und dem Träger mit der Treiberschaltung entfallen. Ferner kann eine Strukturierung einer Halbleiterschichtenfolge mit einer aktiven Zone nach der Epitaxie entfallen. Eine Segmentierung zu den Mikropixeln wird also bereits durch das Wachstum vorgegeben. Hierdurch ist insbesondere eine hohe Materialqualität und damit eine Unterdrückung von durch Ätzschäden hervorgerufenen Leckströmen erzielbar.
  • Durch das gezielte, dreidimensionale Wachsen der Inseln ist eine Schädigung der aktiven Zone durch Strukturierungsprozesse wie Ätzen vermeidbar. Ein Risiko möglicher Schäden durch elektrostatische Entladungen, Kleinstromprobleme und/oder Nebenschlüsse kann hiermit minimiert werden.
  • Ein Verlust an einer strahlungsaktiven Fläche durch die Strukturierung kann durch einen Kern-Schale-Aufbau der Inseln, englisch core-shell-Aufbau, ausgeglichen werden. Bei einem hohen Aspektverhältnis ist sogar ein Gewinn an aktiver Fläche, verglichen mit einem planaren Top-Down-Ansatz, möglich. Somit ist auch eine Effizienzsteigerung durch eine Reduzierung der Stromdichte bei gleichzeitigem Erhalt der Leuchtdichte möglich.
  • Im Fall einer Integration einer Transistor-Ansteuerlogik in dem Wachstumssubstrat ist ein präzises, genau justiertes Bonden in einem nachfolgenden Schritt nicht notwendig. Ein Wachstum vergleichsweise dünner Inseln in Form von so genannten Nano-Rods erlaubt zudem eine Verbesserung der Materialqualität, da Versetzungen an nahe liegenden Oberflächen abbiegen, anstatt die gesamte, epitaktisch gewachsene Schichtdicke zu durchsetzen.
  • Durch ein Wachstum einzeln stehender, dreidimensionaler Inseln in Form von Nanostrukturen oder Mikrostrukturen statt einer geschlossenen zweidimensionalen Schicht können zudem Verspannungen, die bei der Verwendung von Materialien mit unterschiedlichen Gitterkonstanten und/oder Ausdehnungskoeffizienten auftreten, abgebaut oder reduziert werden. Dies reduziert auch eine Durchbiegung eines Wafers und/oder des Aufwachssubstrats bei einem Wachsen und kann eine Prozessierung vereinfachen, speziell bei einem Bonden auf andere Materialien oder Wafer. Weiterhin können für das Wachstum größere Substrate oder Fremdsubstrate eingesetzt werden.
  • Die Transistoren werden in dem Aufwachssubstrat erzeugt. Dies erfolgt beispielsweise durch eine Dotierung bestimmter Teilgebiete des Aufwachssubstrats. Insbesondere werden die Transistoren als Feldeffekttransistoren, kurz FET, oder als pnp-Transistoren in dem Aufwachssubstrat erzeugt.
  • Gemäß zumindest einer Ausführungsform folgt der Schritt des Erzeugens der Transistoren teilweise oder vollständig dem Schritt D) nach. Insbesondere hinsichtlich thermischer Belastungen, etwa durch Diffusionen in p-Wannen und n-Wannen des Transistors, die während des Wachstums einwirken, können alternativ aber einige oder alle Prozessschritte für die Herstellung der Transistoren vor dem Schritt D) durchgeführt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird im Schritt E) ein Trägersubstrat an einer dem Aufwachssubstrat abgewandten Seite der Inseln angebracht. Bei dem Trägersubstrat handelt es sich dann bevorzugt um die das Leuchtdioden-Display mechanisch stabilisierende und mechanisch tragende Komponente. Bei dem Trägersubstrat handelt es sich beispielsweise um ein Siliziumsubstrat.
  • Gemäß zumindest einer nicht beanspruchten Ausführungsform umfasst das Verfahren den Schritt des Entfernens des Aufwachssubstrats. Insbesondere wird das Aufwachssubstrat entfernt, nachdem das Trägersubstrat angebracht ist.
  • Umfasst das Aufwachssubstrat die Transistoren, so verbleibt das Aufwachssubstrat an dem fertig hergestellten Leuchtdioden-Display.
  • Gemäß zumindest einer nicht beanspruchten Ausführungsform sind die Transistoren zur Ansteuerung der Inseln von dem Trägersubstrat umfasst. Bevorzugt werden die Transistoren in dem Trägersubstrat gefertigt, bevor das Trägersubstrat an den Inseln befestigt wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Pufferschicht als zweidimensionale, unstrukturierte Schicht aufgebracht. Das heißt, die Pufferschicht wird in einer konstanten Dicke ohne gezielte Dickenvariation oder Materialvariation erzeugt.
  • Gemäß zumindest einer Ausführungsform wird auf die Pufferschicht eine Maskierungsschicht aus einem elektrisch isolierenden oder aus einem elektrisch leitenden Material aufgebracht. Die Maskierungsschicht weist eine Vielzahl von Öffnungen auf und wird bevorzugt vor dem Schritt D) abgeschieden. Die Inseln wachsen ausgehend von den Öffnungen in der Maskierungsschicht auf der Pufferschicht auf. Ein Material der Maskierungsschicht ist beispielsweise ein Siliziumoxid oder ein Siliziumnitrid.
  • Gemäß zumindest einer Ausführungsform verbleibt die Maskierungsschicht in dem fertigen Leuchtdioden-Display. Das heißt, die Maskierungsschicht wird nicht nachträglich, etwa durch ein Ätzen, entfernt. Insbesondere wird die Maskierungsschicht nach dem Schritt D) nicht mehr oder nicht mehr signifikant in ihrer Dicke oder geometrischen Form verändert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Inseln so gewachsen, dass sie die Maskierungsschicht überragen. Bezogen auf die Substratoberseite ist eine Höhe der Inseln dann größer als eine Dicke der Maskierungsschicht. Die Höhe der Inseln übersteigt die Dicke der Maskierungsschicht beispielsweise um mindestens einen Faktor 10 oder um mindestens einen Faktor 100 oder um mindestens einen Faktor 1000.
  • Gemäß zumindest einer Ausführungsform befindet sich zwischen der Pufferschicht und dem Aufwachssubstrat eine Zwischenschicht. Die Zwischenschicht ist beispielsweise aus einem Metallnitrid wie Aluminiumnitrid oder Hafniumnitrid geformt. Insbesondere ist durch die Zwischenschicht verhinderbar, dass Gallium aus der Pufferschicht mit einem Material des Aufwachssubstrats, insbesondere mit Silizium, in Berührung gerät.
  • Gemäß zumindest einer Ausführungsform werden die Anwachsinseln durch eine Strukturierung der Pufferschicht erzeugt. Die Strukturierung der Pufferschicht erfolgt bevorzugt durch eine Materialwegnahme von Material der Pufferschicht.
  • Gemäß zumindest einer Ausführungsform wird die Strukturierung der Pufferschicht mit Hilfe einer Maskierungstechnik durchgeführt. Beispielsweise wird Material der Pufferschicht in nicht von einer Maske bedeckten Bereichen teilweise oder vollständig entfernt. Es ist hierbei möglich, dass die Pufferschicht als durchgehende Schicht verbleibt, sodass beispielsweise um die Anwachsinseln herum eine Dicke der Pufferschicht reduziert ist, jedoch größer als Null ist.
  • Gemäß zumindest einer Ausführungsform erfolgt die Strukturierung der Pufferschicht vor dem Abscheiden der Maskierungsschicht für die Anwachsinseln. Beispielsweise wird auf die strukturierte Pufferschicht außerhalb der Anwachsinseln eine elektrisch isolierende Schicht aus einem Siliziumoxid aufgebracht, wobei diese Schicht dann die Maskierungsschicht bilden kann und zum Beispiel Seitenflächen der Anwachsinseln teilweise oder vollständig bedeckt.
  • Gemäß zumindest einer Ausführungsform wird unmittelbar auf das Aufwachssubstrat eine erste Pufferschicht, insbesondere aus einem Oxid oder Nitrid eines Übergangsmetalls oder eines Seltenerdenmetalls, aufgebracht. Beispielsweise besteht die erste Pufferschicht aus Hafniumnitrid. Weiterhin wird, bevorzugt vor dem Schritt C), unmittelbar auf die erste Pufferschicht eine hiervon verschiedene, zweite Pufferschicht aufgebracht. Die zweite Pufferschicht basiert oder besteht bevorzugt aus GaN oder aus AlGaN. Die Inseln und die Halbleiterschichtenfolge basieren dann bevorzugt auf AlInGaN.
  • Gemäß zumindest einer Ausführungsform, bei dem das Aufwachssubstrat die Transistoren umfasst, folgt der ersten Pufferschicht insbesondere unmittelbar ein Bragg-Spiegel nach. Der Bragg-Spiegel kann epitaktisch gewachsen sein. Bei dem Bragg-Spiegel handelt es sich um eine Mehrfachschichtenfolge etwa aus einem Selten Erden-Oxid, einem Selten Erden-Nitrid, einer III-V-Verbindung und/oder einer III-Nitrid-Verbindung.
  • Gemäß zumindest einer Ausführungsform wird ein Bereich zwischen benachbarten Inseln nach dem Schritt D) vollständig oder teilweise mit einer Füllmasse ausgefüllt. Die Füllmasse kann die Inseln berühren oder durch eine Zwischenschicht von den Inseln separiert sein. Bevorzugt ist die Füllmasse als Negativ zu den Inseln ausgebildet und an die Inseln formschlüssig angeformt.
  • Gemäß zumindest einer Ausführungsform ist die Füllmasse zu einer Einstellung oder Reduzierung einer optischen Kopplung zwischen benachbarten Inseln eingerichtet. Hierzu kann die Füllmasse beispielsweise strahlungsundurchlässig, strahlungsmindernd, strahlungsabsorbierend, strahlungsdurchlässig oder Licht streuend geformt sein. Ebenso können in die Füllmasse oder in Teilbereiche der Füllmasse optisch aktive Materialien wie Leuchtstoffe, Streupartikel oder reflektierende Partikel eingebettet sein.
  • Gemäß zumindest einer Ausführungsform füllt die Füllmasse Bereiche zwischen den benachbarten Inseln nur teilweise aus. Insbesondere ist die Füllmasse dann inselartig um die Inseln herum angeordnet. Es ist möglich, dass die Füllmasse einstückig ausgebildet ist oder durch eine Vielzahl von separaten Bereichen, wobei jeder der separaten Bereiche dann bevorzugt genau einer der Inseln zugeordnet ist. In Bereichen zwischen benachbarten Füllmassen kann eine weitere Füllung, die beispielsweise reflektierend gestaltet ist, eingebracht sein.
  • Es werden im Schritt E) an einer den Inseln abgewandten Seite des Aufwachssubstrats die Transistoren in dem Aufwachssubstrat erzeugt. Dieser Schritt kann dem Schritt D) nachfolgen oder dem Schritt D) zumindest zum Teil vorausgehen.
  • Die Inseln und die Transistoren überlappen, in Draufsicht auf das Aufwachssubstrat und/oder die Substratoberseite gesehen. Hierdurch ist eine besonders Platz sparende Anordnung der Transistoren und der Inseln relativ zueinander erzielbar.
  • Gemäß zumindest einer Ausführungsform wird die Pufferschicht oder werden die Inseln in Schritt E) stellenweise freigelegt, und zwar von der den Inseln abgewandten Seite des Aufwachssubstrats her. Es kann durch das Aufwachssubstrat hindurch eine Durchkontaktierung an die Inseln und/oder an die Pufferschicht heran erfolgen. Bevorzugt werden die freigelegten Stellen der Pufferschicht und/oder der Inseln mit einer oder mehreren Metallisierungen versehen.
  • Gemäß zumindest einer Ausführungsform wird die Pufferschicht an einer dem Trägersubstrat abgewandten Seite mit einer Strukturierung versehen. Dies erfolgt bevorzugt nach dem Schritt E). Die Strukturierung der Pufferschicht kann zu einer optischen Entkopplung zwischen benachbarten Inseln vorgesehen sein. Beispielsweise ist die Strukturierung stellenweise tiefer ausgebildet oder nur an bestimmten Bereichen, beispielsweise deckungsgleich über den Inseln, angebracht. Alternativ oder zusätzlich zu der Pufferschicht kann auch die n-leitende Schicht der Inseln mit der Strukturierung versehen sein.
  • Darüber hinaus wird ein Leuchtdioden-Display angegeben. Das Leuchtdioden-Display ist insbesondere mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für das Leuchtdioden-Display offenbart und umgekehrt.
  • Das Leuchtdioden-Display beinhaltet einen Träger mit einer Vielzahl von Transistoren und eine Vielzahl von einzelnen, strahlungsaktiven Inseln. Die Inseln weisen jeweils eine anorganische Halbleiterschichtenfolge mit einer oder mehreren aktiven Zonen auf. Ein mittlerer Durchmesser der Inseln, in Draufsicht auf den Träger gesehen, liegt zwischen einschließlich 50 nm und 20 um. Die Inseln sind mit den Transistoren elektrisch verschaltet.
  • Gemäß zumindest einer Ausführungsform liegt eine mittlere Höhe der Halbleiterschichtenfolge der Inseln und/oder eine mittlere Höhe der Inseln, bezogen auf die Pufferschicht oder auf eine den Inseln zugewandte Seite des Trägers, bei mindestens 0,2 um oder bei mindestens 2 um. Alternativ oder zusätzlich liegt diese mittlere Höhe bei höchstens 25 um oder bei höchstens 6 um.
  • Gemäß zumindest einer Ausführungsform des Leuchtdioden-Displays ist jedem der Transistoren genau eine der Inseln zugeordnet. Es ist möglich, dass eine Anzahl der Inseln gleich oder näherungsweise gleich der Anzahl der Transistoren ist.
  • Gemäß zumindest einer Ausführungsform sind Bildpunkte des Leuchtdioden-Displays aus den Inseln gebildet. Beispielsweise ist ein Bildpunkt, englisch pixel, genau durch eine der Inseln ausgeformt. Alternativ hierzu ist es möglich, dass mehrere Inseln einen Bildpunkt bilden. Die mehreren Inseln sind dann bevorzugt zur Abstrahlung von Licht in verschiedenen Spektralbereichen eingerichtet, beispielsweise zur Abstrahlung von rotem Licht, von grünem Licht und von blauem Licht.
  • Nachfolgend wird ein hier beschriebenes Verfahren und ein hier beschriebenes Leuchtdioden-Display unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
    • 1, 2, 4 und 5 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen Verfahren zur Herstellung von hier beschriebenen Leuchtdioden-Displays, und
    • 3 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen Leuchtdioden-Displays.
  • In 1 ist in Schnittdarstellungen ein Verfahren zur Herstellung eines Leuchtdioden-Displays 1 illustriert. Gemäß 1A wird ein Aufwachssubstrat 2 mit einer Substratoberseite 20 bereitgestellt, beispielsweise ein Saphirsubstrat. Auf das Saphirsubstrat wird eine Pufferschicht 4, insbesondere aus n-dotiertem GaN, aufgebracht. Eine Dicke der Pufferschicht 4 liegt beispielsweise bei mindestens 200 nm und/oder bei höchstens 6 um. An einer der Substratoberseite 20 abgewandten Seite der durchgehenden, zweidimensionalen Pufferschicht 4 befindet sich eine Maskierungsschicht 7. In der Maskierungsschicht 7 ist eine Vielzahl von Öffnungen gebildet. Die Maskierungsschicht 7 ist beispielsweise aus Siliziumdioxid, Siliziumnitrid, Titan oder Molybdän geformt. Die Öffnungen in der Maskierungsschicht 7, in denen die Pufferschicht 4 freigelegt ist, stellen Anwachspunkte 45 dar.
  • In 1B ist gezeigt, dass ausgehend von den Anwachspunkten 45 eine n-leitende Schicht 51 auf die Pufferschicht 4 aufgewachsen wird. Die n-leitende Schicht 51 ist beispielsweise säulenartig, prismatisch oder pyramidenstumpfartig geformt und kann, in Draufsicht auf die Substratoberseite 20 gesehen, einen runden oder einen polygonen, insbesondere sechseckigen oder quadratischen, Grundriss aufweisen. Es ist möglich, dass ein mittlerer Durchmesser der n-leitenden Schicht 51 eine mittlere Dicke der n-leitenden Schicht 51 übersteigt oder umgekehrt. Die n-leitende Schicht 51 ist bevorzugt aus n-dotiertem GaN gebildet. In Richtung weg von dem Aufwachssubstrat 2 überragt die n-leitende Schicht 51 die Maskierungsschicht 7.
  • Wie in 1C zu sehen, wird an Mantelflächen 58 und an einer dem Aufwachssubstrat 2 abgewandten Oberseite 56 der n-leitenden Schicht 51 eine aktive Zone 55 aufgewachsen. Auf die aktive Zone 55 wiederum wird, siehe 1D, eine p-leitende Schicht 53 aufgewachsen. Die p-leitende Schicht 53, basierend bevorzugt auf p-dotiertem GaN, sowie die aktive Zone 55 stellen eine Schale für die einen Kern bildende n-leitende Schicht 51 dar.
  • Die Schichten 51, 53 sowie die aktive Zone 55 sind Teil einer Halbleiterschichtenfolge 50. Die Halbleiterschichtenfolge 50 bildet je eine Insel 5, die aufgrund der aktiven Zone 55 strahlungsaktiv ist. Benachbarte Inseln 5 sind über die Pufferschicht 4 im Verfahrensschritt gemäß 1D miteinander verbunden.
  • In 1E ist gezeigt, dass die Inseln 5 von einer Füllmasse 8 überdeckt werden. Bei der Füllmasse 8 handelt es sich um ein elektrisch isolierendes Material. Die Füllmasse 8 kann strahlungsdurchlässig oder strahlungsundurchlässig gestaltet sein und/oder aus einer Kombination verschiedener Schichten aus strahlungsdurchlässigen, strahlungsundurchlässigen oder strahlungsstreuenden Materialien bestehen. Es füllt die Füllmasse 8 Bereiche zwischen benachbarten Inseln 5 vollständig auf und die Füllmasse 8 steht in direktem Kontakt zu den Inseln 5 und umgibt die Inseln 5 formschlüssig.
  • Nachfolgend wird die Füllmasse 8 planarisiert und es bildet sich eine Oberseite 80 der Füllmasse 8 an einer dem Aufwachssubstrat 2 gegenüberliegenden Seite, vergleiche 1F. Zum Beispiel besteht oder umfasst die Füllmasse 8 eines oder mehrerer der nachfolgend genannten Materialien: ein Siliziumoxid, Siliziumnitrid, ein Siliziumoxinitrid, AlOX, AlN, TaO, TiO, Silizium, Benzocyclobuten, Wasserstoff-Silsesquioxan oder englisch hydrogen silsesquioxane, Parylen, spin-on-glass, Silikon, ein Polymer.
  • Wie in 1G zu sehen, wird die Füllmasse 8 an den Oberseiten 56 der Inseln 5 teilweise entfernt und es wird eine p-Kontaktierung 61 an die p-leitende Schicht 53 angeformt. Bei der p-Kontaktierung 61 handelt es sich bevorzugt um eine oder mehrere Metallisierungen. Weiterhin ist die p-Kontaktierung 61 bevorzugt reflektierend gestaltet und kann zu diesem Zweck eine Silberschicht oder eine Aluminiumschicht beinhalten. Weiterhin kann die p-Kontaktierung 61 als Lötkontaktstelle ausgebildet sein. Anders als dargestellt ist es möglich, dass die p-Kontaktierung 61 bündig mit der Oberseite 80 der Füllmasse 8 abschließt oder dass die Füllmasse 8 die p-Kontaktierung 61 überragt.
  • In 1H ist dargestellt, dass auf der Oberseite 80 ein Trägersubstrat 9 angebracht wird. Es ist nicht beansprucht, dass das Trägersubstrat 9 eine Vielzahl von Transistoren 6 umfasst, schematisch angedeutet. Jeder der Transistoren 6 ist einer der Inseln 5 zugeordnet und mit der p-Kontaktierung 61 elektrisch leitend verbunden. Der schematisch dargestellte Transistor 6 kann auch aus einer Verschaltung mehrerer Transistoren 6 zusammengesetzt sein, die insbesondere dazu geeignet sind, die p-Kontaktierung 61 und damit die Insel 5 auf ein elektrisches Spannungssignal hin mit Strom zu versorgen. Das Trägersubstrat 9 kann durch Löten, Kleben, Reibschweißen oder Direktbonden mechanisch, elektrisch und/oder thermisch mit der p-Kontaktierung 61 verbunden sein.
  • Bei dem Trägersubstrat 9 handelt es sich bevorzugt um ein Siliziumsubstrat, in das die Transistoren 6 monolithisch integriert sind. Anders als dargestellt ist es möglich, dass sich zwischen der Füllung 8 und dem Trägersubstrat 9 zumindest in Bereichen, die frei von der p-Kontaktierung 61 sind, eine Zwischenschicht befindet. Eine solche Zwischenschicht kann als Spiegel gestaltet sein.
  • Gemäß 11, jedoch nicht beansprucht, wird das Aufwachssubstrat 2 entfernt und die Pufferschicht 4 wird an einer dem Trägersubstrat 9 gegenüberliegenden Seite freigelegt.
  • Das fertige Leuchtdioden-Display 1 ist in 1J zu sehen. Weitere Komponenten des Leuchtdioden-Displays wie Anschlusspunkte zur externen, elektrischen Kontaktierung, Schutzschichten, Signalleitungen, Bauteile zur Signalverarbeitung wie Schieberegister, Schutzeinrichtungen gegen Schäden vor elektrostatischen Entladungen, eine Verkapselung oder ein Gehäuse sind zur Vereinfachung der Darstellung jeweils nicht gezeichnet. Zwischen benachbarten Inseln 5 besteht keine durchgehende Verbindung aus elektrisch vergleichsweise stark leitfähigen Schichten, sodass keine oder keine signifikanten Leckströme oder Querströme zwischen benachbarten Inseln 5 auftreten.
  • Optional wird die Pufferschicht 4 mit einer Strukturierung versehen. Bei der Strukturierung handelt es sich beispielsweise um eine Aufrauung, die mittels KOH-Ätzen erzeugt sein kann. Es ist möglich, dass über die Pufferschicht 4 eine n-Kontaktierung 62 der Inseln 5 realisiert ist. Alternativ hierzu ist es möglich, dass auf die Pufferschicht 4 eine weitere, elektrisch leitende und bevorzugt strahlungsdurchlässige Schicht, nicht gezeichnet, aufgebracht wird.
  • Ferner ist es optional möglich, wie auch in allen anderen Ausführungsbeispielen, dass den Inseln 5 oder einem Teil der Inseln 5 ein nicht gezeichnetes Wellenlängenkonversionsmittel zugeordnet ist, das sich in der Füllmasse 8 oder an einer dem Träger 9 abgewandten Seite der Pufferschicht 4 befinden kann. Über ein solches Wellenlängenkonversionsmittel ist es möglich, eine in der aktiven Zone 55 erzeugte Primärstrahlung in eine Strahlung einer hiervon verschiedenen Wellenlänge teilweise oder vollständig umzuwandeln. Alternativ zu einem Wellenlängenkonversionsmittel können auch die aktiven Zonen 55 von verschiedenen Inseln 5 zur Abstrahlung unterschiedlicher Wellenlängen eingerichtet sein.
  • Weiter optional kann den Inseln 5, insbesondere an einer dem Trägersubstrat 9 abgewandten Seite der Pufferschicht 4, eine Flüssigkristallmaske nachgeordnet sein, etwa zu einer Farbfilterung.
  • In 2 ist ein weiteres Ausführungsbeispiel des Herstellungsverfahrens illustriert. Gemäß 2A wird auf dem Aufwachssubstrat 2, beispielsweise ein Saphirsubstrat, die Pufferschicht 4 aufgewachsen. Handelt es sich bei dem Aufwachssubstrat 2 etwa um ein Siliziumsubstrat, so befindet sich bevorzugt zwischen der Pufferschicht 4 aus n-dotiertem GaN und dem Aufwachssubstrat 2 eine weitere Schicht, insbesondere aus AlN.
  • Wie in 2B zu sehen, wird an einer dem Aufwachssubstrat 2 abgewandten Seite der Pufferschicht 4 eine Maskierungsschicht 7 aufgebracht, etwa aus einem Fotolack. Die von der Maskierungsschicht 7 bedeckten Bereiche der Pufferschicht 4 sind bevorzugt inselartig geformt und können, in Draufsicht gesehen, rund oder polygonal geformt sein.
  • Gemäß 2C wird die Pufferschicht 4 durch teilweise Materialwegnahme strukturiert, etwa durch ein trockenchemisches Ätzen. Hieraus resultieren die Anwachspunkte 45 in von der Maskierungsschicht 7 überdeckten Bereichen.
  • Nachfolgend, vergleiche 2D, wird die Maskierungsschicht 7 entfernt und die Anwachspunkte 45 werden freigelegt. Optional wird auf der Pufferschicht 4 und an Mantelflächen der Anwachspunkte 45 eine Passivierungsschicht 75 aufgebracht. Die Passivierungsschicht 75 ist beispielsweise aus Siliziumoxid oder Siliziumnitrid geformt und kann eine Dicke zwischen einschließlich 10 nm und 200 nm haben.
  • In 2E ist dargestellt, dass auf die Anwachspunkte 45 und somit auf die von der Passivierungsschicht 75 unbedeckten Bereiche der Pufferschicht 4 die Halbleiterschichtenfolge 50 aufgebracht wird. Die Halbleiterschichtenfolge 50, die die Inseln 5 bildet, kann aufgebaut sein, wie in Verbindung mit 1 erläutert.
  • Die weiteren Verfahrensschritte, in 2 nicht dargestellt, können analog zu den 1E bis 1J erfolgen.
  • In 3 sind weitere Ausführungsbeispiele des Leuchtdioden-Displays 1 in Schnittdarstellungen gezeigt. Die Leuchtdioden-Displays gemäß 3 unterscheiden sich insbesondere in der Ausgestaltung der Füllmasse 8 und der Pufferschicht 4. Entsprechende Ausführungsbeispiele des Leuchtdioden-Displays 1 sind analog zu den Herstellungsverfahren gemäß der 1 und 2 herstellbar.
  • Gemäß 3A ist die Füllmasse 8 in eine Vielzahl von inselartigen oder schalenartigen Bereiche unterteilt, wobei sich jeder dieser inselartigen Bereiche an eine der Inseln 5 anschmiegt und mit weiteren inselartigen Bereichen nicht durch ein Material der Füllmasse 8 verbunden ist. Anders als dargestellt kann eine dünne, durchgehende Schicht der Füllmasse 8 nahe der Maskierungsschicht 7 vorhanden sein.
  • Bereiche zwischen benachbarten Abschnitten der Füllmasse 8 können mit einer reflektierenden Füllung 85 versehen sein. Über eine solche reflektierende Füllung 85 sind benachbarte Inseln 5 optisch voneinander isolierbar. Bei der reflektierenden Füllung 85 kann es sich um eine metallische Füllung handeln. Anders als dargestellt, kann die reflektierende Füllung 85 sich auf Seitenflächen der einzelnen Bereiche der Füllmasse 8 beschränken und einen Zwischenraum zwischen benachbarten Füllmassen 8 dann nur unvollständig ausfüllen.
  • Im Bereich der metallischen, reflektierenden Füllung 85 kann die Maskierungsschicht 7 auch entfernt sein, anders als gezeichnet, sodass die reflektierende Füllung 85 elektrischen Kontakt zu der Pufferschicht 4 hat und somit eine elektrische Querleitfähigkeit verbessert ist. In diesem Fall kann sich, in Draufsicht gesehen, die reflektierende Füllung 85 als zusammenhängendes Netz über den Träger 9 erstrecken, wobei sich in Maschen dieses Netzes die Inseln 5 befinden.
  • Gemäß 3B erstreckt sich die p-Kontaktierung 61 zylindermantelartig um die Inseln 5 herum, in einem dem Trägersubstrat 9 zugewandten Halbraum, bezogen auf die Maskierungsschicht 7. Die p-Kontaktierung 61 ist bevorzugt mit einem reflektierenden Metall geformt.
  • Entsprechende Ausgestaltung der Füllmasse 8 sowie der p-Kontaktierung 61, wie in Verbindung mit den 3A und 3B gezeigt, können, anders als dargestellt, auch in den 3C und 3D vorhanden sein.
  • In 3C ist dargestellt, dass die Pufferschicht strukturiert ist. Erste Bereiche 4a der Pufferschicht sind den Inseln 5 entlang einer Hauptabstrahlrichtung unmittelbar nachgeordnet und mit einer Strukturierung zur Verbesserung der Lichtauskopplung versehen. Bereiche 4b zwischen benachbarten Inseln 5 sind teilweise voneinander separiert. Dies ist beispielsweise durch eine modifizierte Strukturierung in den Bereichen 4b erzielbar oder durch eine partielle Beschichtung in diesen Bereichen 4b.
  • Gemäß 3D sind die einzelnen Bereiche der Pufferschicht 4, die den Inseln 5 nachgeordnet sind, vollständig voneinander separiert. Ferner sind diese Bereiche mit einer elektrisch leitfähigen Schicht 62, beispielsweise aus einem transparenten leitfähigen Oxid wie Indium-Zinn-Oxid versehen. Über die Schicht 62 ist eine n-Kontaktierung realisierbar. Eine entsprechende leitfähige Schicht kann auch in allen anderen Ausführungsbeispielen vorhanden sein.
  • Bei den Verfahren gemäß der 1 und 2 wurde das Trägersubstrat 9 mit den Transistoren 6 nachträglich an die Inseln 5 angebondet. Ein solches Trägersubstrat 9 mit den Transistoren 6 ist jedoch nicht beansprucht. Bei den Verfahren gemäß der 4 und 5 werden die Transistoren 6 in das Aufwachssubstrat 2 integriert.
  • Laut 4A wird auf dem Aufwachssubstrat 2, bevorzugt ein Siliziumsubstrat, die Pufferschicht 3 abgeschieden, beispielsweise aus HfN. Auf diese Pufferschicht 3 wird nachfolgend optional eine Ätzstoppschicht 34 aufgebracht.
  • In 4B ist zu sehen, dass die Pufferschicht 3 sowie die Ätzstoppschicht 34 strukturiert werden. Stellenweise wird die Pufferschicht 3 von dem Aufwachssubstrat 2 vollständig entfernt. Handelt es sich bei der Pufferschicht 3 um eine elektrisch isolierende Schicht, so kann auf die Strukturierung der Pufferschicht 3 optional verzichtet werden.
  • Gemäß 4C wird bereichsweise auf die Ätzstoppschicht 34 die Maskierungsschicht 7 aufgebracht. Die Maskierungsschicht 7 steht dabei stellenweise in direktem Kontakt mit dem Aufwachssubstrat 2. Die Ätzstoppschicht 34 liegt stellenweise zwischen der Pufferschicht 3 und der Maskierungsschicht 7. Von der optionalen Ätzstoppschicht 34 sowie von der Maskierungsschicht 7 unbedeckte Bereiche der Pufferschicht 7 bilden die Anwachspunkte 45.
  • Ausgehend von den Anwachspunkten 45 wird die Halbleiterschichtenfolge 50, die die Inseln 5 bildet, gewachsen, wie in 4D gezeigt.
  • Anschließend wird, vergleiche 4E, die Füllmasse 8 zwischen den Inseln 5 aufgebracht. Die Füllmasse 8 überdeckt dabei die Inseln 5 bevorzugt vollständig, sodass die Inseln 5 formschlüssig in die Füllmasse 8 eingebettet sind.
  • An einer den Inseln 5 abgewandten Seite des Aufwachssubstrats 2 werden gemäß 4F die Transistoren 6, die beispielsweise sogenannte pnp-Transistoren sind, erzeugt. Hierzu wird eine größere Wanne 68 aus einem dotierten Gebiet in das Aufwachssubstrat 2 geformt. In diese größere Wanne 68 werden zwei entgegengesetzt dotierte, kleinere Bereiche 66 gebildet, zwischen denen sich das Gate 67 befindet. Die kleineren Bereiche 66 sind für Source und Drain vorgesehen.
  • Anders als in 4F dargestellt, kann sich an einer dem Aufwachssubstrat 2 abgewandten Seite der Füllmasse 8 ein nicht gezeichneter Hilfsträger befinden. Abweichend von der dargestellten Reihenfolge der Verfahrensschritte können zumindest Teile der Bereiche 66, 67, 68 bereits vor den Verfahrensschritten der 4A bis 4E erzeugt werden.
  • Im Verfahrensschritt, wie in 4G gezeigt, werden Öffnungen 25 für Durchkontaktierungen in das Aufwachssubstrat 2 geformt. Die Durchkontaktierungen, beispielsweise über ein Trockenätzen erzeugt, reichen bis an die Inseln 5 und können die Pufferschicht 3 vollständig durchdringen. Insbesondere reichen die Öffnungen 25 bis an die Ätzstoppschicht 34 heran. Ein Erstellen der Öffnungen 25 erfolgt zum Beispiel mittels des Bosch-Prozesses und einer gegebenenfalls anschließenden Ätzung von eventuell nicht leitfähigen Anwachsschichten.
  • In 4H ist dargestellt, dass Metallisierungen 65 auf die in den Öffnungen 25 erzeugten Durchkontaktierungen 64 sowie auf die dotierten Bereiche 66 sowie das Gate 67 des Transistors 6 aufgebracht werden. Hierdurch sind die Transistoren 6 elektrisch kontaktierbar.
  • In einem optionalen, nicht gezeichneten Verfahrensschritt können anschließend Verdrahtungsebenen und Schutzschichten an einer den Inseln 5 abgewandten Seite des Aufwachssubstrats 2 geformt werden.
  • Gemäß 4I wird die Füllmasse 8 teilweise entfernt, sodass die p-leitende Schicht 53 der Inseln 5 freigelegt wird. Anders als dargestellt, kann die verbleibende Füllmasse 8 in Richtung weg von dem Aufwachssubstrat 2 bündig mit der p-leitenden Schicht 53 abschließen, sodass eine planare, ebene Oberseite 80 ausgebildet wird.
  • Das fertige Leuchtdioden-Display 1 ist in 4J dargestellt. Auf die Inseln 5 ist an einer dem Aufwachssubstrat 2 abgewandten Seite eine Elektrode 69 angebracht. Die Elektrode 69 ist bevorzugt strahlungsdurchlässig und beispielsweise aus Indium-Zinn-Oxid gebildet. Es kann sich bei der Elektrode 69, wie in allen anderen Ausführungsbeispielen, um eine durchgehende Schicht handeln und eine individualisierte Ansteuerung der Inseln 5 ist über eine Verdrahtungsebene für die Transistoren 6 an einer den Inseln 5 abgewandten Seite des Aufwachssubstrats 2 oder des Trägersubstrats 9 ermöglicht. Die Füllmasse 8 und ein dem Aufwachssubstrat 2 abgewandte Seite der Elektrode 69 können gestaltet werden, wie in Verbindung mit 3 beschrieben.
  • In 5 ist ein weiteres Herstellungsverfahren des Leuchtdioden-Displays 1 gezeigt, bei dem die Transistoren 6 in das Aufwachssubstrat 2 integriert werden. In 5A ist dargestellt, dass auf das Aufwachssubstrat 2 eine erste Pufferschicht 3 geformt wird, beispielsweise aus HfN.
  • Auf die erste Pufferschicht 3 wird eine zweite Pufferschicht 4, etwa aus n-dotiertem GaN, aufgebracht, siehe 5B. Die Pufferschichten 3, 4 können, wie auch in allen anderen Ausführungsbeispielen, jeweils aus einer einzigen Schicht oder aus Schichtenstapeln gebildet sein.
  • Die Pufferschichten 3, 4 werden stellenweise teilweise oder vollständig entfernt, sodass das Aufwachssubstrat 2 stellenweise freigelegt wird, siehe 5C. Die verbleibenden Bereiche der Pufferschichten 3, 4 stellen dann die Anwachspunkte 45 dar. Optional kann auf die freigelegten Stellen des Aufwachssubstrats 2 sowie zumindest bereichsweise oder vollständig auf Mantelflächen der Pufferschichten 4 eine Passivierungsschicht 75 aufgebracht werden, wobei die Anwachspunkte 45 frei bleiben oder nachträglich von der Passivierungsschicht 75 wieder freigemacht werden.
  • Gemäß 5D wird die Halbleiterschichtenfolge 50 und somit die Inseln 5 erzeugt, analog zu 2G. Die weiteren Verfahrensschritte können in Anlehnung an die 4E bis 4I erfolgen.
  • Das resultierende Leuchtdioden-Display 1 ist in 5E gezeigt. Anders als in 4J dargestellt, reichen die Durchkontaktierungen 64 bis in die zweite Pufferschicht 4 der Inseln 5 hinein und durchdringen die erste Pufferschicht 3 vollständig. Hierdurch kann für die erste Pufferschicht 3 eine größere Bandbreite von Materialien Verwendung finden. Ebenfalls abweichend von 4J ist, im Querschnitt gesehen, die Passivierungsschicht 75 U-förmig ausgebildet.

Claims (19)

  1. Verfahren zur Herstellung eines Leuchtdiodendisplays (1) mit den Schritten: A) Bereitstellen eines Aufwachssubstrates (2) mit einer Substratoberseite (20), B) Aufbringen wenigstens einer Pufferschicht (3, 4) mittelbar oder unmittelbar auf die Substratoberseite (20), C) Erzeugen einer Vielzahl von separaten Anwachspunkten (45) auf oder an der Pufferschicht (3, 4), D) Erzeugen von einzelnen, strahlungsaktiven Inseln (5) ausgehend von den Anwachspunkten (45), wobei die Inseln (5) jeweils eine anorganische Halbleiterschichtenfolge (50) mit mindestens einer aktiven Zone (55) umfassen und ein mittlerer Durchmesser der Inseln (5), in Draufsicht auf die Substratoberseite (20) gesehen, zwischen einschließlich 50 nm und 20 um liegt, und E) Verschalten der Inseln (5) mit Transistoren (6) zu einer elektrischen Ansteuerung der Inseln (5), wobei im Schritt E) an einer den Inseln (5) abgewandten Seite des Aufwachssubstrats (2) die Transistoren (6) in dem Aufwachssubstrat (2) erzeugt werden, und wobei die Transistoren (6) und die jeweils zugehörigen Inseln (5) überlappen, in Draufsicht auf das Aufwachssubstrat (2) gesehen.
  2. Verfahren nach dem vorhergehenden Anspruch, bei dem die Pufferschicht (4) im Schritt E) von der den Inseln (5) abgewandten Seite des Aufwachssubstrats (2) her stellenweise freigelegt und mit einer Metallisierung (64, 65) versehen wird.
  3. Verfahren nach einem der Ansprüche 1 bis 2, bei dem im Schritt E) Durchkontaktierungen (64) in dem Aufwachssubstrat (2) und der Pufferschicht (3) geformt werden und anschließend mit einer Metallisierung (65) versehen werden, wobei die Durchkontaktierungen (64) das Aufwachssubstrat (2) und die Pufferschicht (3) vollständig durchdringen und bis an die Inseln (5) reichen und wobei die Metallisierungen (65) auf die in Öffnungen (25) erzeugten Durchkontaktierungen (64) sowie auf dotierte Bereiche (66) sowie ein Gate (67) eines der Transistoren (6) aufgebracht werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachssubstrat (2) ein Siliziumsubstrat ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei - unmittelbar auf dem Aufwachssubstrat (2) die wenigstens eine Pufferschicht als erste Pufferschicht (3) mit einem Oxid oder Nitrid eines Übergangsmetalls oder eines Seltenerdenmetalls aufgebracht wird, und - vor dem Schritt C) unmittelbar auf die erste Pufferschicht (3) eine hiervon verschiedene zweite Pufferschicht (4), basierend auf GaN oder auf AlGaN, aufgebracht wird.
  6. Verfahren nach dem vorhergehenden Anspruch, wobei die Inseln (5) und die Halbleiterschichtenfolge (50) auf AlInGaN basieren.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Erzeugen der Transistoren (6) zumindest zum Teil dem Schritt D) nachfolgt.
  8. Verfahren nach einem der Ansprüche 1 bis 4 oder 6 bis 7, bei dem die Pufferschicht (4) als zweidimensionale, unstrukturierte Schicht aufgebracht wird, wobei auf der Pufferschicht (4) eine Maskierungsschicht (7) aus einem elektrisch isolierenden Material mit einer Vielzahl von Öffnungen vor dem Schritt D) abgeschieden wird und die Maskierungsschicht (7) in dem fertigen Leuchtdiodendisplay (1) verbleibt und von den Inseln (5) überragt wird.
  9. Verfahren nach dem vorhergehenden Anspruch, bei dem die Anwachsinseln (45) durch eine Strukturierung der Pufferschicht (4) erzeugt werden, wobei die Strukturierung mit einer Maskierungstechnik und durch teilweise Materialwegnahme erfolgt, und wobei die Strukturierung vor dem Schritt des Abscheidens der Maskierungsschicht (7) erfolgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Bereich zwischen benachbarten Inseln (5) vollständig oder teilweise nach dem Schritt D) mit einer Füllmasse (8) aufgefüllt wird, wobei die Füllmasse (8) zu einer Reduzierung einer optischen Kopplung zwischen benachbarten Inseln (5) eingerichtet ist.
  11. Verfahren nach dem vorhergehenden Anspruch, bei dem die Füllmasse (8) den Bereich zwischen benachbarten Inseln (5) nur teilweise ausfüllt und schalenartig um die Inseln (5) herum angeordnet ist.
  12. Verfahren nach einem der Ansprüche 10 oder 11, bei dem der Füllmasse (7) zumindest ein optisch aktives Material beigegeben ist.
  13. Verfahren nach Anspruch 12, bei dem das optisch aktives Material ein Streupartikel oder ein Leuchtstoff ist.
  14. Leuchtdiodendisplay (1) mit - einem Träger (2) mit einer Vielzahl von Transistoren (6), und - einer Vielzahl von einzelnen, strahlungsaktiven Inseln (5), wobei - die Inseln (5) jeweils eine anorganische Halbleiterschichtenfolge (50) mit mindestens einer aktiven Zone (55) umfassen, - ein mittlerer Durchmesser der Inseln (5), in Draufsicht auf den Träger (2) gesehen, zwischen einschließlich 50 nm und 20 µm liegt, - eine mittlere Höhe der Halbleiterschichtenfolge (50) der Inseln (5) bei mindestens 1,5 µm liegt, - die Inseln (5) mit den Transistoren (6) elektrisch verschaltet sind, und - der Träger (2) ein Aufwachssubstrat (2) ist, wobei an einer den Inseln (5) abgewandten Seite des Aufwachssubstrats (2) die Transistoren (6) in dem Aufwachssubstrat (2) erzeugt sind, wobei die Transistoren (6) und die jeweils zugehörigen Inseln (5) - in Draufsicht auf das Aufwachssubstrat (2) gesehen - überlappen.
  15. Leuchtdiodendisplay (1) nach Anspruch 14, weiter mit - einer ersten Pufferschicht (3) mit einem Oxid oder Nitrid eines Übergangsmetalls oder eines Seltenerdenmetalls, und - einer von der ersten Pufferschicht (3) verschiedenen zweiten Pufferschicht (4), die auf GaN oder auf AlGaN basiert. wobei - die zweite Pufferschicht (4) unmittelbar auf der ersten Pufferschicht (3) aufgebracht ist, und - die Inseln (5) und die Halbleiterschichtenfolge (50) auf AlInGaN basieren.
  16. Leuchtdiodendisplay (1) nach Anspruch 14 oder 15, bei dem ein Aspektverhältnis aus der mittleren Höhe und dem mittleren Durchmesser der Inseln (5) wenigstens 1 und höchstens 25 beträgt.
  17. Leuchtdiodendisplay (1) nach einem der Ansprüche 14 bis 16, bei dem Bereiche zwischen den strahlungsaktiven Inseln (5) von einem elektrisch isolierenden Material befüllt sind, so dass die Inseln (5) von dem elektrisch isolierenden Material umgeben sind.
  18. Leuchtdiodendisplay (1) nach einem der Ansprüche 14 bis 17, bei dem die Inseln (5) einen Kern-Schale-Aufbau aufweisen, sodass eine p-leitende Schicht (53) und die aktive Zone (55) der Halbleiterschichtenfolge (50) eine Schale für eine einen Kern bildende n-leitende Schicht (51) darstellen.
  19. Leuchtdiodendisplay (1) nach einem der Ansprüche 14 bis 18, bei dem jedem der Transistoren (6) genau eine der Inseln (5) zugeordnet ist und Bildpunkte des Leuchtdiodendisplays (1) aus den Inseln (5) gebildet sind.
DE102012109460.8A 2012-10-04 2012-10-04 Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display Active DE102012109460B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102012109460.8A DE102012109460B4 (de) 2012-10-04 2012-10-04 Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
PCT/EP2013/070352 WO2014053445A1 (de) 2012-10-04 2013-09-30 Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
JP2015534972A JP6262745B2 (ja) 2012-10-04 2013-09-30 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
US14/433,379 US9859330B2 (en) 2012-10-04 2013-09-30 Method for producing a light-emitting diode display and light-emitting diode display
CN201380052303.1A CN104704634B (zh) 2012-10-04 2013-09-30 用于制造发光二极管显示器的方法和发光二极管显示器
US15/823,431 US10770506B2 (en) 2012-10-04 2017-11-27 Method for producing a light-emitting diode display and light-emitting diode display
JP2017239765A JP2018097367A (ja) 2012-10-04 2017-12-14 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012109460.8A DE102012109460B4 (de) 2012-10-04 2012-10-04 Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display

Publications (2)

Publication Number Publication Date
DE102012109460A1 DE102012109460A1 (de) 2014-04-10
DE102012109460B4 true DE102012109460B4 (de) 2024-03-07

Family

ID=49274645

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012109460.8A Active DE102012109460B4 (de) 2012-10-04 2012-10-04 Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display

Country Status (5)

Country Link
US (2) US9859330B2 (de)
JP (2) JP6262745B2 (de)
CN (1) CN104704634B (de)
DE (1) DE102012109460B4 (de)
WO (1) WO2014053445A1 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
DE102013211707B4 (de) 2013-06-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung mit einem Träger, Array mit mehreren Anordnungen und Verfahren zum Herstellen einer Anordnung
DE102013114691A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und adaptiver Scheinwerfer für ein Kraftfahrzeug
DE102014100542A1 (de) 2014-01-20 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
DE102014105734A1 (de) 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
TWI656620B (zh) * 2014-06-18 2019-04-11 愛爾蘭商艾克斯瑟樂普林特有限公司 微組裝發光二極體顯示器及照明元件
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
FR3033939B1 (fr) * 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
FR3041148A1 (fr) 2015-09-14 2017-03-17 Valeo Vision Source lumineuse led comprenant un circuit electronique
DE102015119653A1 (de) 2015-11-13 2017-05-18 Osram Opto Semiconductors Gmbh Modul für eine Videowand
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
DE102016220915A1 (de) 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
WO2019028314A1 (en) * 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
WO2019031183A1 (ja) * 2017-08-10 2019-02-14 シャープ株式会社 半導体モジュール、表示装置、及び半導体モジュールの製造方法
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
CN111213243B (zh) * 2017-10-19 2021-09-10 德遁公司 超致密led投影仪
WO2019079381A1 (en) 2017-10-19 2019-04-25 Spy Eye, Llc ULTRA-DENSE LED PROJECTOR
US20190198564A1 (en) * 2017-12-20 2019-06-27 Lumileds Llc Monolithic segmented led array architecture with islanded epitaxial growth
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US20190198720A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Particle systems and patterning for monolithic led arrays
US11054112B2 (en) * 2017-12-22 2021-07-06 Lumileds Llc Ceramic phosphor with lateral light barriers
FR3077653A1 (fr) * 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
WO2019168187A1 (ja) * 2018-03-02 2019-09-06 株式会社 東芝 発光ダイオードシート、表示装置、発光装置、表示装置の製造方法及び発光装置の製造方法
DE102018105786A1 (de) * 2018-03-13 2019-09-19 Osram Opto Semiconductors Gmbh Multipixelchip und Verfahren zur Herstellung eines Multipixelchips
EP3803976A4 (de) 2018-05-24 2022-03-02 Lumiode, Inc. Led-anzeigestrukturen und deren herstellung
KR20190137458A (ko) 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
KR102530068B1 (ko) 2018-06-26 2023-05-08 삼성전자주식회사 발광 소자 패키지, 이를 포함하는 디스플레이 장치, 및 그 제조 방법
KR102534248B1 (ko) 2018-07-17 2023-05-18 삼성전자주식회사 발광 소자 패키지
KR102417280B1 (ko) * 2018-07-25 2022-07-06 주식회사 제이마이크로 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지
US11201265B2 (en) 2018-09-27 2021-12-14 Lumileds Llc Micro light emitting devices
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US11251341B2 (en) * 2018-10-12 2022-02-15 Boe Technology Group Co., Ltd. Micro light emitting diode display panel, micro light emitting diode display apparatus, and method of fabricating micro light emitting diode display panel
US20220029059A1 (en) * 2018-12-12 2022-01-27 Sakai Display Products Corporation Micro led device, and method for manufacturing micro led device
US11380252B2 (en) 2018-12-21 2022-07-05 Lumiode, Inc. Addressing for emissive displays
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US20220013689A1 (en) * 2018-12-27 2022-01-13 Sakai Display Products Corporation Micro-led device and manufacturing method thereof
JPWO2020136846A1 (ja) * 2018-12-27 2021-11-04 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
EP3906581A4 (de) * 2019-01-02 2022-11-16 Lumiode, Inc. System und verfahren zur herstellung von anzeigestrukturen
DE102019100521A1 (de) * 2019-01-10 2020-07-16 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
JPWO2020194387A1 (de) * 2019-03-22 2020-10-01
WO2020255347A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020255348A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR102158510B1 (ko) * 2019-07-17 2020-09-22 연세대학교 산학협력단 전이금속 화합물 트랜지스터가 집적된 발광다이오드 및 이의 제조방법
CN114175261A (zh) 2019-07-25 2022-03-11 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11923398B2 (en) 2019-12-23 2024-03-05 Lumileds Llc III-nitride multi-wavelength LED arrays
US11404473B2 (en) 2019-12-23 2022-08-02 Lumileds Llc III-nitride multi-wavelength LED arrays
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11631786B2 (en) 2020-11-12 2023-04-18 Lumileds Llc III-nitride multi-wavelength LED arrays with etch stop layer
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11424287B2 (en) 2020-12-17 2022-08-23 Uif (University Industry Foundation), Yonsei University Light emitting diode integrated with transition metal dichalcogenide transistor and method for manufacturing the same
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008048704A2 (en) 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US20090039375A1 (en) 2007-08-07 2009-02-12 Cree, Inc. Semiconductor light emitting devices with separated wavelength conversion materials and methods of forming the same
US20090321738A1 (en) 2008-06-25 2009-12-31 Samsung Electronics Co., Ltd. Display apparatus using oxide diode
US20100117997A1 (en) 2007-03-08 2010-05-13 Haase Michael A Array of luminescent elements
DE102010012711A1 (de) 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
US20110254034A1 (en) 2008-07-07 2011-10-20 Glo Ab Nanostructured led

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US5177405A (en) * 1989-07-25 1993-01-05 Nippon Sheet Glass Co., Ltd. Self-scanning, light-emitting device
US5910706A (en) * 1996-12-18 1999-06-08 Ultra Silicon Technology (Uk) Limited Laterally transmitting thin film electroluminescent device
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
JP2000022128A (ja) * 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
JP2001339060A (ja) 2000-05-29 2001-12-07 Kyocera Corp 半導体発光装置
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US20020153529A1 (en) 2001-04-24 2002-10-24 Jin-Shown Shie LED array with optical isolation structure and method of manufacturing the same
JP2003078127A (ja) 2001-08-31 2003-03-14 Kyocera Corp 半導体装置およびその製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US6759262B2 (en) * 2001-12-18 2004-07-06 Agilent Technologies, Inc. Image sensor with pixel isolation system and manufacturing method therefor
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP4848638B2 (ja) * 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
CN101443887B (zh) 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
JP4899675B2 (ja) * 2006-07-12 2012-03-21 ソニー株式会社 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP2008124376A (ja) * 2006-11-15 2008-05-29 Canon Inc 素子基板の接続方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8964020B2 (en) 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
JP2008277409A (ja) 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
US8809126B2 (en) * 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR100877293B1 (ko) * 2007-08-31 2009-01-07 주식회사 동부하이텍 이미지 센서 및 그 제조방법
WO2009090780A1 (ja) * 2008-01-15 2009-07-23 Sharp Kabushiki Kaisha 半導体装置、その製造方法及び表示装置
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9082673B2 (en) * 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8791470B2 (en) * 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101557362B1 (ko) * 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
WO2010140370A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 光デバイス、半導体基板、光デバイスの製造方法、および半導体基板の製造方法
JP2011023713A (ja) * 2009-06-19 2011-02-03 Sumitomo Chemical Co Ltd 発光デバイスおよび発光デバイスの製造方法
WO2010149027A1 (en) * 2009-06-22 2010-12-29 Industrial Technology Research Institute Light-emitting unit array, method for fabricating the same and projection apparatus
CN102576783A (zh) 2009-07-30 2012-07-11 3M创新有限公司 像素化led
JP5636655B2 (ja) * 2009-09-16 2014-12-10 富士ゼロックス株式会社 発光チップ、プリントヘッドおよび画像形成装置
FR2951875B1 (fr) * 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
EP2509119B1 (de) * 2009-12-01 2017-03-08 National University Corporation Hokkaido University Lichtemittierendes element und verfahren zu seiner herstellung
WO2011071559A1 (en) 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
US9329433B2 (en) * 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR101274068B1 (ko) * 2010-05-25 2013-06-12 서울대학교산학협력단 양자점 발광 소자 및 이를 이용한 디스플레이
CN102971873B (zh) * 2010-07-14 2016-10-26 夏普株式会社 微小物体的配置方法、排列装置、照明装置以及显示装置
TWI478319B (zh) * 2010-07-20 2015-03-21 Epistar Corp 整合式發光裝置及其製造方法
US9190590B2 (en) * 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8703587B2 (en) * 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US9281388B2 (en) * 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101347896B1 (ko) * 2012-06-26 2014-01-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치
KR101383551B1 (ko) * 2012-07-16 2014-04-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008048704A2 (en) 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US20100117997A1 (en) 2007-03-08 2010-05-13 Haase Michael A Array of luminescent elements
US20090039375A1 (en) 2007-08-07 2009-02-12 Cree, Inc. Semiconductor light emitting devices with separated wavelength conversion materials and methods of forming the same
US20090321738A1 (en) 2008-06-25 2009-12-31 Samsung Electronics Co., Ltd. Display apparatus using oxide diode
US20110254034A1 (en) 2008-07-07 2011-10-20 Glo Ab Nanostructured led
DE102010012711A1 (de) 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Also Published As

Publication number Publication date
US20180090540A1 (en) 2018-03-29
DE102012109460A1 (de) 2014-04-10
JP2018097367A (ja) 2018-06-21
JP2016502123A (ja) 2016-01-21
WO2014053445A1 (de) 2014-04-10
CN104704634B (zh) 2018-09-11
JP6262745B2 (ja) 2018-01-17
US10770506B2 (en) 2020-09-08
US20150279902A1 (en) 2015-10-01
CN104704634A (zh) 2015-06-10
US9859330B2 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE112014005954B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016034388A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2011157523A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102009056386A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102016220915A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102008039790B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102012109594A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
WO2018234154A1 (de) Optoelektronisches halbleiterbauelement
EP3327796B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102013100291B4 (de) Optoelektronischer Halbleiterchip
EP2279534A2 (de) Led-element mit dünnschicht-halbleiterbauelement auf galliumnitrid-basis
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
WO2020088988A1 (de) Verfahren zur herstellung eines leuchtdiodenchips mit einer konverterschicht und leuchtdiodenchip
EP2283527A1 (de) Strahlung emittierender dünnfilm-halbleiterchip und verfahren zur herstellung eines strahlung emittierenden dünnfilm-halbleiterchips
WO2019175168A1 (de) Multipixelchip und verfahren zur herstellung eines multipixelchips

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150130

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102012025952

Country of ref document: DE