JP2001249626A - 表示装置および表示装置の製造方法 - Google Patents
表示装置および表示装置の製造方法Info
- Publication number
- JP2001249626A JP2001249626A JP2000059675A JP2000059675A JP2001249626A JP 2001249626 A JP2001249626 A JP 2001249626A JP 2000059675 A JP2000059675 A JP 2000059675A JP 2000059675 A JP2000059675 A JP 2000059675A JP 2001249626 A JP2001249626 A JP 2001249626A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- active
- crystal
- manufactured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Semiconductor Lasers (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 従来のアモルファスや多結晶の能動素子に比
べて大幅に性能の優れた能動素子により大型の表示装置
を作製することにある。 【解決手段】 少なくとも一枚の複数の信号線５を有す
る基板１に能動素子８がマトリクス配置されており、各
能動素子８が半絶縁性の結晶上に形成され、能動素子８
が基板１上にマトリクス配置、固定されてなる表示装
置。
べて大幅に性能の優れた能動素子により大型の表示装置
を作製することにある。 【解決手段】 少なくとも一枚の複数の信号線５を有す
る基板１に能動素子８がマトリクス配置されており、各
能動素子８が半絶縁性の結晶上に形成され、能動素子８
が基板１上にマトリクス配置、固定されてなる表示装
置。
Description
【０００１】
【発明の属する技術分野】本発明は、能動素子をマトリ
クス配置させた、いわゆるアクティブマトリクス表示装
置の構造及びその製造方法に関するものである。
クス配置させた、いわゆるアクティブマトリクス表示装
置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】高度情報化時代の到来をむかえ、マン・
マシン・インターフェイスである表示装置は、高コント
ラスト、リアルな動画再現のための高速応答といった、
要求性能を満足するために、様々な方式が研究されてい
る。
マシン・インターフェイスである表示装置は、高コント
ラスト、リアルな動画再現のための高速応答といった、
要求性能を満足するために、様々な方式が研究されてい
る。
【０００３】中でも、各画素に能動素子を設置して制御
するアクティブマトリクス方式が主流であり、今後も重
要である。
するアクティブマトリクス方式が主流であり、今後も重
要である。
【０００４】アクティブマトリクス方式の中でもＳｉの
不純物半導体を用いたＴＦＴ（薄膜トランジスタ）は液
晶表示装置だけではなく、有機ＥＬなどその他の表示装
置にとっても重要な技術である。
不純物半導体を用いたＴＦＴ（薄膜トランジスタ）は液
晶表示装置だけではなく、有機ＥＬなどその他の表示装
置にとっても重要な技術である。
【０００５】その他に、最近では、自発光表示装置とし
て、面発光レーザーを用いた表示装置も報告されている
（特開平７−２２７０６号公報、特開平７−８６６９１
号公報）。
て、面発光レーザーを用いた表示装置も報告されている
（特開平７−２２７０６号公報、特開平７−８６６９１
号公報）。
【０００６】アクティブマトリクス表示装置は、図３に
示す様に、基板１上に交差する信号電極５、５と薄膜ト
ランジスタ（ＴＦＴ）などのスイッチング素子６が形成
されて成る。
示す様に、基板１上に交差する信号電極５、５と薄膜ト
ランジスタ（ＴＦＴ）などのスイッチング素子６が形成
されて成る。
【０００７】スイッチング素子６に更に電極が接触させ
て形成され、液晶や有機ＥＬ発光層といった媒質に電界
を印加する方式と、面発光レーザー表示装置の様に、ス
イッチング素子６自体が発光する方式とがある。面発光
レーザー素子はＧａＡｓ等の化合物結晶基板上に作製さ
れる。
て形成され、液晶や有機ＥＬ発光層といった媒質に電界
を印加する方式と、面発光レーザー表示装置の様に、ス
イッチング素子６自体が発光する方式とがある。面発光
レーザー素子はＧａＡｓ等の化合物結晶基板上に作製さ
れる。
【０００８】
【発明が解決しようとする課題】上述したＳｉやＧａＡ
ｓの不純物半導体から成るトランジスタや面発光レーザ
ーは、通常は単結晶から作製されるが、現在、液晶表示
装置で用いられているＴＦＴは、アモルファスＳｉから
作製されている。表示装置が大型になると、それに対応
した単結晶を作製することが出来ないため、一度、Ｓｉ
をプラズマ分解して、アモルファス状態で基板に積層し
て、大型のＳｉ基板を作製しなければならないためであ
る。また、液晶の様に基板が透過性を必要とする場合に
は、ガラス板上にＳｉを作製する必要があり、これもア
モルファスＳｉが用いられる理由である。
ｓの不純物半導体から成るトランジスタや面発光レーザ
ーは、通常は単結晶から作製されるが、現在、液晶表示
装置で用いられているＴＦＴは、アモルファスＳｉから
作製されている。表示装置が大型になると、それに対応
した単結晶を作製することが出来ないため、一度、Ｓｉ
をプラズマ分解して、アモルファス状態で基板に積層し
て、大型のＳｉ基板を作製しなければならないためであ
る。また、液晶の様に基板が透過性を必要とする場合に
は、ガラス板上にＳｉを作製する必要があり、これもア
モルファスＳｉが用いられる理由である。
【０００９】アモルファス状態では、単結晶状態では存
在しない粒界が無数に存在するためキャリアの移動が妨
げられ、キャリア移動度が大幅に下がってしまう。この
ため、現在、液晶表示装置として用いられているアモル
ファスＳｉでは、本来、ＬＳＩに利用されている単結晶
Ｓｉの不純物半導体が持っている性能を十分活かすこと
ができない。最近では、アモルファス状態よりも粒界が
少なく、キャリア移動度の大きな多結晶状態（ポリ）Ｓ
ｉも使われはじめているが、性能面で単結晶に大きく劣
ることに変わりはない。
在しない粒界が無数に存在するためキャリアの移動が妨
げられ、キャリア移動度が大幅に下がってしまう。この
ため、現在、液晶表示装置として用いられているアモル
ファスＳｉでは、本来、ＬＳＩに利用されている単結晶
Ｓｉの不純物半導体が持っている性能を十分活かすこと
ができない。最近では、アモルファス状態よりも粒界が
少なく、キャリア移動度の大きな多結晶状態（ポリ）Ｓ
ｉも使われはじめているが、性能面で単結晶に大きく劣
ることに変わりはない。
【００１０】小型の基板であれば、ＳｉやＧａＡｓの単
結晶上に不純物半導体素子によるアクティブマトリクス
アレイを直接作製することは、通常のＬＳＩプロセスと
同じであり、特開平７−２２７０６号公報、特開平７−
８６６９１号公報でも行われている。ただし、特開平７
−２２７０６号公報に記載されているように、これらは
小型のためにプロジェクション型の投射拡大表示装置と
して使用することになり、直視型の大型表示装置を作製
することは困難である。
結晶上に不純物半導体素子によるアクティブマトリクス
アレイを直接作製することは、通常のＬＳＩプロセスと
同じであり、特開平７−２２７０６号公報、特開平７−
８６６９１号公報でも行われている。ただし、特開平７
−２２７０６号公報に記載されているように、これらは
小型のためにプロジェクション型の投射拡大表示装置と
して使用することになり、直視型の大型表示装置を作製
することは困難である。
【００１１】また、透過性基板に単結晶Ｓｉから作製し
たＭＯＳトランジスタを移設する方法について、特開平
５−２４９４９６号公報に報告されているが、これも元
々の単結晶基板（ウェハー）サイズが決まっているた
め、それよりも大型の表示装置を作製することは不可能
である。現在、Ｓｉウェハーの最大サイズは８インチ径
であり、一方、表示装置としては、２０インチサイズを
超えたものが市場に出始めている。
たＭＯＳトランジスタを移設する方法について、特開平
５−２４９４９６号公報に報告されているが、これも元
々の単結晶基板（ウェハー）サイズが決まっているた
め、それよりも大型の表示装置を作製することは不可能
である。現在、Ｓｉウェハーの最大サイズは８インチ径
であり、一方、表示装置としては、２０インチサイズを
超えたものが市場に出始めている。
【００１２】基板サイズに依らず、単結晶のＳｉやＧａ
Ａｓ化合物による不純物半導体により、アクティブマト
リクスアレイを作製することができれば、現在より大幅
に高性能、高信頼性の表示装置を提供することができ
る。
Ａｓ化合物による不純物半導体により、アクティブマト
リクスアレイを作製することができれば、現在より大幅
に高性能、高信頼性の表示装置を提供することができ
る。
【００１３】しかしながら、前述した、ＳｉやＧａＡｓ
の単結晶基板の大きさの問題から、現在の技術では、大
型の直視表示装置を作製することは出来ない。Ｓｉの単
結晶ウェハーは８インチ径、ＧａＡｓの様な化合物の単
結晶ウェハーでは５インチ径が最大であり、例えばＨＤ
ＴＶの様な３０インチ以上の大型表示装置を作製するこ
とは不可能である。
の単結晶基板の大きさの問題から、現在の技術では、大
型の直視表示装置を作製することは出来ない。Ｓｉの単
結晶ウェハーは８インチ径、ＧａＡｓの様な化合物の単
結晶ウェハーでは５インチ径が最大であり、例えばＨＤ
ＴＶの様な３０インチ以上の大型表示装置を作製するこ
とは不可能である。
【００１４】本発明は、上記実状に着目してなされたも
のであって、その目的とすることろは、従来のアモルフ
ァスや多結晶の能動素子に比べて大幅に性能の優れた能
動素子により大型の表示装置を作製することにある。
のであって、その目的とすることろは、従来のアモルフ
ァスや多結晶の能動素子に比べて大幅に性能の優れた能
動素子により大型の表示装置を作製することにある。
【００１５】
【課題を解決するための手段】本発明の表示装置は、少
なくとも一枚の複数の信号線を有する基板に能動素子が
マトリクス配置されており、各能動素子が半絶縁性の結
晶上に形成され、該能動素子が該基板上にマトリクス配
置、固定されてなることを特徴とし、そのことにより上
記目的が達成される。
なくとも一枚の複数の信号線を有する基板に能動素子が
マトリクス配置されており、各能動素子が半絶縁性の結
晶上に形成され、該能動素子が該基板上にマトリクス配
置、固定されてなることを特徴とし、そのことにより上
記目的が達成される。
【００１６】一つの実施態様では、上記能動素子が単結
晶Ｓｉに作製されたＭＯＳトランジスタである。
晶Ｓｉに作製されたＭＯＳトランジスタである。
【００１７】一つの実施態様では、上記能動素子がＧａ
Ａｓからなる化合物結晶に作製された面発光レーザーで
ある。
Ａｓからなる化合物結晶に作製された面発光レーザーで
ある。
【００１８】本発明の表示装置の製造方法は、半絶縁性
の結晶上に多数の能動素子を作製する工程、該結晶の裏
面を削って所定の厚さにする工程、各能動素子を分離す
る工程、表示装置における能動素子のマトリクス配置に
対応した孔を第２の基板に作製する工程、該孔に該能動
素子を設置する工程、および能動素子が孔に設置された
第２の基板と、複数の配線を有する第１の基板とを圧着
して該能動素子を第１の基板に転写し、該配線と該能動
素子を接続する工程、を包含することを特徴とし、その
ことにより上記目的が達成される。
の結晶上に多数の能動素子を作製する工程、該結晶の裏
面を削って所定の厚さにする工程、各能動素子を分離す
る工程、表示装置における能動素子のマトリクス配置に
対応した孔を第２の基板に作製する工程、該孔に該能動
素子を設置する工程、および能動素子が孔に設置された
第２の基板と、複数の配線を有する第１の基板とを圧着
して該能動素子を第１の基板に転写し、該配線と該能動
素子を接続する工程、を包含することを特徴とし、その
ことにより上記目的が達成される。
【００１９】本発明の作用は次の通りである。
【００２０】基板サイズにかかわらず、単結晶のＳｉや
ＧａＡｓ化合物による不純物半導体によりアクティブマ
トリクスアレイを作製することができることにより、大
型の基板ではこれまでは不可能であった、単結晶Ｓｉの
高性能トランジスタによるＴＦＴアクティブマトリクス
アレイ基板や、大型の基板で自発光のアクティブマトリ
クス表示装置を作製することが出来る。
ＧａＡｓ化合物による不純物半導体によりアクティブマ
トリクスアレイを作製することができることにより、大
型の基板ではこれまでは不可能であった、単結晶Ｓｉの
高性能トランジスタによるＴＦＴアクティブマトリクス
アレイ基板や、大型の基板で自発光のアクティブマトリ
クス表示装置を作製することが出来る。
【００２１】
【発明の実施の形態】本発明の表示装置は、複数の能動
素子を基板に配置したアクティブマトリクス表示装置で
ある。
素子を基板に配置したアクティブマトリクス表示装置で
ある。
【００２２】通常、大型のアクティブマトリクスアレイ
は、プラズマ分解したのち基板上に積層されたアモルフ
ァス状態の半絶縁体層を、個々のアレイ構造及びアレイ
配置に対応したフォトマスクを用いて、レジストパター
ン形成、エッチング、キャリア注入といった半導体プロ
セスにより加工して作製する。
は、プラズマ分解したのち基板上に積層されたアモルフ
ァス状態の半絶縁体層を、個々のアレイ構造及びアレイ
配置に対応したフォトマスクを用いて、レジストパター
ン形成、エッチング、キャリア注入といった半導体プロ
セスにより加工して作製する。
【００２３】単結晶ウェハーサイズ以下の小型のアクテ
ィブマトリクスアレイは、直接ウェハーを個々のアレイ
構造及びアレイ配置に対応したフォトマスクを用いて、
レジストパターン形成、エッチング、キャリア注入とい
った半導体プロセスにより加工して作製することができ
る。
ィブマトリクスアレイは、直接ウェハーを個々のアレイ
構造及びアレイ配置に対応したフォトマスクを用いて、
レジストパターン形成、エッチング、キャリア注入とい
った半導体プロセスにより加工して作製することができ
る。
【００２４】本発明では、先ず単結晶ウェハーを用い
て、通常のＬＳＩプロセスにより多数の能動素子を作製
する。それらを薄膜化、分離し、続いて、アレイ配置に
対応させ下基板上に配置することにより、ウェハーサイ
ズ以上の大型基板に単結晶の不純物半導体によるアクテ
ィブマトリクスを形成することができる。
て、通常のＬＳＩプロセスにより多数の能動素子を作製
する。それらを薄膜化、分離し、続いて、アレイ配置に
対応させ下基板上に配置することにより、ウェハーサイ
ズ以上の大型基板に単結晶の不純物半導体によるアクテ
ィブマトリクスを形成することができる。
【００２５】図１に本発明におけるアクテイブマトリク
スアレイ基板の構造と製造方法を示す。
スアレイ基板の構造と製造方法を示す。
【００２６】図１（ａ）中の符号７は、ＳｉやＧａＡｓ
化合物の単結晶基板（ウェハー）を示す。図１（ａ）〜
図１（ｂ）に示すように、ウェハー７上に絶縁層形成、
パターンエッチング、キャリア注入といったプロセスに
より、不純物半導体によるトランジスタや面発光レーザ
ーなどのスイッチング素子８を形成する。各スイッチン
グ素子８の回路パターンはアクティブマトリクスを構成
するスイッチング素子に対応したフォトマスクを用いて
形成する。
化合物の単結晶基板（ウェハー）を示す。図１（ａ）〜
図１（ｂ）に示すように、ウェハー７上に絶縁層形成、
パターンエッチング、キャリア注入といったプロセスに
より、不純物半導体によるトランジスタや面発光レーザ
ーなどのスイッチング素子８を形成する。各スイッチン
グ素子８の回路パターンはアクティブマトリクスを構成
するスイッチング素子に対応したフォトマスクを用いて
形成する。
【００２７】次に、図１（ｃ）に示すように、ウェハー
７の裏面をラッピングやポリッシングにより研磨して薄
くし、所定の厚さにする。図１（ｄ）〜図１（ｅ）に示
すように、所定の大きさ、形状に各スイッチング素子８
を分離する。通常、ＬＳＩプロセスで用いられるブレー
ドによるダイシングでは、分離できる形状が大きすぎる
ため、図１（ｄ）に示すように、フォトレジスト９によ
りスイッチング素子８を保護した上で、薄膜化されたウ
ェハー７をエッチングして分離することが望ましい。図
１（ｃ）と図１（ｄ）の工程は前後しても構わない。こ
うして、図１（ｅ）に示す、分離されたスイッチング素
子８を有する分離部材１０が多数できる。
７の裏面をラッピングやポリッシングにより研磨して薄
くし、所定の厚さにする。図１（ｄ）〜図１（ｅ）に示
すように、所定の大きさ、形状に各スイッチング素子８
を分離する。通常、ＬＳＩプロセスで用いられるブレー
ドによるダイシングでは、分離できる形状が大きすぎる
ため、図１（ｄ）に示すように、フォトレジスト９によ
りスイッチング素子８を保護した上で、薄膜化されたウ
ェハー７をエッチングして分離することが望ましい。図
１（ｃ）と図１（ｄ）の工程は前後しても構わない。こ
うして、図１（ｅ）に示す、分離されたスイッチング素
子８を有する分離部材１０が多数できる。
【００２８】図１（ｆ）では別の第２の基板１１に、図
１（ｅ）で得られたスイッチング素子８が図１（ｇ）の
様にはまり込む孔１２を、作製するアクティブマトリク
ス基板のアレイ配置に対応して形成する。基板１１の材
質はガラスでも、金属でも、プラスチックやアクリルの
ようなフレキシブルな基板でも良く、孔１２を形成する
方法としては、フォトレジストによりパターンを形成し
たのちエッチングしても良いし、レーザー加工でも良
い。
１（ｅ）で得られたスイッチング素子８が図１（ｇ）の
様にはまり込む孔１２を、作製するアクティブマトリク
ス基板のアレイ配置に対応して形成する。基板１１の材
質はガラスでも、金属でも、プラスチックやアクリルの
ようなフレキシブルな基板でも良く、孔１２を形成する
方法としては、フォトレジストによりパターンを形成し
たのちエッチングしても良いし、レーザー加工でも良
い。
【００２９】図１（ｇ）は、上記の基板１１の孔１２に
スイッチング素子８をはめ込んだ様子である。図１
（ｇ）に示す様に、孔１２は常にスイッチング素子８が
単結晶基板７側を上面（第２基板１１とは反対側に）と
なるように、大きさ、深さに形成する。この様にするこ
とで、第２基板１１上で多数のスイッチング素子８を一
定時間揺動するだけで、図１（ｇ）の状態を達成するこ
とができる。
スイッチング素子８をはめ込んだ様子である。図１
（ｇ）に示す様に、孔１２は常にスイッチング素子８が
単結晶基板７側を上面（第２基板１１とは反対側に）と
なるように、大きさ、深さに形成する。この様にするこ
とで、第２基板１１上で多数のスイッチング素子８を一
定時間揺動するだけで、図１（ｇ）の状態を達成するこ
とができる。
【００３０】図１（ｈ）中、符号１は表示装置を構成す
る基板である。該基板１はガラス、金属または、フレキ
シブルなプラスチックや高分子基板で形成することがで
きる。該基板１上には、図２に示すように複数の配線
５、５が交差する状態で形成されている。アクティブマ
トリクスアレイの配置に対応してスイッチング素子８が
設置された図１（ｇ）の第２基板１１と、上記基板１と
を図１（ｈ）の様に位置を合わせて対向させ、圧力をか
けてプレスすることで図１（ｉ）の様に配線５とスイッ
チング素子８が接続したアクティブマトリクス基板１が
完成する。
る基板である。該基板１はガラス、金属または、フレキ
シブルなプラスチックや高分子基板で形成することがで
きる。該基板１上には、図２に示すように複数の配線
５、５が交差する状態で形成されている。アクティブマ
トリクスアレイの配置に対応してスイッチング素子８が
設置された図１（ｇ）の第２基板１１と、上記基板１と
を図１（ｈ）の様に位置を合わせて対向させ、圧力をか
けてプレスすることで図１（ｉ）の様に配線５とスイッ
チング素子８が接続したアクティブマトリクス基板１が
完成する。
【００３１】基板１と第２基板１１をプレスする前に、
両基板表面をプラズマクリーニングしておくと、配線５
とスイッチング素子８とが原子結合により強固に接続す
る。
両基板表面をプラズマクリーニングしておくと、配線５
とスイッチング素子８とが原子結合により強固に接続す
る。
【００３２】上記の製造方法により、大型の基板ではこ
れまでは不可能であった、単結晶Ｓｉの高性能トランジ
スタによるＴＦＴアクティブマトリクスアレイ基板（図
３）を作製することが出来る。
れまでは不可能であった、単結晶Ｓｉの高性能トランジ
スタによるＴＦＴアクティブマトリクスアレイ基板（図
３）を作製することが出来る。
【００３３】また、ＧａＡｓなどの化合物結晶を用いて
面発光レーザー等を作製し、同様の製造方法により、大
型の基板で自発光のアクティブマトリクス表示装置を作
製することもできる。図４は面発光レーザーを用いた場
合の配線方法であり、下層電極５を予め基板１に作製し
ておくことは前述と同じであるが、上層電極１５は最後
に作製する。
面発光レーザー等を作製し、同様の製造方法により、大
型の基板で自発光のアクティブマトリクス表示装置を作
製することもできる。図４は面発光レーザーを用いた場
合の配線方法であり、下層電極５を予め基板１に作製し
ておくことは前述と同じであるが、上層電極１５は最後
に作製する。
【００３４】以下、本発明を実施例に基づきさらに群し
く説明する。なお、本発明はこれに限定されるものでは
ない。
く説明する。なお、本発明はこれに限定されるものでは
ない。
【００３５】
【実施例】（実施例１）Ｓｉの単結晶ウエハー７を用い
てＭＯＳトランジスタを作製した。ウエハーサイズは３
インチであった。トランジスタ１個の大きさが１０μｍ
×１０μｍとなるように回路を設計し、ウエハー面内の
配置は最も効率的に数多くのトランジスタが形成できる
ようにして、トランジスタを約６５０，０００個作製し
た。
てＭＯＳトランジスタを作製した。ウエハーサイズは３
インチであった。トランジスタ１個の大きさが１０μｍ
×１０μｍとなるように回路を設計し、ウエハー面内の
配置は最も効率的に数多くのトランジスタが形成できる
ようにして、トランジスタを約６５０，０００個作製し
た。
【００３６】ウエハー７の裏面をラッピングとポリッシ
ングにより５μｍの厚さまで薄膜化した。次に、図１
（ｄ）の様に各トランジスタ８を覆う様にフォトレジス
ト９を形成し、フッ酸の水溶液でエッチングすることに
より薄膜したウエハー７の一部を溶解し、各トランジス
タ８を分離して、図１（ｅ）に示したように多数のトラ
ンジスタ（スイッチング素子）８を得た。
ングにより５μｍの厚さまで薄膜化した。次に、図１
（ｄ）の様に各トランジスタ８を覆う様にフォトレジス
ト９を形成し、フッ酸の水溶液でエッチングすることに
より薄膜したウエハー７の一部を溶解し、各トランジス
タ８を分離して、図１（ｅ）に示したように多数のトラ
ンジスタ（スイッチング素子）８を得た。
【００３７】一方、３００ｍｍ×３７０ｍｍの大きさの
ガラス基板１１に、７００×９００画素のＴＦＴディス
プレイのＴＦＴ配置に対応したネガ型フォトレジスト形
状を形成したのち、フッ酸の水溶液により時間を調整し
たエッチングを行い、ＴＦＴ配置に対応した多数の孔１
２を図１（ｆ）の様に形成した。各孔１２の大きさは、
トランジスタのＳｉ基板部分よりも小さくした。レジス
トを剥離したのち、ガラス基板１１上にウエハーから切
り出した約６５０，０００個のトランジスタを置き、基
板１１を緩やかに揺動することにより、基板１１上に形
成した孔１２にトランジスタ８が自然にＳｉ基板７面を
上面にして納めることができた。このことを顕微鏡によ
り確認した。
ガラス基板１１に、７００×９００画素のＴＦＴディス
プレイのＴＦＴ配置に対応したネガ型フォトレジスト形
状を形成したのち、フッ酸の水溶液により時間を調整し
たエッチングを行い、ＴＦＴ配置に対応した多数の孔１
２を図１（ｆ）の様に形成した。各孔１２の大きさは、
トランジスタのＳｉ基板部分よりも小さくした。レジス
トを剥離したのち、ガラス基板１１上にウエハーから切
り出した約６５０，０００個のトランジスタを置き、基
板１１を緩やかに揺動することにより、基板１１上に形
成した孔１２にトランジスタ８が自然にＳｉ基板７面を
上面にして納めることができた。このことを顕微鏡によ
り確認した。
【００３８】さらに、上記ガラス基板１１と同じサイズ
（３００ｍｍ×３７０ｍｍ）のガラス基板１に７００×
９００画素のＴＦＴデイスプレイの配線だけをＴａによ
り形成した。
（３００ｍｍ×３７０ｍｍ）のガラス基板１に７００×
９００画素のＴＦＴデイスプレイの配線だけをＴａによ
り形成した。
【００３９】この様にして形成した２枚の基板１１，１
の、それぞれ配線側とトランジスタ側を酸素プラズマで
クリーニングした直後、配線とトランジスタの位置を合
わせてプレスしたのち基板１１を基板１から剥離したと
ころ、図１（ｉ）の様に配線５とトランジスタ８が一体
となった基板を作製することができた。
の、それぞれ配線側とトランジスタ側を酸素プラズマで
クリーニングした直後、配線とトランジスタの位置を合
わせてプレスしたのち基板１１を基板１から剥離したと
ころ、図１（ｉ）の様に配線５とトランジスタ８が一体
となった基板を作製することができた。
【００４０】トランジスタに接触させて透明電極ＩＴＯ
画素を形成し、対向基板と貼合わせて液晶を注入し、液
晶パネルを作製した。アクティブマトリクス駆動による
表示が欠陥無く行え、上記のようにして作製した単結晶
Ｓｉのトランジスタによるアクティブマトリクス液晶表
示装置が問題無く動作することが確認された。
画素を形成し、対向基板と貼合わせて液晶を注入し、液
晶パネルを作製した。アクティブマトリクス駆動による
表示が欠陥無く行え、上記のようにして作製した単結晶
Ｓｉのトランジスタによるアクティブマトリクス液晶表
示装置が問題無く動作することが確認された。
【００４１】（実施例２）実施例２として、以下に示す
表示装置を作製した。
表示装置を作製した。
【００４２】実施例１でのＳｉＭＯＳトランジスタに液
晶を組み合わせて表示装置を作製したことに替えて、Ｓ
ｉＭＯＳトランジスタに有機ＥＬの発光体を組み合わせ
て表示装置を作製したこと以外は、実施例１と同様にし
て表示装置を作製した。
晶を組み合わせて表示装置を作製したことに替えて、Ｓ
ｉＭＯＳトランジスタに有機ＥＬの発光体を組み合わせ
て表示装置を作製したこと以外は、実施例１と同様にし
て表示装置を作製した。
【００４３】配線５は、図４に示すように、片側のみ基
板１に形成しておき、ＳｉＭＯＳトランジスタ６を該基
板１上に配置した後に、該トランジスタ６に接触させて
透明電極ＩＴＯ画素を陽極として形成し、続いて有機Ｅ
Ｌ発光層を形成し、最後に直交する他方配線１５を陰極
として形成した。
板１に形成しておき、ＳｉＭＯＳトランジスタ６を該基
板１上に配置した後に、該トランジスタ６に接触させて
透明電極ＩＴＯ画素を陽極として形成し、続いて有機Ｅ
Ｌ発光層を形成し、最後に直交する他方配線１５を陰極
として形成した。
【００４４】アクティブマトリクス駆動による表示が欠
陥無く行え、上記のようにして作製した単結晶Ｓｉのト
ランジスタによるアクティブマトリクス有機ＥＬ表示装
置が問題無く動作することが確認された。
陥無く行え、上記のようにして作製した単結晶Ｓｉのト
ランジスタによるアクティブマトリクス有機ＥＬ表示装
置が問題無く動作することが確認された。
【００４５】（実施例３）実施例３として、以下に示す
表示装置を作製した。
表示装置を作製した。
【００４６】実施例１でＳｉの単結晶ウエハーを用いて
ＭＯＳトランジスタを作製したことに替えて、ＧａＡｓ
ウエハーを用いて面発光レーザーを作製したこと以外
は、実施例１と同様にして表示装置を作製した。
ＭＯＳトランジスタを作製したことに替えて、ＧａＡｓ
ウエハーを用いて面発光レーザーを作製したこと以外
は、実施例１と同様にして表示装置を作製した。
【００４７】配線５は、図４に示すように、片側のみ基
板１に形成しておき、該基板１上に面発光レーザー６を
配置した後に、直交する他方配線１５を形成した。
板１に形成しておき、該基板１上に面発光レーザー６を
配置した後に、直交する他方配線１５を形成した。
【００４８】アクティブマトリクス駆動による表示が欠
陥無く行え、上記のようにして作製した単結晶面発光レ
ーザーによるアクティブマトリクス表示装置が問題無く
動作することが確認された。
陥無く行え、上記のようにして作製した単結晶面発光レ
ーザーによるアクティブマトリクス表示装置が問題無く
動作することが確認された。
【００４９】以上、本発明の実施例について説明した
が、本発明はこれに限定されるものではない。
が、本発明はこれに限定されるものではない。
【００５０】
【発明の効果】本発明を用いることにより、単結晶Ｓｉ
のトランジスタや化合物半導体による発光レーザー等、
従来のアモルファスや多結晶の能動素子よりも大幅に性
能の優れた能動素子により大型の表示装置を作製するこ
とができる。
のトランジスタや化合物半導体による発光レーザー等、
従来のアモルファスや多結晶の能動素子よりも大幅に性
能の優れた能動素子により大型の表示装置を作製するこ
とができる。
【図１】本発明の表示装置の一実施例の作製方法を示す
工程図である。
工程図である。
【図２】アクティブマトリクス基板の配線を示す斜視図
である。
である。
【図３】本発明の一実施例の表示装置の斜視図である。
【図４】本発明の他の実施例の表示装置の斜視図であ
る。
る。
１ ガラス基板 ５ 配線 ７ 単結晶基板 ８ スイッチング素子 ９ フォトレジスト １１ ガラス基板 １２ 孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/42 Ｆターム(参考） 2H092 GA50 JA24 KA03 KA05 MA08 NA25 5C094 AA14 AA43 BA03 BA29 BA44 CA19 EB05 FB14 GB10 5F073 AB02 AB16 BA09 CA14 EA29 5F110 AA28 BB01 DD01 DD02 DD21 GG02 GG04 GG12 HL04 HL07 QQ16
Claims (4)
- 【請求項１】 少なくとも一枚の複数の信号線を有する
基板に能動素子がマトリクス配置された表示装置であっ
て、 各能動素子が半絶縁性の結晶上に形成され、該能動素子
が該基板上にマトリクス配置、固定されてなることを特
徴とする表示装置。 - 【請求項２】 上記能動素子が単結晶Ｓｉに作製された
ＭＯＳトランジスタであることを特徴とする請求項１記
載の表示装置。 - 【請求項３】 上記能動素子がＧａＡｓからなる化合物
結晶に作製された面発光レーザーであることを特徴とす
る請求項１記載の表示装置。 - 【請求項４】 半絶縁性の結晶上に多数の能動素子を作
製する工程、該結晶の裏面を削って所定の厚さにする工
程、各能動素子を分離する工程、表示装置における能動
素子のマトリクス配置に対応した孔を第２の基板に作製
する工程、該孔に該能動素子を設置する工程、および能
動素子が孔に設置された第２の基板と、複数の配線を有
する第１の基板とを圧着して該能動素子を第１の基板に
転写し、該配線と該能動素子を接続する工程、を包含す
ることを特徴とする表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059675A JP2001249626A (ja) | 2000-03-03 | 2000-03-03 | 表示装置および表示装置の製造方法 |
| US09/798,348 US6413838B2 (en) | 2000-03-03 | 2001-03-02 | Manufacturing method of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059675A JP2001249626A (ja) | 2000-03-03 | 2000-03-03 | 表示装置および表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001249626A true JP2001249626A (ja) | 2001-09-14 |
Family
ID=18580093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000059675A Withdrawn JP2001249626A (ja) | 2000-03-03 | 2000-03-03 | 表示装置および表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6413838B2 (ja) |
| JP (1) | JP2001249626A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332383A (ja) * | 2000-03-17 | 2001-11-30 | Seiko Epson Corp | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 |
| JP2002343945A (ja) * | 2001-05-17 | 2002-11-29 | Sony Corp | 素子配列方法、配列型電子応用装置及び配列型画像表示装置 |
| JP2004140267A (ja) * | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2005197611A (ja) * | 2004-01-09 | 2005-07-21 | Sony Corp | 微小機能素子およびその製造方法ならびに回路基板およびその製造方法ならびに電子応用装置およびその製造方法 |
| JP2006128679A (ja) * | 2005-10-24 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2007105405A1 (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置 |
| JP2011530832A (ja) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | チップ駆動機構を内蔵しているｏｌｅｄデバイス |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723576B2 (en) * | 2000-06-30 | 2004-04-20 | Seiko Epson Corporation | Disposing method for semiconductor elements |
| JP4649745B2 (ja) | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
| JP2002365614A (ja) * | 2001-06-04 | 2002-12-18 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
| US6709953B2 (en) * | 2002-01-31 | 2004-03-23 | Infineon Technologies Ag | Method of applying a bottom surface protective coating to a wafer, and wafer dicing method |
| US7242441B2 (en) | 2002-06-10 | 2007-07-10 | Seiko Epson Corporation | Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method |
| KR100484109B1 (ko) * | 2002-12-14 | 2005-04-18 | 삼성에스디아이 주식회사 | 기판 제조방법, 이 기판제조방법을 이용한 유기 전계발광표시장치의 제조방법 및 유기 전계 발광 표시장치 |
| US6960794B2 (en) * | 2002-12-31 | 2005-11-01 | Matrix Semiconductor, Inc. | Formation of thin channels for TFT devices to ensure low variability of threshold voltages |
| DE102012109460B4 (de) * | 2012-10-04 | 2024-03-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05249496A (ja) | 1992-03-05 | 1993-09-28 | Sharp Corp | 液晶表示用基板及びその製造方法 |
| JPH05249497A (ja) | 1992-03-05 | 1993-09-28 | Sharp Corp | 液晶表示用基板及びその製造方法 |
| JP3477744B2 (ja) | 1993-06-23 | 2003-12-10 | ソニー株式会社 | 発光装置及びこれを用いた立体視覚装置及びその視覚方法及びその駆動方法 |
| DE69420791T2 (de) * | 1993-07-13 | 2000-03-23 | Sony Corp | Dünnfilm-Halbleiteranordnung für Anzeigetafel mit aktiver Matrix und Verfahren zur Herstellung |
| JPH0786691A (ja) | 1993-09-14 | 1995-03-31 | Sony Corp | 発光装置 |
| US5827757A (en) * | 1996-07-16 | 1998-10-27 | Direct Radiography Corp. | Fabrication of large area x-ray image capturing element |
| JP3525316B2 (ja) * | 1996-11-12 | 2004-05-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
-
2000
- 2000-03-03 JP JP2000059675A patent/JP2001249626A/ja not_active Withdrawn
-
2001
- 2001-03-02 US US09/798,348 patent/US6413838B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332383A (ja) * | 2000-03-17 | 2001-11-30 | Seiko Epson Corp | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 |
| JP2002343945A (ja) * | 2001-05-17 | 2002-11-29 | Sony Corp | 素子配列方法、配列型電子応用装置及び配列型画像表示装置 |
| US8013335B2 (en) | 2002-10-18 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus and fabrication method of the same |
| JP2004140267A (ja) * | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9093324B2 (en) | 2002-10-18 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus and fabrication method of the same |
| US8525171B2 (en) | 2002-10-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus and fabrication method of the same |
| US8134153B2 (en) | 2002-10-18 | 2012-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus and fabrication method of the same |
| JP2005197611A (ja) * | 2004-01-09 | 2005-07-21 | Sony Corp | 微小機能素子およびその製造方法ならびに回路基板およびその製造方法ならびに電子応用装置およびその製造方法 |
| JP4595326B2 (ja) * | 2004-01-09 | 2010-12-08 | ソニー株式会社 | マイクロロッドトランジスタの製造方法、回路基板の製造方法および電子応用装置の製造方法 |
| JP2006128679A (ja) * | 2005-10-24 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| CN101400599B (zh) * | 2006-03-10 | 2010-12-01 | 松下电器产业株式会社 | 各向异性形状部件的安装方法 |
| US7528004B2 (en) | 2006-03-10 | 2009-05-05 | Panasonic Corporation | Method for mounting anisotropically-shaped members |
| WO2007105405A1 (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置 |
| JP2011530832A (ja) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | チップ駆動機構を内蔵しているｏｌｅｄデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010035556A1 (en) | 2001-11-01 |
| US6413838B2 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1945856B (zh) | 半导体器件及其制造方法 | |
| TWI362547B (en) | Peeling method and method for manufacturing display device using the peeling method | |
| US7274413B1 (en) | Flexible video display apparatus and method | |
| KR100737336B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001249626A (ja) | 表示装置および表示装置の製造方法 | |
| KR100641209B1 (ko) | 단결정 Ｓｉ 기판, ＳＯＩ 기판 및 표시 장치 | |
| KR100709305B1 (ko) | 박막 반도체 장치 및 그 제조 방법 | |
| CN102509733B (zh) | 发光装置及其制造方法 | |
| JP4027740B2 (ja) | 半導体装置の作製方法 | |
| US7939426B2 (en) | Manufacturing method of SOI substrate | |
| TW201944629A (zh) | 無邊框顯示裝置、無邊框顯示面板及其製造方法 | |
| KR100275828B1 (ko) | 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법 | |
| JP2866730B2 (ja) | 半導体回路の形成方法 | |
| US20010019371A1 (en) | Method of transferring semiconductors | |
| JP2017059839A (ja) | 半導体装置の作製方法 | |
| US20060238695A1 (en) | Display device and method for manufacturing the same | |
| JP2003345267A (ja) | 表示装置及びその製造方法 | |
| JP2004219551A (ja) | フレキシブル電子デバイスとその製造方法 | |
| JP2002353235A (ja) | アクティブマトリクス基板とそれを用いた表示装置およびその製造方法 | |
| US20210305073A1 (en) | Transfer structure and manufacturing method thereof, transfer device and manufacturing method thereof | |
| CN109449186A (zh) | Oled显示基板母板及其制作方法、和oled显示装置 | |
| JP4744820B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH0618926A (ja) | 液晶表示用大型基板およびその製造方法 | |
| JP3696214B2 (ja) | 薄膜トランジスタディスプレイパネル及びその製造方法 | |
| CN113471223A (zh) | 显示基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |