JP2002343945A

JP2002343945A - 素子配列方法、配列型電子応用装置及び配列型画像表示装置

Info

Publication number: JP2002343945A
Application number: JP2001148425A
Authority: JP
Inventors: Takehisa Natori; 武久名取
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-05-17
Filing date: 2001-05-17
Publication date: 2002-11-29
Anticipated expiration: 2021-05-17
Also published as: JP4982926B2

Abstract

(57)【要約】【課題】マトリクス状に電極線が形成されている電子応
用装置や画像表示装置において、装置基板とは別の基板
上で素子作成した後に装置基板の所定の位置に素子を正
確に配置することによって装置製造工程の簡略化と、装
置基板と素子を一体形成した場合の素子の歩留まりの低
下や素子形成時における装置基板の損傷を防止すること
等によって装置の性能の向上を図る。【解決手段】本発明は交差部を形成するように交差する
一対の電極線の電位を順次逆極性に制御し、前記電位の
極性に対して逆極性に帯電させた素子を静電気力によっ
て前記交差部に配列することを特徴とする素子配列方法
を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、素子が装置基板の
所定の位置に配設される素子配列方法、電気信号に応じ
て作動する配列型電子応用装置と画像信号に応じた画像
表示を行なう配列型画像表示装置および前記装置の製造
方法に関する。

【０００２】

【従来の技術】薄型の画像表示装置として、種々の表示
装置が開発されている。例えば発光ダイオード（ＬＥ
Ｄ）を用いた装置、液晶ディスプレイを用いた装置、プ
ラズマディスプレイを用いた装置などがある。これら画
像表示装置は、コンピューター技術の進展とともにその
適用範囲が広がりつつあり、例えば対角サイズで３０セ
ンチから１５０センチ程度の大きさの装置は、テレビジ
ョン受像機、ビデオ再生装置、ゲーム機器の出力装置に
用いられている。

【０００３】素子をマトリクス状に配列して画像表示装
置に組み上げる場合には、液晶表示装置（ＬＣＤ：Ｌｉ
ｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）やプラズ
マディスプレイ（ＰＤＰ：ＰｌａｓｍａＤｉｓｐｌａ
ｙＰａｎｅｌ）のように基板上に素子を形成するか、
或いは発光ダイオードディスプレイのように単体のＬＥ
Ｄパッケージを配列することが行なわれている。さら
に、従来のＬＣＤ、ＰＤＰの如き画像表示装置において
は、素子や画素のピッチとその製造プロセスに関し、素
子分離が出来ないために製造プロセスの当初から素子は
その画像表示装置の画素ピッチだけ間隔を空けて該画像
表示装置を構成する基板上に形成することが通常行なわ
れている。

【０００４】ところで、多結晶シリコンをチャネルとし
て用いた薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌ
ｍＴｒａｎｓｉｓｔｏｒ）をスイッチング素子及び周
辺の駆動回路として採用し、一画素毎に画素制御用のス
イッチング素子として薄膜トランジスタを配置するアク
ティブマトリクス型液晶表示装置が注目されている。高
画質を実現するためにはスイッチング特性が良好な材料
で半導体が形成される必要があり、特に多結晶シリコン
(ｐｏｌｙ−Ｓｉ)あるいは微結晶シリコン（μｃ−Ｓ
ｉ）などの多結晶シリコン（非単結晶の結晶質シリコ
ン）からなる半導体は、アモルファスシリコンからなる
半導体と比較してキャリアの移動度が１０倍から１００
倍程度大きいという特徴があり、スイッチング素子の構
成材料として非常に優れた特性を有している。

【０００５】多結晶シリコンを用いた薄膜トランジスタ
の製造工程プロセスで半導体の不純物を拡散させるため
に熱拡散が主流であったころは１２００℃までの高温処
理も行なわれていたが、現在の最高熱処理温度は９００
℃程度であり製造プロセスの低温化は着実に進んでい
る。しかしながら、プロセスの低温化が進む中において
も、この温度領域では耐熱性に優れたガラス基板を薄膜
トランジスタ製造用の絶縁基板として用いざるをえな
い。

【０００６】しかし、液晶ディスプレイの低コスト化お
よび市場の要望から、低融点ガラス板材料の使用が必要
不可欠であることから、近年、製造プロセスの最高温度
が６００℃以下になる低温プロセスの開発が進められ実
際にデバイスの作成がなされている。さらに、液晶ディ
スプレイの大画面化に伴い、製造プロセス温度をより低
くし従来のガラス基板を使用した場合よりコストを抑え
ることができる有機高分子基板を用いることも検討され
ている。

【０００７】上述のような問題に対しての解決方法とし
て、素子を実装する基板とは別の素子形成基板上に素子
を作成した後に素子を分離して実装基板に実装する方法
が行なわれている。一例として、真空チャックなどを用
いて個々の素子を所定の位置に実装する如き方法が行な
われており、さらに効率の良い工法も検討されている。

【０００８】一方、公開特許公報特開２０００−２９０
３８号公報において、静電気力を利用して基板上の所定
の位置にスペーサを配置する方法が提供されている。本
公報では、液晶表示装置を構成する基板の基板間隔を一
定にするためのスペーサを画素部以外の領域である電極
線上に選択的に配置するために、スペーサを帯電し電極
線をスペーサと逆極性もしくは同極性に制御してスペー
サを所定の位置に配置する方法を提供している。しか
し、本公報ではスペーサのみに言及するに留まり、素子
の配列方法には言及していない。

【０００９】

【発明が解決しようとする課題】電子応用装置及び画像
表示装置を構成する装置基板と素子の一体形成の方法で
は、不良な素子を選別して取り除くことができないうえ
に、良品のみを揃えて配置することができないため、一
つの基板上に配置する素子数が多くなる大画面になるほ
ど素子の歩留まりに起因する画像表示の品質の低下が問
題になる。例えば、液晶表示装置では画素制御用の薄膜
トランジスタ素子の製造プロセスにおいて非晶質シリコ
ン膜から多結晶シリコン膜を作成する際に高温でアニー
ルする必要があり、従来の液晶表示装置の装置基板上に
薄膜トランジスタ素子をはじめから形成する方法を用い
た場合、アニール時の高温によって基板が劣化する場合
がある。特に、液晶表示装置などを大画面化するための
コストダウンの方法として装置基板に安価な低耐熱性基
板を使用した場合にはアニール時の熱による装置基板の
劣化が顕著であり、画像表示装置の品質を低下させる。

【００１０】また、装置基板とは別の素子形成基板に素
子を作成しておき真空チャックなどを用いて個々の素子
を装置基板の所定の位置に配置する場合、素子サイズが
小さいとハンドリングが困難になり、素子毎の位置決め
や作業効率においても問題がある。さらにチャック時の
衝撃や装置基板に素子を配置するときの応力によって素
子がダメージを受ける場合がある。

【００１１】他の方法として装置基板上に複数の素子を
ランダムに残す方法も考えられるが、液晶表示装置の行
電極線（ゲート電極）と列電極線（データ電極）以外に
データ蓄積のためのキャパシタ用電極線やサブ画素電極
およびこれらに接続する装置基板上の電極線が形成され
ている場合、行電極線と列電極線以外の電極線上に素子
が配置されることを避ける必要がある。さらに、配置さ
れる素子の向きを制御出来ないことに起因する装置基板
上の電極線と素子の接続不良などの問題がある。光透過
領域である画素電極領域に素子が配置された場合、光が
透過する割合つまり開口率が低下し画質の低下を招く原
因となる。画質の向上とともに画像表示装置の大画面化
が進むにつれて、個々の画素を制御する駆動用素子や各
素子を接続する電極線で消費される電力も大きくなって
きている。

【００１２】

【課題を解決するための手段】帯電させた素子に対して
交差部を形成するように交差する一対の電極線の電位を
切り替えて、静電気力によって前記素子を前記交差部に
配列することを特徴とする素子配列方法を提供すること
を特徴とする。

【００１３】上記方法によれば、負に帯電させた複数の
素子を交差させた電極線上にランダムに残し、交差部を
形成する第１の電極線の電位を負に制御し、第２の電極
線の電位を正に制御することによって、第１の電極線上
に残された素子は静電斥力を受けて除去され、第２の電
極線上に残された素子は静電引力を受けそのまま第２の
電極線上に配置される。次に、第１の電極線の電位を正
に制御し、第２の電極線の電位を負に制御することによ
って第２の電極線上に配置された素子のうち第１の電極
線との交差部に配置された素子のみが該交差部に残留す
る。このとき、正の電位の絶対値を負の電位の絶対値よ
り大きい値に制御しておくことで、交差部に素子を配置
することができる。

【００１４】さらに、あらかじめ素子の電極パッドに接
着剤層を形成しておくことで、装置基板上の素子接続領
域に前記電極パッドが接触した素子のみが装置基板の素
子接続部に配設される。次に、交差部に配置された素子
のうち電極パッドの接着剤層が素子接続部に接触しなか
った素子を除去し、再び負に帯電させた複数の素子を前
記交差させた電極線上にランダムに残す。本工程を順次
繰り返すことによって精度良く交差部のすべてに素子を
配設することができる。

【００１５】また、装置基板上に第１の電極線と第２の
電極線に隣接して素子を配置する必要のない第３の電極
線が複数配線されている場合には、第３の電極線の電位
を素子に帯電させた電荷と同極性の電位に制御し、第１
の電極線と第２の電極線の電位を互いに逆極性になるよ
うに順次切り換えることによって第１の電極線と第２の
電極線の交差部にのみ素子を配置することができる。こ
のとき、あらかじめ素子の電極パッドに接着剤層を形成
しておくことで、装置基板上の素子接続領域に電極パッ
ドが接触した素子のみが装置基板の素子接続部に配設さ
れる。次に、交差部に配置された素子のうち電極パッド
の接着剤層が素子接続部に接触しなかった素子を除去
し、再び帯電させた複数の素子を装置基板上にランダム
に残す。本工程を順次繰り返すことによって精度良く第
１の電極線と第２の電極線の交差部のすべてに素子を配
設することができる。

【００１６】

【本発明の実施の形態】本発明の素子配列方法につい
て、液晶表示装置の装置基板に画素制御用の素子を配設
する製造工程を例に挙げ図面を参照して説明する。

【００１７】［第１の実施形態］まず、図１に素子２が
素子形成基板１上に形成されたところの断面図を示す。
素子２は、アクティブマトリクス型液晶表示装置の駆動
用素子として用いられる二端子素子であり、例えば、Ｍ
ＩＭ素子（ＭＩＭ：ＭｅｔａｌＩｎｓｕｒａｔｏｒ
Ｍｅｔａｌ）、ＭＳＩ素子（ＭＳＩ：ＭｅｔａｌＳｅ
ｍｉ-ＩｎｓｕｒａｔｏｒＭｅｔａｌ）、ＤＲ素子
（ＤｉｏｄｅＲｉｎｇ）、ＢＴＢダイオード（ＢＴ
Ｂ：ＢａｃｋＴｏＢａｃｋ）、Ｐｉｎダイオード等
が挙げられる。素子２は誘電体膜もしくは樹脂によって
素子本体が被覆されており、素子２の一つの面には電極
パッド３、４が形成されており、電極パッド３、４の素
子２と反対側の面には熱可塑性を有する導電性接着剤で
構成される接着剤層５が形成されている。誘電体膜や樹
脂は素子２内部の素子本体が劣化しない方法で被覆され
ていれば良い。剥離膜７は非晶質シリコン膜で形成され
ており、素子２が形成されている面とは反対側の素子形
成基板１の面からレーザービームを照射することで剥離
膜７を結晶化して素子形成基板１から素子２を分離する
ことができる。素子２は素子形成基板１上に密に形成さ
れたのち、エッチングまたはダイシングなどの工法によ
り素子形成基板１に素子分離溝６が形成され、各素子が
分離される。素子形成基板１上の素子２の素子間隔は、
素子の配設先である装置基板上に素子を配置する間隔と
一致している必要はない。素子形成基板１から分離され
た素子２は選別された後、良品のみが負に帯電される。

【００１８】次に、素子を装置基板上に配設するところ
を示す図２乃至図７の工程平面図を用いて、装置基板８
の行電極線９と列電極線１０の交差部１１に素子２を配
設する工程を順次説明する。本実施形態で用いる装置基
板８はガラス基板等で構成されており、前記ガラス基板
上にＸＹマトリックス状に電極線が形成されている。前
記電極線は、列電極線１０をガラス基板上にパターニン
グして形成し、その上に列電極線１０と行電極線９を絶
縁するための絶縁膜を形成し、さらにその上に行電極線
９をパターニングして形成し配線される。装置基板８が
液晶表示装置の装置基板である場合には、上記電極線の
他に画素電極や配向膜も形成される。まず、負に帯電さ
れた複数の素子２を装置基板８上にランダムに残し、列
電極線１０を正の電位に制御し、行電極線９を負の電位
に制御して、図２に示すように列電極線１０上にのみ素
子２を残す。このとき、装置基板８上の列電極線１０と
素子２の間には静電引力が働き素子２が列電極線１０上
にのみ配置され、行電極線９と素子２の間には静電斥力
が働くことから行電極線９上には素子２は配置されな
い。また、負に帯電させた素子２と逆極性に制御された
列電極線１０の正の電位の絶対値は、行電極線９の負の
電位の絶対値より大きい値に制御されることによって、
交差部１１に配置された素子２の装置基板８と垂直な向
きに引力が作用して、素子２が交差部１１から除去され
ることはない。素子２は列電極線１０上に配置されては
いるが向きを制御できないので、素子２のうち電極パッ
ド３、４が列電極線１０に向かう向きで配置された素子
２ａや、電極パッド３、４が装置基板８に対して反対の
向きで配置された素子２ｂなどが混在している。交差部
１１の中心に素子２が配置されたときのみ、装置基板８
に平行な面内での列電極線１０と行電極線９から受ける
静電気力の成分が平衡に保たれるので、交差部１１に配
置された素子２では、素子２の中心と交差部１１の中心
は一致している。

【００１９】次に、列電極線１０を負の電位に制御し行
電極線９を正の電位に制御すると、列電極線１０と素子
２間には静電斥力、行電極線９と素子２間には静電引力
が作用し、図３に示すように、列電極線１０上の交差部
１１以外の領域に配置されていた素子２を除去すること
ができる。このとき、初めに装置基板８上にランダムに
素子２を残したので、交差部１１のうち素子２が配置さ
れない交差部１１も存在している。

【００２０】次に、装置基板８を加熱して素子２を交差
部１１に臨む接続部に接続する。交差部１１に配置され
た素子２のうち電極パッド３、４が交差部１１に向かう
向きで配置された素子２ａは、電極パッド３、４の表面
に熱可塑性を有する導電性接着剤が塗布された接着剤層
５が形成されていることから、図４に示すように、交差
部１１に配置された素子２のうち素子２ａのみが交差部
１１に臨む接続部に接続される。一方、交差部１１に配
置されていた素子２ｂは、交差部１１に臨む接続部と接
続されないことから、装置基板８を反転させるか、もし
くは振動を与えることによって装置基板８上から除去さ
れる。

【００２１】次に、図２で説明した工程と同じ手順で列
電極線１０を正の電位に制御し、行電極線９を負の電位
に制御した状態で、負に帯電させた複数の素子２を装置
基板８上にランダムに残し、図５に示すように、列電極
線１０上の素子２が配置されていない領域に素子２を配
置する（配置された素子２の向きに応じて素子２ａ、２
ｂと区別している）。このときも、正の電位の絶対値を
負の電位の絶対値より大きい値に制御する。また、図５
の工程で残す素子２とすでに列電極線１０上に配設され
ている素子２は伴に負に帯電していることから互いに静
電斥力が作用し、素子２が重なり合って配置されること
はない。

【００２２】次に、図３で説明した工程と同じ手順で列
電極線１０を負の電位に制御し行電極線９を正の電位に
制御すると、列電極線１０と素子２間には静電斥力、行
電極線９と素子２間には静電引力が作用し、列電極線１
０上の交差部１１以外の領域に配置されていた素子２を
除去することができる。交差部１１に配置された素子２
のうち電極パッド３、４が交差部１１に向かう向きで配
置された素子２ａは電極パッド３、４に熱可塑性を有す
る導電性接着剤が塗布された接着剤層５が形成されてい
ることから、装置基板８を加熱することによって交差部
１１に配置された素子２のうち素子２ａのみが、図６に
示すように、交差部１１に臨む接続部と接続される。一
方、素子２ｂは交差部１１に臨む接続部と接続されず、
図４で説明した工程と同様に再び装置基板８から素子２
ｂは除去される。

【００２３】上記工程を繰り返し行なうことによって、
図７に示すように交差部１１にのみ素子２を配設するこ
とができる。このとき、上記工程とは逆に、素子２を帯
電させたときの極性、行電極線９及び列電極線１０の電
位の極性について、組み合わせを逆に制御しても素子２
を交差部１１に配設することが出来る。

【００２４】次に、上記工程のうち素子２を交差部１１
の接続部に接続する工程について詳細に説明する。図８
に交差部１１に配設された素子２の平面図を示す。素子
２の形状は略正方形で回転対称、またはそれと略同等の
形状をしており、交差部１１と略同じ大きさを有し、前
記正方形の各辺は行電極線９と列電極線１０の線幅と略
同程度の寸法を有している。電極パッド３は、電極パッ
ド３の中心と素子２の外形を形成する略正方形の面の中
心が一致する位置に形成されており、電極パッド４は電
極パッド３の中心と同一の中心を持つ同心円上に電極パ
ッド４の中心が位置するように形成されている。

【００２５】次に、図９に交差部１１に臨む接続部に素
子２を接続するところの工程断面図を示す。装置基板８
はその上に列電極線１０が形成され、さらに絶縁膜層１
３が形成されている。絶縁膜層１３はシリコン酸化膜や
シリコン窒化膜などの光透過性を有する材料で構成され
る。列電極線１０と電極パッド３を接続するためのビア
ホール１４が交差部１１の中心に設けられており、エッ
チングやレーザーアブレーションなどの工法を用いるな
どして形成しておく。絶縁膜層１３上には行電極線９が
形成されており、ビアホール１４と行電極線９を絶縁す
るための絶縁部１５が形成されている。さらに、行電極
線９と電極パッド４の接続部１６と列電極線１０と電極
パッド３の接続部１７を絶縁するための絶縁部１８が設
けられている。電極パッド３と列電極線１０の接続部１
７は熱可塑性を有する導電性接着剤をビアホール１４に
充填し、更に前記導電性接着剤を絶縁部１８の高さより
高く突出させて接続部１７を形成し、絶縁部１８の外縁
に絶縁部１８の高さより高く突出させて導電性接着剤を
塗布し接続部１６を設けておく。接続部１６、１７は、
交差部１１に臨み且つ接続部１７の中心と同心円上に接
続部１６の中心が一致するように設けられている。本実
施形態の行電極線９、列電極線１０および素子２は光透
過性を有しない場合が多いので、絶縁部１８、絶縁部１
５は光透過性を有しない材料で作成することができる。
交差部１１に素子２が配置されると、装置基板８を加熱
することによって接続部１６、１７の導電性接着剤と電
極パッド３、４に形成されている接着剤層５が接着され
る。ここで、交差部１１の中心に素子２が配置されたと
きのみ、装置基板８に平行な面内での列電極線１０と行
電極線９から受ける静電気力の成分が平衡に保たれるの
で、交差部１１に配置された素子２では、素子２の中心
と交差部１１の中心は一致している。電極パッド３、４
および接続部１６、１７は交差部１１の中心及び交差部
１１の中心と同一の中心を持つ同心円上に形成されるの
で素子２が装置基板８に平行な面内で回転しても電極パ
ッド３、４は行電極線９、列電極線１０と確実に接続さ
れる。

【００２６】さらに、素子が三端子素子の場合において
も上記素子配列方法とまったく同様な方法で交差部に素
子を配設することができ、図１０は交差部に素子を配置
したところを示す工程平面図である。例えば、液晶表示
装置で用いられる三端子素子は電界効果トランジスタ
（ＭＯＳＦＥＴ：ＭｅｔａｌＯｘｉｄｅＳｅｍｉＣ
ｏｎｄｕｃｔｏｒＦｅｉｌｄＥｆｆｅｃｔＴｒａ
ｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉ
ｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）などであり、交
差部１１に臨む接続部の位置に合わせて電極パッドを形
成しておくことによって素子を接続部に接続することが
できる。素子２０は、外形が略正方形であり素子本体が
誘電体膜もしくは樹脂で被覆されている。誘電体膜、樹
脂は素子２内部の素子本体が劣化しない方法で被覆され
ていれば良い。素子２０には３つの電極パッド２１、２
３、２５が形成されており、例えば素子２０が薄膜トラ
ンジスタである場合、前記３つの電極パッドは内部の素
子本体のソース、ドレイン、ゲート電極と接続されてい
る。素子２０を交差部１１に配設した場合、素子２０の
装置基板側の面の中心に電極パッド２１が形成され、電
極パッド２３、２５は電極パッド２１の中心と同一の中
心を持ち半径の異なる同心円上に形成されている。さら
に、素子２０の内部の素子本体は装置基板８とは別の素
子形成基板上で作成された後前記素子形成基板から分離
されるので、装置基板を構成する材質によって素子の製
造プロセス条件が制限されることがなく、歩留まりの良
好な素子を作成することが出来る。

【００２７】素子２０には、電極パッド２１、２３、２
５間を絶縁するための絶縁部２２、２４が同心円状に形
成されているが、あらかじめ交差部１１に形成されてい
てもよく、交差部１１に臨み素子２０に形成された電極
パッド２１、２３、２５に対応する同心円上に形成され
た接続部に前記各電極パッドが接着される。素子２０と
電極線（行電極線９と列電極線１０）及び画素電極等と
の接続部を交差部１１に臨む装置基板上の異なる層に形
成して素子２０を交差部１１に配設することが出来る。

【００２８】［第２の実施形態］本実施形態では、液晶
表示装置を構成する装置基板において、マトリクス状に
形成された行電極線と列電極線の交差部に長方形の形状
を有する素子を配設する方法について説明する。図１１
乃至図１２を用いて、素子の形状について説明し、図１
３乃至図１７を用いて装置基板に素子を配設する工程を
順に説明する。さらに、素子が装置基板に接続された構
造の一例を図１８を用いて説明する。

【００２９】まず、図１１に素子３２の断面図を示す。
素子３２は、アクティブマトリクス型液晶表示装置の駆
動用素子として用いられる二端子素子であり、例えば、
ＭＩＭ素子（ＭＩＭ：ＭｅｔａｌＩｎｓｕｒａｔｏｒ
Ｍｅｔａｌ）、ＭＳＩ素子（ＭＳＩ：ＭｅｔａｌＳ
ｅｍｉ-ＩｎｓｕｒａｔｏｒＭｅｔａｌ）、ＤＲ素子
（ＤｉｏｄｅＲｉｎｇ）、ＢＴＢダイオード（ＢＴ
Ｂ：ＢａｃｋＴｏＢａｃｋ）、Ｐｉｎダイオード等
がある。素子３２には電極パッド３３、３４が形成され
ており、誘電体膜もしくは樹脂で被覆されている。誘電
体膜、樹脂は素子３２内部の素子本体を劣化させない方
法で素子本体を被覆する。電極パッド３３、３４は被覆
された内部の素子本体の電極と各々接続されている。２
つの電極パッド３４は内部の素子本体の一方の電極と接
続されている。電極パッド３４を一つだけ形成した場
合、素子３２が交差部４１に配置されたときに素子３２
の重心が中心からずれることによって素子３２が傾き、
その傾きによる接続不良を防ぐために本実施形態のよう
に２つの電極パッドを対称に形成しておいても良い。電
極パッド３３、３４の素子３２に対して反対側の面には
熱可塑性を有する導電性接着剤を塗布して接着層３５が
形成されている。

【００３０】図１２に素子３２の平面図を示す。素子３
２は外形が略長方形であり、素子３２を形成する略長方
形の面の中心に円柱形状の電極パッド３３が形成されて
いる。電極パッド３４は電極パッド３３と同一の面３６
に形成されており、電極パッド３４の面３６上における
中心が、面３６上の電極パッド３３の中心と同一の中心
を持つ同心円上の点と一致するように電極パッド３４は
形成されている。素子３２は作成された後選別され、良
品のみを負の電荷で帯電させる。

【００３１】次に、装置基板に素子を配設する工程につ
いて詳細に説明する。図１３乃至図１７は、装置基板３
８の行電極線３９と列電極線４０の交差部４１に素子３
２を配設するところを示した工程平面図である。装置基
板３８上にはマトリックス状に電極線（行電極線３９と
列電極線４０）が形成されている。前記電極線は、列電
極線４０を装置基板３８上にパターニングして形成し、
その上に列電極線４０と行電極線３９を絶縁するための
絶縁膜を形成し、さらにその上に行電極線３９をパター
ニングして形成し配線される。装置基板３８が液晶表示
装置の装置基板である場合には、上記電極線の他に画素
電極や配向膜も形成される。

【００３２】まず、列電極線４０を正の電位に制御し、
行電極線３９を負の電位に制御し、図１３に示すよう
に、装置基板３８上に負に帯電された複数の素子３２を
ランダムに残す。このとき、装置基板３８上の列電極線
４０と素子３２の間には静電引力が作用し素子３２が列
電極線４０上にのみ配置される。行電極線９と素子３２
の間には静電斥力が働くことから行電極線３９上には素
子３２は配置されない。このとき、正の電位の絶対値を
負の電位の絶対値より大きい値に制御し、交差部４１上
の素子２ａ、２ｂが除去されないようにする。素子３２
は列電極線４０上に配置されてはいるが、装置基板３８
上に複数の素子３２がランダムに残され素子３２の向き
を制御できないことから、電極パッド３３、３４が列電
極線４０に向かう向きで配置された素子３２ａや、電極
パッド３３、３４が形成された面と反対の素子３２の面
が列電極線４０に向かう向きで配置された素子３２ｂな
どが混在している。

【００３３】次に、列電極線４０を負の電位に制御し、
行電極線３９を正の電位に制御すると列電極線４０と素
子３２ａおよび素子３２ｂ間には静電斥力、行電極線３
９と素子３２ａ及び素子３２ｂ間には静電引力が作用す
ることから、列電極線４０上の交差部４１以外の領域に
配置されていた素子３２ａ及び素子３２ｂを除去するこ
とができ、図１４に示すように、交差部４１にのみ素子
３２ａもしくは素子３２ｂが配置される。このときも、
正の電位の絶対値を負の電位の絶対値より大きい値に制
御し、交差部４１上の素子３２ａ、３２ｂが除去されな
いようにする。また、図１３で素子３２を装置基板３８
上にランダムに残したので、素子３２が配置されない交
差部４１が存在する場合もある。

【００３４】次に、装置基板３８を加熱して交差部４１
に配置された素子３２ａを装置基板３８上の接続部と接
着させる。交差部４１に配置された素子３２のうち電極
パッド３３、３４が交差部４１に向かう向きで配置され
た素子３２ａは、電極パッド３３、３４に熱可塑性を有
する導電性接着剤が塗布された接着剤層３５が形成され
ていることから、交差部４１に配置された素子３２のう
ち素子３２ａのみが交差部４１に臨む接続部と接着され
る。一方、交差部４１に配置された素子３２ｂは、交差
部４１に臨む接続部と接着されないことから、装置基板
３８を反転させるか、もしくは振動を与える等の方法に
よって装置基板３８上から除去され、図１５に示すよう
に、素子２ａのみが交差部４１に配置されて接続されて
いる。

【００３５】次に、図１３を用いて説明した工程と同じ
手順により列電極線４０を正の電位に制御し行電極線３
９を負の電位に制御した状態で、負に帯電させた複数の
素子３２を装置基板３８上にランダムに残し、図１６に
示すように、列電極線４０上の素子３２が配置されてい
ない領域に素子３２を配置する。このとき、図１６で説
明する工程で残す素子３２とすでに列電極線４０上に配
設されている素子３２は伴に負に帯電していることから
互いに静電斥力が作用し、素子３２が重なり合って配置
されることはない。

【００３６】次に、図３で説明した工程と同じ手順で列
電極線４０を負の電位に制御し、行電極線３９を正の電
位に制御すると列電極線４０と素子３２間には静電斥
力、行電極線３９と素子３２間には静電引力が作用し、
列電極線４０上の交差部４１以外の領域に配置されてい
た素子３２を除去することができる。装置基板８を加熱
することによって交差部４１に配置された素子３２のう
ち電極パッド３、４が交差部４１に向かう向きで配置さ
れた素子３２ａは、電極パッド３、４に熱可塑性を有す
る導電性接着剤が塗布された接着剤層５が形成されてい
ることから、交差部４１に配置された素子３２のうち素
子３２ａのみが交差部４１に臨む接続部と接着される。
一方、素子３２ｂは交差部４１に臨む接続部と接着され
ないことから、再び装置基板３８から除去されることに
なる。上記工程を繰り返し行なうことによって、図１７
に示すように、交差部４１にのみ素子３２を配設するこ
とができる。

【００３７】次に、素子３２が交差部４１に配置され、
行電極線３９と列電極線４０に接続されたところの構造
の断面図を図１８に示す。装置基板３８上に列電極線４
０がパターニングされて形成され列電極４０を他の電極
線と絶縁するための絶縁膜層４３が形成されている。絶
縁膜層４３はシリコン酸化膜やシリコン窒化膜などの光
透過性を有する材料で構成される。列電極線４０と電極
パッド３３を接続するためのビアホール４４が交差部４
１の中心に形成されている。ビアホール４４はエッチン
グやレーザーアブレーションなどの工法を用いるなどし
て形成される。絶縁膜層４３上には行電極線３９が形成
されており、ビアホール４４と行電極線３９を絶縁する
ための絶縁部４６が設けられている。また、さらにその
上に行電極線３９と電極パッド３４の接続部４７と列電
極線４０と電極パッド３３と列電極線４０の接続部４５
は熱可塑性を有する導電性接着剤をビアホール４４に充
填し、更に前記導電性接着剤を絶縁部４８の高さより高
く突出させて接続部４５を設けておく。電極パッド３３
の接続部４５を絶縁するための絶縁部４８が設けられて
いる。絶縁部４８の外縁には絶縁部４８の高さより高く
突出させて前記導電性接着剤を塗布して接続部４７を設
けておく。本実施形態の行電極線３９、列電極線４０お
よび素子３２は光透過性を有しない場合が多いので、絶
縁部４６、４８は光透過性を有しない材料で形成するこ
とができる。交差部４１に素子３２が配置されると、装
置基板３８を加熱することによって接続部４５、４７及
び接着剤層３５の導電性接着剤を介して電極パッド３
３、３４が行電極線３９と列電極線４０に接続される。

【００３８】ところで、第１の実施形態と異なり本実施
形態では素子３２が長方形をしていることから素子３２
が交差部４１に配設されるときの素子３２の向きの制御
が重要になる。本実施形態における交差部４１の構造で
は、一旦列電極線４０の長手方向に沿う向きで列電極線
４０上に配置された素子３２は、列電極線４０を正の電
位に制御し列電極線４０を負の電位に制御すると、列電
極線４０の交差部４１から列電極線４０の長手方向に向
かって伸びる両方の電極線の領域から静電引力を受け、
素子３２の長手方向が行電極線３９の長手方向に揃う向
きに配置される。さらに、繰り返し行電極線３９、列電
極線４０について交互に電位の極性を切り換えることに
よって素子３２の位置を交差部４１の中心に揃え且つ素
子３２の長手方向を行電極線３９の長手方向に揃えるこ
とができる。

【００３９】また、本実施形態のように装置基板３８上
に同一間隔に形成された交差部４１に素子３２を配設し
た場合には、単に特性の揃った素子３２を交差部４１に
配設して画面内の画素の動作を行なうことができるだけ
でなく、装置基板３８とそれに対向する装置基板を張り
合わせる構造を備える液晶表示装置等においては、対向
する装置基板間の距離を画面内で一定に保持するための
スペーサとしても素子３２を機能させることができる。

【００４０】［第３の実施形態］画像表示装置の装置基
板上に行電極線と列電極線以外の第３の電極線が配線さ
れている場合に、第３の電極線上に素子が配置されるこ
とがなく行電極線と列電極線の交差部に素子を配置する
工程について、図１９乃至図２５を用いて順に説明す
る。

【００４１】素子５２は、第１の実施形態で用いた素子
と同一の構造を具備している外形が正方形の素子であ
り、例えば二端子素子であるダイオードや三端子素子で
ある薄膜トラジスタ等である。素子５２を形成する一つ
の面には電極パッドが形成されており、電極パッドを形
成する面のうち素子５２と反対面の表面には熱可塑性を
有する導電性接着剤が塗布された接着剤層が形成されて
いる。

【００４２】本実施形態における装置基板５１はガラス
基板であり、行電極線５３と列電極線５４が設けられ、
行電極線５３と列電極線５４によって交差部５５を形成
されている。さらに第３の電極線５６が列電極線５４と
平行に複数形成されている。第３の電極線５６は素子５
２を交差部５５に配設した後列電極線５４と接続され、
例えば、装置基板５１上の電極線における電気抵抗を抑
え、装置基板５１における消費電力を抑制する機能を有
する場合や、行電極線５３や列電極線５４に送信する画
像信号以外の信号を素子５２に送信するために、素子５
２を交差部５５に配設した後素子５２と接続される電極
線である。また、第３の電極線５６は、行電極線５３や
列電極線５４と装置基板５１の同一面に形成されている
必要はなく、装置基板５１中の異なる層に形成されてい
ても良い。

【００４３】次に、列電極線５４を正の電位に制御し、
行電極線５３と第３の電極線５６の電位を負に制御した
状態で、負に帯電させた複数の素子５２を装置基板５１
上にランダムに残す。素子５２と列電極線５４には静電
引力が作用し、行電極線５３及び第３の電極と素子５２
間には静電斥力が作用することによって、図１９に示す
ように、列電極線５４上にのみ素子５２が配置される。
このとき、列電極線５４の正の電位の絶対値は、行電極
線５３と第３の電極線５６の負の電位の絶対値より大き
くなるように制御する。

【００４４】次に、列電極線５４及び第３の電極線５６
を負の電位に制御し行電極線５３を正の電位に制御する
と、図２０に示すように、列電極線５４上の交差部５５
以外の領域に配置された素子５２は静電斥力によって除
去される。このとき、素子５２のうち、素子５２に形成
された電極パッドが装置基板５１に向い合う向きで交差
部５５に配置された素子５２ａと前記電極パッドが形成
された素子５２の面が装置基板５１と反対側になった向
きで配置された素子５２ｂが混在しており、装置基板５
１を加熱することによって、図２１に示すように、素子
５２ａのみが交差部５５に臨む接続部と接着される。こ
こで、交差部５５に臨む接続部と接着されない素子５２
ｂは、装置基板５１を反転させるなどして除去される。
このとき、前工程と同様に、正の電位の絶対値は、負の
電位の絶対値より大きくなるように制御する。

【００４５】次に、列電極線５４を正の電位に制御し行
電極線５３と第３の電極線５６の電位を負に制御した状
態で、装置基板５１上に負に帯電させた複数の素子５２
をランダムに残すと、図２２に示すように、静電気力に
よって列電極線５４上の素子５２が配置されていない領
域に素子５２が配置され、続いて、図２３に示すよう
に、列電極線５４及び第３の電極線５６を負の電位に制
御し行電極線５３を正の電位に制御すると、交差部５５
以外の列電極線５４上に配置された素子５２が静電気力
によって除去され、素子５２が配置されていなかった交
差部５５にも素子５２が配置される。このときも、前工
程と同様に、正の電位の絶対値は、負の電位の絶対値よ
り大きくなるように制御する。

【００４６】さらに、装置基板５１を加熱することによ
って素子５２ａのみが交差部５５に臨む接続部に接着さ
れ、素子５２ｂは装置基板５１を反転させるなどして除
去され、図２４に示すように素子５２が配設されていな
かった交差部５５に素子５２が配設される。上記工程を
繰り返し行なうことによって、装置基板上にマトリクス
状に形成された行電極線と列電極線以外の複数の電極線
が形成されている場合においても、図２５に示すように
行電極線と列電極線が臨んで形成されるすべての交差部
に素子を配設することが出来る。また、図１９乃至図２
５を用いて説明した工程において、素子５２を帯電させ
る電荷や、行電極線５３と列電極線５４及び第３の電極
線５６の電位について、上述の極性の組み合わせと逆に
しても同様な結果を得ることが出来る。

【００４７】

【発明の効果】画像表示装置の画素を制御する素子を装
置基板とは別に作成することができるので、素子の製造
工程の条件が装置基板の材質によって制限されることが
なくなり素子の品質を向上させることができる。さら
に、素子作成後に素子を選別できるので装置基板上に実
装する素子の特性を揃えることができ、画素制御を確実
に行なうことができる。

【００４８】また、等間隔に電極線の交差部が形成され
る場合には、対向する２つの基板によって構成される画
像表示装置等が基板間距離を一定に保持するためのスペ
ーサとして素子自体機能も果たすこともできる。

【００４９】さらに、装置基板に直接素子を作成する必
要がないので、高温の製造プロセスを必要とする素子に
おいては良好な歩留まりで素子を製造することができ
る。また、装置基板と素子が一体形成ではないことから
不良品を除くだけでなく特性を揃えて素子を装置基板に
配列することができ、高品位の画質を得ることができ
る。

【００５０】また、素子単体で扱う必要がなく多数同時
に整列させることができるので比較的容易に画像表示装
置が作成可能であり、ハンドリングに真空チャックを使
用しないことにより画像認識の必要がなく小型の素子を
扱うことができる。

【００５１】消費電力を抑制するために複数の電極線を
作成した場合でも、素子を配設する必要のない電極線の
領域を除いて所望の電極線の交差部にのみ素子を配設す
ることができ、消費電力の低減と画質の向上を同時に実
現できる。以上の利点によって特に大画面の画像表示装
置を作成するうえで本発明の効果は絶大である。

【図面の簡単な説明】

【図１】本発明の素子配列方法の一実施形態に係る外形
が正方形の素子を素子形成基板上に作成したところを示
す工程断面図である。

【図２】本発明の素子配列方法の一実施形態に係るマト
リクス状に配列される複数の電極線のうち列電極線上に
外形が正方形の素子を配置したところを示す工程平面図
である。

【図３】本発明の素子配列方法の一実施形態に係るマト
リクス状に配列される複数の電極線の交差部の一部に外
形が正方形の素子を配置したところを示す工程平面図で
ある。

【図４】本発明の素子配列方法の一実施形態に係るマト
リクス状に配列される複数の電極線の交差部の一部に外
形が正方形の素子を交差部に配設したところを示す工程
平面図である。

【図５】本発明の素子配列方法の一実施形態に係る外形
が正方形の素子をマトリクス状に配列される複数の電極
線のうち列電極線上に配置したところを示す工程平面図
である。

【図６】本発明の素子配列方法の一実施形態に係る外形
が正方形の素子を交差部の一部に配設したところを示す
工程平面図である。

【図７】本発明の素子配列方法の一実施形態に係る外形
が正方形の素子をすべての交差部に配設したところを示
す工程断面図である。

【図８】本発明の素子配列方法の一実施形態に係る交差
部に外形が正方形の素子を配設したところを示す工程平
面図である。

【図９】本発明の素子配列方法の一実施形態に係る交差
部に外形が正方形の素子を配設したところを示す工程断
面図である。

【図１０】本発明の素子配列方法の一実施形態に係る外
形が正方形の三端子素子を交差部に配設したところを示
す工程平面図である。

【図１１】本発明の素子配列方法の一実施形態に係る外
形が長方形の素子の断面図である。

【図１２】本発明の素子配列方法の一実施形態に係る外
形が長方形の素子の平面図である。

【図１３】本発明の素子配列方法の一実施形態に係るマ
トリクス状に配列される複数の電極線のうち列電極線上
に外形が長方形の素子を配置したところを示す工程平面
図である。

【図１４】本発明の素子配列方法の一実施形態に係るマ
トリクス状に配列される複数の電極線の交差部に外形が
長方形の素子を配置したところを示す工程平面図であ
る。

【図１５】本発明の素子配列方法の一実施形態に係るマ
トリクス状に配列される複数の電極線の交差部の一部に
外形が長方形の素子を配設したところを示す工程平面図
である。

【図１６】本発明の素子配列方法の一実施形態に係る外
形が長方形の素子をマトリクス状に配列される複数の電
極線のうち列電極線上に配置したところを示す工程平面
図である。

【図１７】本発明の素子配列方法の一実施形態に係る外
形が長方形の素子をすべての交差部に配設したところを
示す工程平面図である

【図１８】本発明の素子配列方法の一実施形態に係る交
差部に外形が長方形の素子を配設したところを示す工程
断面図である。

【図１９】本発明の素子配列方法の一実施形態に係るマ
トリクス状に配列される複数の電極線のうち列電極線上
に外形が正方形の素子を配置したところを示す工程平面
図である。

【図２０】本発明の素子配列方法の一実施形態に係るマ
トリクス状に配列される複数の電極線のうち列電極線上
に外形が正方形の素子を配置したところを示す工程平面
図である。

【図２１】本発明の素子配列方法の一実施形態に係る一
部の交差部に外形が正方形の素子を配設したところを示
す工程平面図である。

【図２２】本発明の素子配列方法の一実施形態に係るマ
トリクス状に配列される複数の電極線のうち列電極線上
に外形が正方形の素子を配置したところを示す工程平面
図である。

【図２３】本発明の素子配列方法の一実施形態に係る交
差部に外形が正方形の素子を配置したところを示す工程
平面図である。

【図２４】本発明の素子配列方法の一実施形態に係る一
部の交差部に外形が正方形の素子を配設したところを示
す工程平面図である。

【図２５】本発明の素子配列方法の一実施形態に係るす
べての交差部に外形が正方形の素子を配設したところを
示す工程平面図である。

【符号の説明】

１素子形成基板２素子２ａ素子２ｂ素子３、４、２１、２３、２５、３３、３４電極パッド５、３５接着剤層６素子分離溝７剥離膜８、３８、５１装置基板９、３９、５３行電極線１０、４０、５４列電極線１１、４１、５５交差部１３、４３絶縁膜層１４ビアホール１５、１６、１７、１８、２２、２４、４６、４７、４
８絶縁部２０素子３２素子３２ａ素子３２ｂ素子３６面４４ビアホール４５接続部５２素子５２ａ素子５２ｂ素子５６第３の電極線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/30 ３３８Ｇ０９Ｆ 9/30 ３３８Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/60 ３１１Ｑ 21/60 ３１１ 29/78 ６２７Ｄ 29/786 Ｆターム(参考） 2H092 JA01 JA03 JA05 JA06 JA10 JA12 JA24 JA27 JA31 JB02 JB72 MA00 MA01 MA51 NA13 NA29 PA01 5C094 AA14 AA21 AA42 AA43 AA47 AA48 BA03 BA04 CA19 DA11 DA20 DB01 DB04 EA04 EA10 EC03 FA01 FA02 FB12 FB14 FB15 GB10 5F044 KK04 KK06 KK09 KK23 LL07 PP17 QQ01 5F110 AA28 DD02 DD13 DD14 EE37 HM19 QQ16 5G435 AA16 AA17 CC09 EE32 EE42 HH12 HH13 HH14 KK05

Claims

【特許請求の範囲】

【請求項１】帯電させた素子に対して交差部を形成す
るように交差する一対の電極線の電位を切り替えて、静
電気力によって前記素子を前記交差部に配列することを
特徴とする素子配列方法。
【請求項２】一方の電極線の電位を前記素子と同極性に
制御し他方の電位を逆極性に制御した後、前記一方の電
極線の電位を逆極性に制御して且つ前記他方の電極線の
電位を同極性に制御することを特徴とする請求項１記載
の素子配列方法。
【請求項３】前記素子と逆極性の電位の絶対値は、前記
素子と同極性の電位の絶対値より大なることを特徴とす
る請求項２記載の素子配列方法。
【請求項４】前記一対の電極線は配線用基板上にマトリ
クス状に複数形成されていることを特徴とする請求項１
に記載の素子配列方法。
【請求項５】前記素子は回転対称またはそれと同等の
形状を有することを特徴とする請求項１記載の素子配列
方法。
【請求項６】前記素子は実質的に矩形状の形状を有す
ることを特徴とする請求項１記載の素子配列方法。
【請求項７】前記素子は誘電体材料に被覆されている
ことを特徴とする請求項１記載の素子配列方法。
【請求項８】前記素子は薄膜トランジスタ若しくは発
光素子を含む構造を有することを特徴とする請求項１記
載の素子配列方法。
【請求項９】前記素子は前記電極線の線幅と同程度の寸
法を有することを特徴とする請求項１記載の素子配列方
法。
【請求項１０】前記交差部は前記一対の電極線の中の双
方の電極線の接続部が臨む構造を有することを特徴とす
る請求項１記載の素子配列方法。
【請求項１１】前記各接続部は同心円状に臨む構造を有
することを特徴とする請求項１０記載の素子配列方法。
【請求項１２】前記素子の電極パッドには予め接着剤層
が形成されていることを特徴とする請求項１記載の素子
配列方法。
【請求項１３】前記接着剤層は導電性接着剤を塗布して
形成されていることを特徴とする請求項１２記載の素子
配列方法。
【請求項１４】前記電極線に隣接して複数の配線電極線
を配設し、前記素子の配列後に複数の配線電極線と前記
素子を接続させることを特徴とする請求項１記載の素子
配列方法。
【請求項１５】前記帯電させた素子の配列時に前記複数
の配線電極線を前記帯電させた素子の極性と同極性の電
位に制御することを特徴とする請求項１４記載の素子配
列方法。
【請求項１６】帯電させた素子に対して交差部を形成す
るように交差する一対の電極線の電位を切り替えて、静
電気力によって前記素子を前記交差部に配列してなるこ
とを特徴とする配列型電子応用装置。
【請求項１７】帯電させた素子に対して交差部を形成す
るように交差する一対の電極線の電位を切り替えて、静
電気力によって前記素子を前記交差部に配列してなるこ
とを特徴とする配列型画像表示装置。
【請求項１８】前記画素用素子は薄膜トランジスタ若
しくは発光素子を含む構造を有することを特徴とする請
求項１７記載の配列型画像表示装置。