JP4982926B2 - 素子配列方法 - Google Patents
素子配列方法 Download PDFInfo
- Publication number
- JP4982926B2 JP4982926B2 JP2001148425A JP2001148425A JP4982926B2 JP 4982926 B2 JP4982926 B2 JP 4982926B2 JP 2001148425 A JP2001148425 A JP 2001148425A JP 2001148425 A JP2001148425 A JP 2001148425A JP 4982926 B2 JP4982926 B2 JP 4982926B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- electrode line
- electrode lines
- intersection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、素子が装置基板の所定の位置に配設される素子配列方法に関する。
【０００２】
【従来の技術】
薄型の画像表示装置として、種々の表示装置が開発されている。例えば発光ダイオード（ＬＥＤ）を用いた装置、液晶ディスプレイを用いた装置、プラズマディスプレイを用いた装置などがある。これら画像表示装置は、コンピューター技術の進展とともにその適用範囲が広がりつつあり、例えば対角サイズで３０センチから１５０センチ程度の大きさの装置は、テレビジョン受像機、ビデオ再生装置、ゲーム機器の出力装置に用いられている。
【０００３】
素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やプラズマディスプレイ（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）のように基板上に素子を形成するか、或いは発光ダイオードディスプレイのように単体のＬＥＤパッケージを配列することが行なわれている。さらに、従来のＬＣＤ、ＰＤＰの如き画像表示装置においては、素子や画素のピッチとその製造プロセスに関し、素子分離が出来ないために製造プロセスの当初から素子はその画像表示装置の画素ピッチだけ間隔を空けて該画像表示装置を構成する基板上に形成することが通常行なわれている。
【０００４】
ところで、多結晶シリコンをチャネルとして用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子及び周辺の駆動回路として採用し、一画素毎に画素制御用のスイッチング素子として薄膜トランジスタを配置するアクティブマトリクス型液晶表示装置が注目されている。高画質を実現するためにはスイッチング特性が良好な材料で半導体が形成される必要があり、特に多結晶シリコン(ｐｏｌｙ−Ｓｉ)あるいは微結晶シリコン（μｃ−Ｓｉ）などの多結晶シリコン（非単結晶の結晶質シリコン）からなる半導体は、アモルファスシリコンからなる半導体と比較してキャリアの移動度が１０倍から１００倍程度大きいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。
【０００５】
多結晶シリコンを用いた薄膜トランジスタの製造工程プロセスで半導体の不純物を拡散させるために熱拡散が主流であったころは１２００℃までの高温処理も行なわれていたが、現在の最高熱処理温度は９００℃程度であり製造プロセスの低温化は着実に進んでいる。しかしながら、プロセスの低温化が進む中においても、この温度領域では耐熱性に優れたガラス基板を薄膜トランジスタ製造用の絶縁基板として用いざるをえない。
【０００６】
しかし、液晶ディスプレイの低コスト化および市場の要望から、低融点ガラス板材料の使用が必要不可欠であることから、近年、製造プロセスの最高温度が６００℃以下になる低温プロセスの開発が進められ実際にデバイスの作成がなされている。さらに、液晶ディスプレイの大画面化に伴い、製造プロセス温度をより低くし従来のガラス基板を使用した場合よりコストを抑えることができる有機高分子基板を用いることも検討されている。
【０００７】
上述のような問題に対しての解決方法として、素子を実装する基板とは別の素子形成基板上に素子を作成した後に素子を分離して実装基板に実装する方法が行なわれている。一例として、真空チャックなどを用いて個々の素子を所定の位置に実装する如き方法が行なわれており、さらに効率の良い工法も検討されている。
【０００８】
一方、公開特許公報特開２０００−２９０３８号公報において、静電気力を利用して基板上の所定の位置にスペーサを配置する方法が提供されている。本公報では、液晶表示装置を構成する基板の基板間隔を一定にするためのスペーサを画素部以外の領域である電極線上に選択的に配置するために、スペーサを帯電し電極線をスペーサと逆極性もしくは同極性に制御してスペーサを所定の位置に配置する方法を提供している。しかし、本公報ではスペーサのみに言及するに留まり、素子の配列方法には言及していない。
【０００９】
【発明が解決しようとする課題】
電子応用装置及び画像表示装置を構成する装置基板と素子の一体形成の方法では、不良な素子を選別して取り除くことができないうえに、良品のみを揃えて配置することができないため、一つの基板上に配置する素子数が多くなる大画面になるほど素子の歩留まりに起因する画像表示の品質の低下が問題になる。例えば、液晶表示装置では画素制御用の薄膜トランジスタ素子の製造プロセスにおいて非晶質シリコン膜から多結晶シリコン膜を作成する際に高温でアニールする必要があり、従来の液晶表示装置の装置基板上に薄膜トランジスタ素子をはじめから形成する方法を用いた場合、アニール時の高温によって基板が劣化する場合がある。特に、液晶表示装置などを大画面化するためのコストダウンの方法として装置基板に安価な低耐熱性基板を使用した場合にはアニール時の熱による装置基板の劣化が顕著であり、画像表示装置の品質を低下させる。
【００１０】
また、装置基板とは別の素子形成基板に素子を作成しておき真空チャックなどを用いて個々の素子を装置基板の所定の位置に配置する場合、素子サイズが小さいとハンドリングが困難になり、素子毎の位置決めや作業効率においても問題がある。さらにチャック時の衝撃や装置基板に素子を配置するときの応力によって素子がダメージを受ける場合がある。
【００１１】
他の方法として装置基板上に複数の素子をランダムに残す方法も考えられるが、液晶表示装置の行電極線（ゲート電極）と列電極線（データ電極）以外にデータ蓄積のためのキャパシタ用電極線やサブ画素電極およびこれらに接続する装置基板上の電極線が形成されている場合、行電極線と列電極線以外の電極線上に素子が配置されることを避ける必要がある。さらに、配置される素子の向きを制御出来ないことに起因する装置基板上の電極線と素子の接続不良などの問題がある。光透過領域である画素電極領域に素子が配置された場合、光が透過する割合つまり開口率が低下し画質の低下を招く原因となる。画質の向上とともに画像表示装置の大画面化が進むにつれて、個々の画素を制御する駆動用素子や各素子を接続する電極線で消費される電力も大きくなってきている。
【００１２】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するため、本発明の素子配列方法は、帯電させた素子に対して交差部を形成するように交差する一対の電極線の電位を切り替えて、静電気力によって前記素子を前記交差部に配列した素子配列方法であり、一方の電極線の電位を素子と同極性に制御し他方の電位を逆極性に制御した後、一方の電極線の電位を逆極性に制御して且つ他方の電極線の電位を同極性に制御する。そして、素子と逆極性の電位の絶対値は、前記素子と同極性の電位の絶対値より大にした、ことを特徴とする。
【００１３】
上記方法によれば、負に帯電させた複数の素子を交差させた電極線上にランダムに残し、交差部を形成する第１の電極線の電位を負に制御し、第２の電極線の電位を正に制御することによって、第１の電極線上に残された素子は静電斥力を受けて除去され、第２の電極線上に残された素子は静電引力を受けそのまま第２の電極線上に配置される。次に、第１の電極線の電位を正に制御し、第２の電極線の電位を負に制御することによって第２の電極線上に配置された素子のうち第１の電極線との交差部に配置された素子のみが該交差部に残留する。このとき、正の電位の絶対値を負の電位の絶対値より大きい値に制御しておくことで、交差部に素子を配置することができる。
【００１４】
さらに、あらかじめ素子の電極パッドに接着剤層を形成しておくことで、装置基板上の素子接続領域に前記電極パッドが接触した素子のみが装置基板の素子接続部に配設される。次に、交差部に配置された素子のうち電極パッドの接着剤層が素子接続部に接触しなかった素子を除去し、再び負に帯電させた複数の素子を前記交差させた電極線上にランダムに残す。本工程を順次繰り返すことによって精度良く交差部のすべてに素子を配設することができる。
【００１５】
また、装置基板上に第１の電極線と第２の電極線に隣接して素子を配置する必要のない第３の電極線が複数配線されている場合には、第３の電極線の電位を素子に帯電させた電荷と同極性の電位に制御し、第１の電極線と第２の電極線の電位を互いに逆極性になるように順次切り換えることによって第１の電極線と第２の電極線の交差部にのみ素子を配置することができる。このとき、あらかじめ素子の電極パッドに接着剤層を形成しておくことで、装置基板上の素子接続領域に電極パッドが接触した素子のみが装置基板の素子接続部に配設される。次に、交差部に配置された素子のうち電極パッドの接着剤層が素子接続部に接触しなかった素子を除去し、再び帯電させた複数の素子を装置基板上にランダムに残す。本工程を順次繰り返すことによって精度良く第１の電極線と第２の電極線の交差部のすべてに素子を配設することができる。
【００１６】
【本発明の実施の形態】
本発明の素子配列方法について、液晶表示装置の装置基板に画素制御用の素子を配設する製造工程を例に挙げ図面を参照して説明する。
【００１７】
［第１の実施形態］
まず、図１に素子２が素子形成基板１上に形成されたところの断面図を示す。素子２は、アクティブマトリクス型液晶表示装置の駆動用素子として用いられる二端子素子であり、例えば、ＭＩＭ素子（ＭＩＭ：Ｍｅｔａｌ Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＭＳＩ素子（ＭＳＩ：Ｍｅｔａｌ Ｓｅｍｉ-Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＤＲ素子（Ｄｉｏｄｅ Ｒｉｎｇ）、ＢＴＢダイオード（ＢＴＢ：Ｂａｃｋ Ｔｏ Ｂａｃｋ）、Ｐｉｎダイオード等が挙げられる。
素子２は誘電体膜もしくは樹脂によって素子本体が被覆されており、素子２の一つの面には電極パッド３、４が形成されており、電極パッド３、４の素子２と反対側の面には熱可塑性を有する導電性接着剤で構成される接着剤層５が形成されている。誘電体膜や樹脂は素子２内部の素子本体が劣化しない方法で被覆されていれば良い。剥離膜７は非晶質シリコン膜で形成されており、素子２が形成されている面とは反対側の素子形成基板１の面からレーザービームを照射することで剥離膜７を結晶化して素子形成基板１から素子２を分離することができる。素子２は素子形成基板１上に密に形成されたのち、エッチングまたはダイシングなどの工法により素子形成基板１に素子分離溝６が形成され、各素子が分離される。素子形成基板１上の素子２の素子間隔は、素子の配設先である装置基板上に素子を配置する間隔と一致している必要はない。素子形成基板１から分離された素子２は選別された後、良品のみが負に帯電される。
【００１８】
次に、素子を装置基板上に配設するところを示す図２乃至図７の工程平面図を用いて、装置基板８の行電極線９と列電極線１０の交差部１１に素子２を配設する工程を順次説明する。本実施形態で用いる装置基板８はガラス基板等で構成されており、前記ガラス基板上にＸＹマトリックス状に電極線が形成されている。前記電極線は、列電極線１０をガラス基板上にパターニングして形成し、その上に列電極線１０と行電極線９を絶縁するための絶縁膜を形成し、さらにその上に行電極線９をパターニングして形成し配線される。装置基板８が液晶表示装置の装置基板である場合には、上記電極線の他に画素電極や配向膜も形成される。まず、負に帯電された複数の素子２を装置基板８上にランダムに残し、列電極線１０を正の電位に制御し、行電極線９を負の電位に制御して、図２に示すように列電極線１０上にのみ素子２を残す。このとき、装置基板８上の列電極線１０と素子２の間には静電引力が働き素子２が列電極線１０上にのみ配置され、行電極線９と素子２の間には静電斥力が働くことから行電極線９上には素子２は配置されない。また、負に帯電させた素子２と逆極性に制御された列電極線１０の正の電位の絶対値は、行電極線９の負の電位の絶対値より大きい値に制御されることによって、交差部１１に配置された素子２の装置基板８と垂直な向きに引力が作用して、素子２が交差部１１から除去されることはない。素子２は列電極線１０上に配置されてはいるが向きを制御できないので、素子２のうち電極パッド３、４が列電極線１０に向かう向きで配置された素子２ａや、電極パッド３、４が装置基板８に対して反対の向きで配置された素子２ｂなどが混在している。交差部１１の中心に素子２が配置されたときのみ、装置基板８に平行な面内での列電極線１０と行電極線９から受ける静電気力の成分が平衡に保たれるので、交差部１１に配置された素子２では、素子２の中心と交差部１１の中心は一致している。
【００１９】
次に、列電極線１０を負の電位に制御し行電極線９を正の電位に制御すると、列電極線１０と素子２間には静電斥力、行電極線９と素子２間には静電引力が作用し、図３に示すように、列電極線１０上の交差部１１以外の領域に配置されていた素子２を除去することができる。このとき、初めに装置基板８上にランダムに素子２を残したので、交差部１１のうち素子２が配置されない交差部１１も存在している。
【００２０】
次に、装置基板８を加熱して素子２を交差部１１に臨む接続部に接続する。交差部１１に配置された素子２のうち電極パッド３、４が交差部１１に向かう向きで配置された素子２ａは、電極パッド３、４の表面に熱可塑性を有する導電性接着剤が塗布された接着剤層５が形成されていることから、図４に示すように、交差部１１に配置された素子２のうち素子２ａのみが交差部１１に臨む接続部に接続される。一方、交差部１１に配置されていた素子２ｂは、交差部１１に臨む接続部と接続されないことから、装置基板８を反転させるか、もしくは振動を与えることによって装置基板８上から除去される。
【００２１】
次に、図２で説明した工程と同じ手順で列電極線１０を正の電位に制御し、行電極線９を負の電位に制御した状態で、負に帯電させた複数の素子２を装置基板８上にランダムに残し、図５に示すように、列電極線１０上の素子２が配置されていない領域に素子２を配置する（配置された素子２の向きに応じて素子２ａ、２ｂと区別している）。このときも、正の電位の絶対値を負の電位の絶対値より大きい値に制御する。また、図５の工程で残す素子２とすでに列電極線１０上に配設されている素子２は伴に負に帯電していることから互いに静電斥力が作用し、素子２が重なり合って配置されることはない。
【００２２】
次に、図３で説明した工程と同じ手順で列電極線１０を負の電位に制御し行電極線９を正の電位に制御すると、列電極線１０と素子２間には静電斥力、行電極線９と素子２間には静電引力が作用し、列電極線１０上の交差部１１以外の領域に配置されていた素子２を除去することができる。交差部１１に配置された素子２のうち電極パッド３、４が交差部１１に向かう向きで配置された素子２ａは電極パッド３、４に熱可塑性を有する導電性接着剤が塗布された接着剤層５が形成されていることから、装置基板８を加熱することによって交差部１１に配置された素子２のうち素子２ａのみが、図６に示すように、交差部１１に臨む接続部と接続される。一方、素子２ｂは交差部１１に臨む接続部と接続されず、図４で説明した工程と同様に再び装置基板８から素子２ｂは除去される。
【００２３】
上記工程を繰り返し行なうことによって、図７に示すように交差部１１にのみ素子２を配設することができる。このとき、上記工程とは逆に、素子２を帯電させたときの極性、行電極線９及び列電極線１０の電位の極性について、組み合わせを逆に制御しても素子２を交差部１１に配設することが出来る。
【００２４】
次に、上記工程のうち素子２を交差部１１の接続部に接続する工程について詳細に説明する。図８に交差部１１に配設された素子２の平面図を示す。素子２の形状は略正方形で回転対称、またはそれと略同等の形状をしており、交差部１１と略同じ大きさを有し、前記正方形の各辺は行電極線９と列電極線１０の線幅と略同程度の寸法を有している。電極パッド３は、電極パッド３の中心と素子２の外形を形成する略正方形の面の中心が一致する位置に形成されており、電極パッド４は電極パッド３の中心と同一の中心を持つ同心円上に電極パッド４の中心が位置するように形成されている。
【００２５】
次に、図９に交差部１１に臨む接続部に素子２を接続するところの工程断面図を示す。装置基板８はその上に列電極線１０が形成され、さらに絶縁膜層１３が形成されている。絶縁膜層１３はシリコン酸化膜やシリコン窒化膜などの光透過性を有する材料で構成される。列電極線１０と電極パッド３を接続するためのビアホール１４が交差部１１の中心に設けられており、エッチングやレーザーアブレーションなどの工法を用いるなどして形成しておく。絶縁膜層１３上には行電極線９が形成されており、ビアホール１４と行電極線９を絶縁するための絶縁部１５が形成されている。さらに、行電極線９と電極パッド４の接続部１６と列電極線１０と電極パッド３の接続部１７を絶縁するための絶縁部１８が設けられている。電極パッド３と列電極線１０の接続部１７は熱可塑性を有する導電性接着剤をビアホール１４に充填し、更に前記導電性接着剤を絶縁部１８の高さより高く突出させて接続部１７を形成し、絶縁部１８の外縁に絶縁部１８の高さより高く突出させて導電性接着剤を塗布し接続部１６を設けておく。接続部１６、１７は、交差部１１に臨み且つ接続部１７の中心と同心円上に接続部１６の中心が一致するように設けられている。本実施形態の行電極線９、列電極線１０および素子２は光透過性を有しない場合が多いので、絶縁部１８、絶縁部１５は光透過性を有しない材料で作成することができる。交差部１１に素子２が配置されると、装置基板８を加熱することによって接続部１６、１７の導電性接着剤と電極パッド３、４に形成されている接着剤層５が接着される。ここで、交差部１１の中心に素子２が配置されたときのみ、装置基板８に平行な面内での列電極線１０と行電極線９から受ける静電気力の成分が平衡に保たれるので、交差部１１に配置された素子２では、素子２の中心と交差部１１の中心は一致している。電極パッド３、４および接続部１６、１７は交差部１１の中心及び交差部１１の中心と同一の中心を持つ同心円上に形成されるので素子２が装置基板８に平行な面内で回転しても電極パッド３、４は行電極線９、列電極線１０と確実に接続される。
【００２６】
さらに、素子が三端子素子の場合においても上記素子配列方法とまったく同様な方法で交差部に素子を配設することができ、図１０は交差部に素子を配置したところを示す工程平面図である。例えば、液晶表示装置で用いられる三端子素子は電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍｉＣｏｎｄｕｃｔｏｒ Ｆｅｉｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などであり、交差部１１に臨む接続部の位置に合わせて電極パッドを形成しておくことによって素子を接続部に接続することができる。素子２０は、外形が略正方形であり素子本体が誘電体膜もしくは樹脂で被覆されている。誘電体膜、樹脂は素子２内部の素子本体が劣化しない方法で被覆されていれば良い。素子２０には３つの電極パッド２１、２３、２５が形成されており、例えば素子２０が薄膜トランジスタである場合、前記３つの電極パッドは内部の素子本体のソース、ドレイン、ゲート電極と接続されている。素子２０を交差部１１に配設した場合、素子２０の装置基板側の面の中心に電極パッド２１が形成され、電極パッド２３、２５は電極パッド２１の中心と同一の中心を持ち半径の異なる同心円上に形成されている。さらに、素子２０の内部の素子本体は装置基板８とは別の素子形成基板上で作成された後前記素子形成基板から分離されるので、装置基板を構成する材質によって素子の製造プロセス条件が制限されることがなく、歩留まりの良好な素子を作成することが出来る。
【００２７】
素子２０には、電極パッド２１、２３、２５間を絶縁するための絶縁部２２、２４が同心円状に形成されているが、あらかじめ交差部１１に形成されていてもよく、交差部１１に臨み素子２０に形成された電極パッド２１、２３、２５に対応する同心円上に形成された接続部に前記各電極パッドが接着される。素子２０と電極線（行電極線９と列電極線１０）及び画素電極等との接続部を交差部１１に臨む装置基板上の異なる層に形成して素子２０を交差部１１に配設することが出来る。
【００２８】
［第２の実施形態］
本実施形態では、液晶表示装置を構成する装置基板において、マトリクス状に形成された行電極線と列電極線の交差部に長方形の形状を有する素子を配設する方法について説明する。図１１乃至図１２を用いて、素子の形状について説明し、図１３乃至図１７を用いて装置基板に素子を配設する工程を順に説明する。さらに、素子が装置基板に接続された構造の一例を図１８を用いて説明する。
【００２９】
まず、図１１に素子３２の断面図を示す。素子３２は、アクティブマトリクス型液晶表示装置の駆動用素子として用いられる二端子素子であり、例えば、ＭＩＭ素子（ＭＩＭ：Ｍｅｔａｌ Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＭＳＩ素子（ＭＳＩ：Ｍｅｔａｌ Ｓｅｍｉ-Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＤＲ素子（Ｄｉｏｄｅ Ｒｉｎｇ）、ＢＴＢダイオード（ＢＴＢ：Ｂａｃｋ Ｔｏ Ｂａｃｋ）、Ｐｉｎダイオード等がある。素子３２には電極パッド３３、３４が形成されており、誘電体膜もしくは樹脂で被覆されている。誘電体膜、樹脂は素子３２内部の素子本体を劣化させない方法で素子本体を被覆する。電極パッド３３、３４は被覆された内部の素子本体の電極と各々接続されている。２つの電極パッド３４は内部の素子本体の一方の電極と接続されている。電極パッド３４を一つだけ形成した場合、素子３２が交差部４１に配置されたときに素子３２の重心が中心からずれることによって素子３２が傾き、その傾きによる接続不良を防ぐために本実施形態のように２つの電極パッドを対称に形成しておいても良い。電極パッド３３、３４の素子３２に対して反対側の面には熱可塑性を有する導電性接着剤を塗布して接着層３５が形成されている。
【００３０】
図１２に素子３２の平面図を示す。素子３２は外形が略長方形であり、素子３２を形成する略長方形の面の中心に円柱形状の電極パッド３３が形成されている。電極パッド３４は電極パッド３３と同一の面３６に形成されており、電極パッド３４の面３６上における中心が、面３６上の電極パッド３３の中心と同一の中心を持つ同心円上の点と一致するように電極パッド３４は形成されている。素子３２は作成された後選別され、良品のみを負の電荷で帯電させる。
【００３１】
次に、装置基板に素子を配設する工程について詳細に説明する。図１３乃至図１７は、装置基板３８の行電極線３９と列電極線４０の交差部４１に素子３２を配設するところを示した工程平面図である。装置基板３８上にはマトリックス状に電極線（行電極線３９と列電極線４０）が形成されている。前記電極線は、列電極線４０を装置基板３８上にパターニングして形成し、その上に列電極線４０と行電極線３９を絶縁するための絶縁膜を形成し、さらにその上に行電極線３９をパターニングして形成し配線される。装置基板３８が液晶表示装置の装置基板である場合には、上記電極線の他に画素電極や配向膜も形成される。
【００３２】
まず、列電極線４０を正の電位に制御し、行電極線３９を負の電位に制御し、図１３に示すように、装置基板３８上に負に帯電された複数の素子３２をランダムに残す。このとき、装置基板３８上の列電極線４０と素子３２の間には静電引力が作用し素子３２が列電極線４０上にのみ配置される。行電極線９と素子３２の間には静電斥力が働くことから行電極線３９上には素子３２は配置されない。このとき、正の電位の絶対値を負の電位の絶対値より大きい値に制御し、交差部４１上の素子２ａ、２ｂが除去されないようにする。素子３２は列電極線４０上に配置されてはいるが、装置基板３８上に複数の素子３２がランダムに残され素子３２の向きを制御できないことから、電極パッド３３、３４が列電極線４０に向かう向きで配置された素子３２ａや、電極パッド３３、３４が形成された面と反対の素子３２の面が列電極線４０に向かう向きで配置された素子３２ｂなどが混在している。
【００３３】
次に、列電極線４０を負の電位に制御し、行電極線３９を正の電位に制御すると列電極線４０と素子３２ａおよび素子３２ｂ間には静電斥力、行電極線３９と素子３２ａ及び素子３２ｂ間には静電引力が作用することから、列電極線４０上の交差部４１以外の領域に配置されていた素子３２ａ及び素子３２ｂを除去することができ、図１４に示すように、交差部４１にのみ素子３２ａもしくは素子３２ｂが配置される。このときも、正の電位の絶対値を負の電位の絶対値より大きい値に制御し、交差部４１上の素子３２ａ、３２ｂが除去されないようにする。また、図１３で素子３２を装置基板３８上にランダムに残したので、素子３２が配置されない交差部４１が存在する場合もある。
【００３４】
次に、装置基板３８を加熱して交差部４１に配置された素子３２ａを装置基板３８上の接続部と接着させる。交差部４１に配置された素子３２のうち電極パッド３３、３４が交差部４１に向かう向きで配置された素子３２ａは、電極パッド３３、３４に熱可塑性を有する導電性接着剤が塗布された接着剤層３５が形成されていることから、交差部４１に配置された素子３２のうち素子３２ａのみが交差部４１に臨む接続部と接着される。一方、交差部４１に配置された素子３２ｂは、交差部４１に臨む接続部と接着されないことから、装置基板３８を反転させるか、もしくは振動を与える等の方法によって装置基板３８上から除去され、図１５に示すように、素子２ａのみが交差部４１に配置されて接続されている。
【００３５】
次に、図１３を用いて説明した工程と同じ手順により列電極線４０を正の電位に制御し行電極線３９を負の電位に制御した状態で、負に帯電させた複数の素子３２を装置基板３８上にランダムに残し、図１６に示すように、列電極線４０上の素子３２が配置されていない領域に素子３２を配置する。このとき、図１６で説明する工程で残す素子３２とすでに列電極線４０上に配設されている素子３２は伴に負に帯電していることから互いに静電斥力が作用し、素子３２が重なり合って配置されることはない。
【００３６】
次に、図３で説明した工程と同じ手順で列電極線４０を負の電位に制御し、行電極線３９を正の電位に制御すると列電極線４０と素子３２間には静電斥力、行電極線３９と素子３２間には静電引力が作用し、列電極線４０上の交差部４１以外の領域に配置されていた素子３２を除去することができる。装置基板８を加熱することによって交差部４１に配置された素子３２のうち電極パッド３、４が交差部４１に向かう向きで配置された素子３２ａは、電極パッド３、４に熱可塑性を有する導電性接着剤が塗布された接着剤層５が形成されていることから、交差部４１に配置された素子３２のうち素子３２ａのみが交差部４１に臨む接続部と接着される。一方、素子３２ｂは交差部４１に臨む接続部と接着されないことから、再び装置基板３８から除去されることになる。上記工程を繰り返し行なうことによって、図１７に示すように、交差部４１にのみ素子３２を配設することができる。
【００３７】
次に、素子３２が交差部４１に配置され、行電極線３９と列電極線４０に接続されたところの構造の断面図を図１８に示す。装置基板３８上に列電極線４０がパターニングされて形成され列電極４０を他の電極線と絶縁するための絶縁膜層４３が形成されている。絶縁膜層４３はシリコン酸化膜やシリコン窒化膜などの光透過性を有する材料で構成される。列電極線４０と電極パッド３３を接続するためのビアホール４４が交差部４１の中心に形成されている。ビアホール４４はエッチングやレーザーアブレーションなどの工法を用いるなどして形成される。絶縁膜層４３上には行電極線３９が形成されており、ビアホール４４と行電極線３９を絶縁するための絶縁部４６が設けられている。また、さらにその上に行電極線３９と電極パッド３４の接続部４７と列電極線４０と電極パッド３３と列電極線４０の接続部４５は熱可塑性を有する導電性接着剤をビアホール４４に充填し、更に前記導電性接着剤を絶縁部４８の高さより高く突出させて接続部４５を設けておく。電極パッド３３の接続部４５を絶縁するための絶縁部４８が設けられている。絶縁部４８の外縁には絶縁部４８の高さより高く突出させて前記導電性接着剤を塗布して接続部４７を設けておく。本実施形態の行電極線３９、列電極線４０および素子３２は光透過性を有しない場合が多いので、絶縁部４６、４８は光透過性を有しない材料で形成することができる。交差部４１に素子３２が配置されると、装置基板３８を加熱することによって接続部４５、４７及び接着剤層３５の導電性接着剤を介して電極パッド３３、３４が行電極線３９と列電極線４０に接続される。
【００３８】
ところで、第１の実施形態と異なり本実施形態では素子３２が長方形をしていることから素子３２が交差部４１に配設されるときの素子３２の向きの制御が重要になる。本実施形態における交差部４１の構造では、一旦列電極線４０の長手方向に沿う向きで列電極線４０上に配置された素子３２は、列電極線４０を正の電位に制御し列電極線４０を負の電位に制御すると、列電極線４０の交差部４１から列電極線４０の長手方向に向かって伸びる両方の電極線の領域から静電引力を受け、素子３２の長手方向が行電極線３９の長手方向に揃う向きに配置される。さらに、繰り返し行電極線３９、列電極線４０について交互に電位の極性を切り換えることによって素子３２の位置を交差部４１の中心に揃え且つ素子３２の長手方向を行電極線３９の長手方向に揃えることができる。
【００３９】
また、本実施形態のように装置基板３８上に同一間隔に形成された交差部４１に素子３２を配設した場合には、単に特性の揃った素子３２を交差部４１に配設して画面内の画素の動作を行なうことができるだけでなく、装置基板３８とそれに対向する装置基板を張り合わせる構造を備える液晶表示装置等においては、対向する装置基板間の距離を画面内で一定に保持するためのスペーサとしても素子３２を機能させることができる。
【００４０】
［第３の実施形態］
画像表示装置の装置基板上に行電極線と列電極線以外の第３の電極線が配線されている場合に、第３の電極線上に素子が配置されることがなく行電極線と列電極線の交差部に素子を配置する工程について、図１９乃至図２５を用いて順に説明する。
【００４１】
素子５２は、第１の実施形態で用いた素子と同一の構造を具備している外形が正方形の素子であり、例えば二端子素子であるダイオードや三端子素子である薄膜トラジスタ等である。素子５２を形成する一つの面には電極パッドが形成されており、電極パッドを形成する面のうち素子５２と反対面の表面には熱可塑性を有する導電性接着剤が塗布された接着剤層が形成されている。
【００４２】
本実施形態における装置基板５１はガラス基板であり、行電極線５３と列電極線５４が設けられ、行電極線５３と列電極線５４によって交差部５５を形成されている。さらに第３の電極線５６が列電極線５４と平行に複数形成されている。第３の電極線５６は素子５２を交差部５５に配設した後列電極線５４と接続され、例えば、装置基板５１上の電極線における電気抵抗を抑え、装置基板５１における消費電力を抑制する機能を有する場合や、行電極線５３や列電極線５４に送信する画像信号以外の信号を素子５２に送信するために、素子５２を交差部５５に配設した後素子５２と接続される電極線である。また、第３の電極線５６は、行電極線５３や列電極線５４と装置基板５１の同一面に形成されている必要はなく、装置基板５１中の異なる層に形成されていても良い。
【００４３】
次に、列電極線５４を正の電位に制御し、行電極線５３と第３の電極線５６の電位を負に制御した状態で、負に帯電させた複数の素子５２を装置基板５１上にランダムに残す。素子５２と列電極線５４には静電引力が作用し、行電極線５３及び第３の電極と素子５２間には静電斥力が作用することによって、図１９に示すように、列電極線５４上にのみ素子５２が配置される。このとき、列電極線５４の正の電位の絶対値は、行電極線５３と第３の電極線５６の負の電位の絶対値より大きくなるように制御する。
【００４４】
次に、列電極線５４及び第３の電極線５６を負の電位に制御し行電極線５３を正の電位に制御すると、図２０に示すように、列電極線５４上の交差部５５以外の領域に配置された素子５２は静電斥力によって除去される。このとき、素子５２のうち、素子５２に形成された電極パッドが装置基板５１に向い合う向きで交差部５５に配置された素子５２ａと前記電極パッドが形成された素子５２の面が装置基板５１と反対側になった向きで配置された素子５２ｂが混在しており、装置基板５１を加熱することによって、図２１に示すように、素子５２ａのみが交差部５５に臨む接続部と接着される。ここで、交差部５５に臨む接続部と接着されない素子５２ｂは、装置基板５１を反転させるなどして除去される。このとき、前工程と同様に、正の電位の絶対値は、負の電位の絶対値より大きくなるように制御する。
【００４５】
次に、列電極線５４を正の電位に制御し行電極線５３と第３の電極線５６の電位を負に制御した状態で、装置基板５１上に負に帯電させた複数の素子５２をランダムに残すと、図２２に示すように、静電気力によって列電極線５４上の素子５２が配置されていない領域に素子５２が配置され、続いて、図２３に示すように、列電極線５４及び第３の電極線５６を負の電位に制御し行電極線５３を正の電位に制御すると、交差部５５以外の列電極線５４上に配置された素子５２が静電気力によって除去され、素子５２が配置されていなかった交差部５５にも素子５２が配置される。このときも、前工程と同様に、正の電位の絶対値は、負の電位の絶対値より大きくなるように制御する。
【００４６】
さらに、装置基板５１を加熱することによって素子５２ａのみが交差部５５に臨む接続部に接着され、素子５２ｂは装置基板５１を反転させるなどして除去され、図２４に示すように素子５２が配設されていなかった交差部５５に素子５２が配設される。上記工程を繰り返し行なうことによって、装置基板上にマトリクス状に形成された行電極線と列電極線以外の複数の電極線が形成されている場合においても、図２５に示すように行電極線と列電極線が臨んで形成されるすべての交差部に素子を配設することが出来る。また、図１９乃至図２５を用いて説明した工程において、素子５２を帯電させる電荷や、行電極線５３と列電極線５４及び第３の電極線５６の電位について、上述の極性の組み合わせと逆にしても同様な結果を得ることが出来る。
【００４７】
【発明の効果】
画像表示装置の画素を制御する素子を装置基板とは別に作成することができるので、素子の製造工程の条件が装置基板の材質によって制限されることがなくなり素子の品質を向上させることができる。さらに、素子作成後に素子を選別できるので装置基板上に実装する素子の特性を揃えることができ、画素制御を確実に行なうことができる。
【００４８】
また、等間隔に電極線の交差部が形成される場合には、対向する２つの基板によって構成される画像表示装置等が基板間距離を一定に保持するためのスペーサとして素子自体機能も果たすこともできる。
【００４９】
さらに、装置基板に直接素子を作成する必要がないので、高温の製造プロセスを必要とする素子においては良好な歩留まりで素子を製造することができる。また、装置基板と素子が一体形成ではないことから不良品を除くだけでなく特性を揃えて素子を装置基板に配列することができ、高品位の画質を得ることができる。
【００５０】
また、素子単体で扱う必要がなく多数同時に整列させることができるので比較的容易に画像表示装置が作成可能であり、ハンドリングに真空チャックを使用しないことにより画像認識の必要がなく小型の素子を扱うことができる。
【００５１】
消費電力を抑制するために複数の電極線を作成した場合でも、素子を配設する必要のない電極線の領域を除いて所望の電極線の交差部にのみ素子を配設することができ、消費電力の低減と画質の向上を同時に実現できる。以上の利点によって特に大画面の画像表示装置を作成するうえで本発明の効果は絶大である。
【図面の簡単な説明】
【図１】本発明の素子配列方法の一実施形態に係る外形が正方形の素子を素子形成基板上に作成したところを示す工程断面図である。
【図２】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図３】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部の一部に外形が正方形の素子を配置したところを示す工程平面図である。
【図４】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部の一部に外形が正方形の素子を交差部に配設したところを示す工程平面図である。
【図５】本発明の素子配列方法の一実施形態に係る外形が正方形の素子をマトリクス状に配列される複数の電極線のうち列電極線上に配置したところを示す工程平面図である。
【図６】本発明の素子配列方法の一実施形態に係る外形が正方形の素子を交差部の一部に配設したところを示す工程平面図である。
【図７】本発明の素子配列方法の一実施形態に係る外形が正方形の素子をすべての交差部に配設したところを示す工程断面図である。
【図８】本発明の素子配列方法の一実施形態に係る交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【図９】本発明の素子配列方法の一実施形態に係る交差部に外形が正方形の素子を配設したところを示す工程断面図である。
【図１０】本発明の素子配列方法の一実施形態に係る外形が正方形の三端子素子を交差部に配設したところを示す工程平面図である。
【図１１】本発明の素子配列方法の一実施形態に係る外形が長方形の素子の断面図である。
【図１２】本発明の素子配列方法の一実施形態に係る外形が長方形の素子の平面図である。
【図１３】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が長方形の素子を配置したところを示す工程平面図である。
【図１４】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部に外形が長方形の素子を配置したところを示す工程平面図である。
【図１５】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部の一部に外形が長方形の素子を配設したところを示す工程平面図である。
【図１６】本発明の素子配列方法の一実施形態に係る外形が長方形の素子をマトリクス状に配列される複数の電極線のうち列電極線上に配置したところを示す工程平面図である。
【図１７】本発明の素子配列方法の一実施形態に係る外形が長方形の素子をすべての交差部に配設したところを示す工程平面図である
【図１８】本発明の素子配列方法の一実施形態に係る交差部に外形が長方形の素子を配設したところを示す工程断面図である。
【図１９】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図２０】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図２１】本発明の素子配列方法の一実施形態に係る一部の交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【図２２】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図２３】本発明の素子配列方法の一実施形態に係る交差部に外形が正方形の素子を配置したところを示す工程平面図である。
【図２４】本発明の素子配列方法の一実施形態に係る一部の交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【図２５】本発明の素子配列方法の一実施形態に係るすべての交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【符号の説明】
１ 素子形成基板
２ 素子
２ａ 素子
２ｂ 素子
３、４、２１、２３、２５、３３、３４ 電極パッド
５、３５ 接着剤層
６ 素子分離溝
７ 剥離膜
８、３８ 、５１ 装置基板
９、３９ 、５３ 行電極線
１０、４０、５４ 列電極線
１１、４１、５５ 交差部
１３、４３ 絶縁膜層
１４ ビアホール
１５、１６、１７、１８、２２、２４、４６、４７、４８ 絶縁部
２０ 素子
３２ 素子
３２ａ 素子
３２ｂ 素子
３６ 面
４４ ビアホール
４５ 接続部
５２ 素子
５２ａ 素子
５２ｂ 素子
５６ 第３の電極線
【発明の属する技術分野】
本発明は、素子が装置基板の所定の位置に配設される素子配列方法に関する。
【０００２】
【従来の技術】
薄型の画像表示装置として、種々の表示装置が開発されている。例えば発光ダイオード（ＬＥＤ）を用いた装置、液晶ディスプレイを用いた装置、プラズマディスプレイを用いた装置などがある。これら画像表示装置は、コンピューター技術の進展とともにその適用範囲が広がりつつあり、例えば対角サイズで３０センチから１５０センチ程度の大きさの装置は、テレビジョン受像機、ビデオ再生装置、ゲーム機器の出力装置に用いられている。
【０００３】
素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やプラズマディスプレイ（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）のように基板上に素子を形成するか、或いは発光ダイオードディスプレイのように単体のＬＥＤパッケージを配列することが行なわれている。さらに、従来のＬＣＤ、ＰＤＰの如き画像表示装置においては、素子や画素のピッチとその製造プロセスに関し、素子分離が出来ないために製造プロセスの当初から素子はその画像表示装置の画素ピッチだけ間隔を空けて該画像表示装置を構成する基板上に形成することが通常行なわれている。
【０００４】
ところで、多結晶シリコンをチャネルとして用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子及び周辺の駆動回路として採用し、一画素毎に画素制御用のスイッチング素子として薄膜トランジスタを配置するアクティブマトリクス型液晶表示装置が注目されている。高画質を実現するためにはスイッチング特性が良好な材料で半導体が形成される必要があり、特に多結晶シリコン(ｐｏｌｙ−Ｓｉ)あるいは微結晶シリコン（μｃ−Ｓｉ）などの多結晶シリコン（非単結晶の結晶質シリコン）からなる半導体は、アモルファスシリコンからなる半導体と比較してキャリアの移動度が１０倍から１００倍程度大きいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。
【０００５】
多結晶シリコンを用いた薄膜トランジスタの製造工程プロセスで半導体の不純物を拡散させるために熱拡散が主流であったころは１２００℃までの高温処理も行なわれていたが、現在の最高熱処理温度は９００℃程度であり製造プロセスの低温化は着実に進んでいる。しかしながら、プロセスの低温化が進む中においても、この温度領域では耐熱性に優れたガラス基板を薄膜トランジスタ製造用の絶縁基板として用いざるをえない。
【０００６】
しかし、液晶ディスプレイの低コスト化および市場の要望から、低融点ガラス板材料の使用が必要不可欠であることから、近年、製造プロセスの最高温度が６００℃以下になる低温プロセスの開発が進められ実際にデバイスの作成がなされている。さらに、液晶ディスプレイの大画面化に伴い、製造プロセス温度をより低くし従来のガラス基板を使用した場合よりコストを抑えることができる有機高分子基板を用いることも検討されている。
【０００７】
上述のような問題に対しての解決方法として、素子を実装する基板とは別の素子形成基板上に素子を作成した後に素子を分離して実装基板に実装する方法が行なわれている。一例として、真空チャックなどを用いて個々の素子を所定の位置に実装する如き方法が行なわれており、さらに効率の良い工法も検討されている。
【０００８】
一方、公開特許公報特開２０００−２９０３８号公報において、静電気力を利用して基板上の所定の位置にスペーサを配置する方法が提供されている。本公報では、液晶表示装置を構成する基板の基板間隔を一定にするためのスペーサを画素部以外の領域である電極線上に選択的に配置するために、スペーサを帯電し電極線をスペーサと逆極性もしくは同極性に制御してスペーサを所定の位置に配置する方法を提供している。しかし、本公報ではスペーサのみに言及するに留まり、素子の配列方法には言及していない。
【０００９】
【発明が解決しようとする課題】
電子応用装置及び画像表示装置を構成する装置基板と素子の一体形成の方法では、不良な素子を選別して取り除くことができないうえに、良品のみを揃えて配置することができないため、一つの基板上に配置する素子数が多くなる大画面になるほど素子の歩留まりに起因する画像表示の品質の低下が問題になる。例えば、液晶表示装置では画素制御用の薄膜トランジスタ素子の製造プロセスにおいて非晶質シリコン膜から多結晶シリコン膜を作成する際に高温でアニールする必要があり、従来の液晶表示装置の装置基板上に薄膜トランジスタ素子をはじめから形成する方法を用いた場合、アニール時の高温によって基板が劣化する場合がある。特に、液晶表示装置などを大画面化するためのコストダウンの方法として装置基板に安価な低耐熱性基板を使用した場合にはアニール時の熱による装置基板の劣化が顕著であり、画像表示装置の品質を低下させる。
【００１０】
また、装置基板とは別の素子形成基板に素子を作成しておき真空チャックなどを用いて個々の素子を装置基板の所定の位置に配置する場合、素子サイズが小さいとハンドリングが困難になり、素子毎の位置決めや作業効率においても問題がある。さらにチャック時の衝撃や装置基板に素子を配置するときの応力によって素子がダメージを受ける場合がある。
【００１１】
他の方法として装置基板上に複数の素子をランダムに残す方法も考えられるが、液晶表示装置の行電極線（ゲート電極）と列電極線（データ電極）以外にデータ蓄積のためのキャパシタ用電極線やサブ画素電極およびこれらに接続する装置基板上の電極線が形成されている場合、行電極線と列電極線以外の電極線上に素子が配置されることを避ける必要がある。さらに、配置される素子の向きを制御出来ないことに起因する装置基板上の電極線と素子の接続不良などの問題がある。光透過領域である画素電極領域に素子が配置された場合、光が透過する割合つまり開口率が低下し画質の低下を招く原因となる。画質の向上とともに画像表示装置の大画面化が進むにつれて、個々の画素を制御する駆動用素子や各素子を接続する電極線で消費される電力も大きくなってきている。
【００１２】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するため、本発明の素子配列方法は、帯電させた素子に対して交差部を形成するように交差する一対の電極線の電位を切り替えて、静電気力によって前記素子を前記交差部に配列した素子配列方法であり、一方の電極線の電位を素子と同極性に制御し他方の電位を逆極性に制御した後、一方の電極線の電位を逆極性に制御して且つ他方の電極線の電位を同極性に制御する。そして、素子と逆極性の電位の絶対値は、前記素子と同極性の電位の絶対値より大にした、ことを特徴とする。
【００１３】
上記方法によれば、負に帯電させた複数の素子を交差させた電極線上にランダムに残し、交差部を形成する第１の電極線の電位を負に制御し、第２の電極線の電位を正に制御することによって、第１の電極線上に残された素子は静電斥力を受けて除去され、第２の電極線上に残された素子は静電引力を受けそのまま第２の電極線上に配置される。次に、第１の電極線の電位を正に制御し、第２の電極線の電位を負に制御することによって第２の電極線上に配置された素子のうち第１の電極線との交差部に配置された素子のみが該交差部に残留する。このとき、正の電位の絶対値を負の電位の絶対値より大きい値に制御しておくことで、交差部に素子を配置することができる。
【００１４】
さらに、あらかじめ素子の電極パッドに接着剤層を形成しておくことで、装置基板上の素子接続領域に前記電極パッドが接触した素子のみが装置基板の素子接続部に配設される。次に、交差部に配置された素子のうち電極パッドの接着剤層が素子接続部に接触しなかった素子を除去し、再び負に帯電させた複数の素子を前記交差させた電極線上にランダムに残す。本工程を順次繰り返すことによって精度良く交差部のすべてに素子を配設することができる。
【００１５】
また、装置基板上に第１の電極線と第２の電極線に隣接して素子を配置する必要のない第３の電極線が複数配線されている場合には、第３の電極線の電位を素子に帯電させた電荷と同極性の電位に制御し、第１の電極線と第２の電極線の電位を互いに逆極性になるように順次切り換えることによって第１の電極線と第２の電極線の交差部にのみ素子を配置することができる。このとき、あらかじめ素子の電極パッドに接着剤層を形成しておくことで、装置基板上の素子接続領域に電極パッドが接触した素子のみが装置基板の素子接続部に配設される。次に、交差部に配置された素子のうち電極パッドの接着剤層が素子接続部に接触しなかった素子を除去し、再び帯電させた複数の素子を装置基板上にランダムに残す。本工程を順次繰り返すことによって精度良く第１の電極線と第２の電極線の交差部のすべてに素子を配設することができる。
【００１６】
【本発明の実施の形態】
本発明の素子配列方法について、液晶表示装置の装置基板に画素制御用の素子を配設する製造工程を例に挙げ図面を参照して説明する。
【００１７】
［第１の実施形態］
まず、図１に素子２が素子形成基板１上に形成されたところの断面図を示す。素子２は、アクティブマトリクス型液晶表示装置の駆動用素子として用いられる二端子素子であり、例えば、ＭＩＭ素子（ＭＩＭ：Ｍｅｔａｌ Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＭＳＩ素子（ＭＳＩ：Ｍｅｔａｌ Ｓｅｍｉ-Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＤＲ素子（Ｄｉｏｄｅ Ｒｉｎｇ）、ＢＴＢダイオード（ＢＴＢ：Ｂａｃｋ Ｔｏ Ｂａｃｋ）、Ｐｉｎダイオード等が挙げられる。
素子２は誘電体膜もしくは樹脂によって素子本体が被覆されており、素子２の一つの面には電極パッド３、４が形成されており、電極パッド３、４の素子２と反対側の面には熱可塑性を有する導電性接着剤で構成される接着剤層５が形成されている。誘電体膜や樹脂は素子２内部の素子本体が劣化しない方法で被覆されていれば良い。剥離膜７は非晶質シリコン膜で形成されており、素子２が形成されている面とは反対側の素子形成基板１の面からレーザービームを照射することで剥離膜７を結晶化して素子形成基板１から素子２を分離することができる。素子２は素子形成基板１上に密に形成されたのち、エッチングまたはダイシングなどの工法により素子形成基板１に素子分離溝６が形成され、各素子が分離される。素子形成基板１上の素子２の素子間隔は、素子の配設先である装置基板上に素子を配置する間隔と一致している必要はない。素子形成基板１から分離された素子２は選別された後、良品のみが負に帯電される。
【００１８】
次に、素子を装置基板上に配設するところを示す図２乃至図７の工程平面図を用いて、装置基板８の行電極線９と列電極線１０の交差部１１に素子２を配設する工程を順次説明する。本実施形態で用いる装置基板８はガラス基板等で構成されており、前記ガラス基板上にＸＹマトリックス状に電極線が形成されている。前記電極線は、列電極線１０をガラス基板上にパターニングして形成し、その上に列電極線１０と行電極線９を絶縁するための絶縁膜を形成し、さらにその上に行電極線９をパターニングして形成し配線される。装置基板８が液晶表示装置の装置基板である場合には、上記電極線の他に画素電極や配向膜も形成される。まず、負に帯電された複数の素子２を装置基板８上にランダムに残し、列電極線１０を正の電位に制御し、行電極線９を負の電位に制御して、図２に示すように列電極線１０上にのみ素子２を残す。このとき、装置基板８上の列電極線１０と素子２の間には静電引力が働き素子２が列電極線１０上にのみ配置され、行電極線９と素子２の間には静電斥力が働くことから行電極線９上には素子２は配置されない。また、負に帯電させた素子２と逆極性に制御された列電極線１０の正の電位の絶対値は、行電極線９の負の電位の絶対値より大きい値に制御されることによって、交差部１１に配置された素子２の装置基板８と垂直な向きに引力が作用して、素子２が交差部１１から除去されることはない。素子２は列電極線１０上に配置されてはいるが向きを制御できないので、素子２のうち電極パッド３、４が列電極線１０に向かう向きで配置された素子２ａや、電極パッド３、４が装置基板８に対して反対の向きで配置された素子２ｂなどが混在している。交差部１１の中心に素子２が配置されたときのみ、装置基板８に平行な面内での列電極線１０と行電極線９から受ける静電気力の成分が平衡に保たれるので、交差部１１に配置された素子２では、素子２の中心と交差部１１の中心は一致している。
【００１９】
次に、列電極線１０を負の電位に制御し行電極線９を正の電位に制御すると、列電極線１０と素子２間には静電斥力、行電極線９と素子２間には静電引力が作用し、図３に示すように、列電極線１０上の交差部１１以外の領域に配置されていた素子２を除去することができる。このとき、初めに装置基板８上にランダムに素子２を残したので、交差部１１のうち素子２が配置されない交差部１１も存在している。
【００２０】
次に、装置基板８を加熱して素子２を交差部１１に臨む接続部に接続する。交差部１１に配置された素子２のうち電極パッド３、４が交差部１１に向かう向きで配置された素子２ａは、電極パッド３、４の表面に熱可塑性を有する導電性接着剤が塗布された接着剤層５が形成されていることから、図４に示すように、交差部１１に配置された素子２のうち素子２ａのみが交差部１１に臨む接続部に接続される。一方、交差部１１に配置されていた素子２ｂは、交差部１１に臨む接続部と接続されないことから、装置基板８を反転させるか、もしくは振動を与えることによって装置基板８上から除去される。
【００２１】
次に、図２で説明した工程と同じ手順で列電極線１０を正の電位に制御し、行電極線９を負の電位に制御した状態で、負に帯電させた複数の素子２を装置基板８上にランダムに残し、図５に示すように、列電極線１０上の素子２が配置されていない領域に素子２を配置する（配置された素子２の向きに応じて素子２ａ、２ｂと区別している）。このときも、正の電位の絶対値を負の電位の絶対値より大きい値に制御する。また、図５の工程で残す素子２とすでに列電極線１０上に配設されている素子２は伴に負に帯電していることから互いに静電斥力が作用し、素子２が重なり合って配置されることはない。
【００２２】
次に、図３で説明した工程と同じ手順で列電極線１０を負の電位に制御し行電極線９を正の電位に制御すると、列電極線１０と素子２間には静電斥力、行電極線９と素子２間には静電引力が作用し、列電極線１０上の交差部１１以外の領域に配置されていた素子２を除去することができる。交差部１１に配置された素子２のうち電極パッド３、４が交差部１１に向かう向きで配置された素子２ａは電極パッド３、４に熱可塑性を有する導電性接着剤が塗布された接着剤層５が形成されていることから、装置基板８を加熱することによって交差部１１に配置された素子２のうち素子２ａのみが、図６に示すように、交差部１１に臨む接続部と接続される。一方、素子２ｂは交差部１１に臨む接続部と接続されず、図４で説明した工程と同様に再び装置基板８から素子２ｂは除去される。
【００２３】
上記工程を繰り返し行なうことによって、図７に示すように交差部１１にのみ素子２を配設することができる。このとき、上記工程とは逆に、素子２を帯電させたときの極性、行電極線９及び列電極線１０の電位の極性について、組み合わせを逆に制御しても素子２を交差部１１に配設することが出来る。
【００２４】
次に、上記工程のうち素子２を交差部１１の接続部に接続する工程について詳細に説明する。図８に交差部１１に配設された素子２の平面図を示す。素子２の形状は略正方形で回転対称、またはそれと略同等の形状をしており、交差部１１と略同じ大きさを有し、前記正方形の各辺は行電極線９と列電極線１０の線幅と略同程度の寸法を有している。電極パッド３は、電極パッド３の中心と素子２の外形を形成する略正方形の面の中心が一致する位置に形成されており、電極パッド４は電極パッド３の中心と同一の中心を持つ同心円上に電極パッド４の中心が位置するように形成されている。
【００２５】
次に、図９に交差部１１に臨む接続部に素子２を接続するところの工程断面図を示す。装置基板８はその上に列電極線１０が形成され、さらに絶縁膜層１３が形成されている。絶縁膜層１３はシリコン酸化膜やシリコン窒化膜などの光透過性を有する材料で構成される。列電極線１０と電極パッド３を接続するためのビアホール１４が交差部１１の中心に設けられており、エッチングやレーザーアブレーションなどの工法を用いるなどして形成しておく。絶縁膜層１３上には行電極線９が形成されており、ビアホール１４と行電極線９を絶縁するための絶縁部１５が形成されている。さらに、行電極線９と電極パッド４の接続部１６と列電極線１０と電極パッド３の接続部１７を絶縁するための絶縁部１８が設けられている。電極パッド３と列電極線１０の接続部１７は熱可塑性を有する導電性接着剤をビアホール１４に充填し、更に前記導電性接着剤を絶縁部１８の高さより高く突出させて接続部１７を形成し、絶縁部１８の外縁に絶縁部１８の高さより高く突出させて導電性接着剤を塗布し接続部１６を設けておく。接続部１６、１７は、交差部１１に臨み且つ接続部１７の中心と同心円上に接続部１６の中心が一致するように設けられている。本実施形態の行電極線９、列電極線１０および素子２は光透過性を有しない場合が多いので、絶縁部１８、絶縁部１５は光透過性を有しない材料で作成することができる。交差部１１に素子２が配置されると、装置基板８を加熱することによって接続部１６、１７の導電性接着剤と電極パッド３、４に形成されている接着剤層５が接着される。ここで、交差部１１の中心に素子２が配置されたときのみ、装置基板８に平行な面内での列電極線１０と行電極線９から受ける静電気力の成分が平衡に保たれるので、交差部１１に配置された素子２では、素子２の中心と交差部１１の中心は一致している。電極パッド３、４および接続部１６、１７は交差部１１の中心及び交差部１１の中心と同一の中心を持つ同心円上に形成されるので素子２が装置基板８に平行な面内で回転しても電極パッド３、４は行電極線９、列電極線１０と確実に接続される。
【００２６】
さらに、素子が三端子素子の場合においても上記素子配列方法とまったく同様な方法で交差部に素子を配設することができ、図１０は交差部に素子を配置したところを示す工程平面図である。例えば、液晶表示装置で用いられる三端子素子は電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍｉＣｏｎｄｕｃｔｏｒ Ｆｅｉｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などであり、交差部１１に臨む接続部の位置に合わせて電極パッドを形成しておくことによって素子を接続部に接続することができる。素子２０は、外形が略正方形であり素子本体が誘電体膜もしくは樹脂で被覆されている。誘電体膜、樹脂は素子２内部の素子本体が劣化しない方法で被覆されていれば良い。素子２０には３つの電極パッド２１、２３、２５が形成されており、例えば素子２０が薄膜トランジスタである場合、前記３つの電極パッドは内部の素子本体のソース、ドレイン、ゲート電極と接続されている。素子２０を交差部１１に配設した場合、素子２０の装置基板側の面の中心に電極パッド２１が形成され、電極パッド２３、２５は電極パッド２１の中心と同一の中心を持ち半径の異なる同心円上に形成されている。さらに、素子２０の内部の素子本体は装置基板８とは別の素子形成基板上で作成された後前記素子形成基板から分離されるので、装置基板を構成する材質によって素子の製造プロセス条件が制限されることがなく、歩留まりの良好な素子を作成することが出来る。
【００２７】
素子２０には、電極パッド２１、２３、２５間を絶縁するための絶縁部２２、２４が同心円状に形成されているが、あらかじめ交差部１１に形成されていてもよく、交差部１１に臨み素子２０に形成された電極パッド２１、２３、２５に対応する同心円上に形成された接続部に前記各電極パッドが接着される。素子２０と電極線（行電極線９と列電極線１０）及び画素電極等との接続部を交差部１１に臨む装置基板上の異なる層に形成して素子２０を交差部１１に配設することが出来る。
【００２８】
［第２の実施形態］
本実施形態では、液晶表示装置を構成する装置基板において、マトリクス状に形成された行電極線と列電極線の交差部に長方形の形状を有する素子を配設する方法について説明する。図１１乃至図１２を用いて、素子の形状について説明し、図１３乃至図１７を用いて装置基板に素子を配設する工程を順に説明する。さらに、素子が装置基板に接続された構造の一例を図１８を用いて説明する。
【００２９】
まず、図１１に素子３２の断面図を示す。素子３２は、アクティブマトリクス型液晶表示装置の駆動用素子として用いられる二端子素子であり、例えば、ＭＩＭ素子（ＭＩＭ：Ｍｅｔａｌ Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＭＳＩ素子（ＭＳＩ：Ｍｅｔａｌ Ｓｅｍｉ-Ｉｎｓｕｒａｔｏｒ Ｍｅｔａｌ）、ＤＲ素子（Ｄｉｏｄｅ Ｒｉｎｇ）、ＢＴＢダイオード（ＢＴＢ：Ｂａｃｋ Ｔｏ Ｂａｃｋ）、Ｐｉｎダイオード等がある。素子３２には電極パッド３３、３４が形成されており、誘電体膜もしくは樹脂で被覆されている。誘電体膜、樹脂は素子３２内部の素子本体を劣化させない方法で素子本体を被覆する。電極パッド３３、３４は被覆された内部の素子本体の電極と各々接続されている。２つの電極パッド３４は内部の素子本体の一方の電極と接続されている。電極パッド３４を一つだけ形成した場合、素子３２が交差部４１に配置されたときに素子３２の重心が中心からずれることによって素子３２が傾き、その傾きによる接続不良を防ぐために本実施形態のように２つの電極パッドを対称に形成しておいても良い。電極パッド３３、３４の素子３２に対して反対側の面には熱可塑性を有する導電性接着剤を塗布して接着層３５が形成されている。
【００３０】
図１２に素子３２の平面図を示す。素子３２は外形が略長方形であり、素子３２を形成する略長方形の面の中心に円柱形状の電極パッド３３が形成されている。電極パッド３４は電極パッド３３と同一の面３６に形成されており、電極パッド３４の面３６上における中心が、面３６上の電極パッド３３の中心と同一の中心を持つ同心円上の点と一致するように電極パッド３４は形成されている。素子３２は作成された後選別され、良品のみを負の電荷で帯電させる。
【００３１】
次に、装置基板に素子を配設する工程について詳細に説明する。図１３乃至図１７は、装置基板３８の行電極線３９と列電極線４０の交差部４１に素子３２を配設するところを示した工程平面図である。装置基板３８上にはマトリックス状に電極線（行電極線３９と列電極線４０）が形成されている。前記電極線は、列電極線４０を装置基板３８上にパターニングして形成し、その上に列電極線４０と行電極線３９を絶縁するための絶縁膜を形成し、さらにその上に行電極線３９をパターニングして形成し配線される。装置基板３８が液晶表示装置の装置基板である場合には、上記電極線の他に画素電極や配向膜も形成される。
【００３２】
まず、列電極線４０を正の電位に制御し、行電極線３９を負の電位に制御し、図１３に示すように、装置基板３８上に負に帯電された複数の素子３２をランダムに残す。このとき、装置基板３８上の列電極線４０と素子３２の間には静電引力が作用し素子３２が列電極線４０上にのみ配置される。行電極線９と素子３２の間には静電斥力が働くことから行電極線３９上には素子３２は配置されない。このとき、正の電位の絶対値を負の電位の絶対値より大きい値に制御し、交差部４１上の素子２ａ、２ｂが除去されないようにする。素子３２は列電極線４０上に配置されてはいるが、装置基板３８上に複数の素子３２がランダムに残され素子３２の向きを制御できないことから、電極パッド３３、３４が列電極線４０に向かう向きで配置された素子３２ａや、電極パッド３３、３４が形成された面と反対の素子３２の面が列電極線４０に向かう向きで配置された素子３２ｂなどが混在している。
【００３３】
次に、列電極線４０を負の電位に制御し、行電極線３９を正の電位に制御すると列電極線４０と素子３２ａおよび素子３２ｂ間には静電斥力、行電極線３９と素子３２ａ及び素子３２ｂ間には静電引力が作用することから、列電極線４０上の交差部４１以外の領域に配置されていた素子３２ａ及び素子３２ｂを除去することができ、図１４に示すように、交差部４１にのみ素子３２ａもしくは素子３２ｂが配置される。このときも、正の電位の絶対値を負の電位の絶対値より大きい値に制御し、交差部４１上の素子３２ａ、３２ｂが除去されないようにする。また、図１３で素子３２を装置基板３８上にランダムに残したので、素子３２が配置されない交差部４１が存在する場合もある。
【００３４】
次に、装置基板３８を加熱して交差部４１に配置された素子３２ａを装置基板３８上の接続部と接着させる。交差部４１に配置された素子３２のうち電極パッド３３、３４が交差部４１に向かう向きで配置された素子３２ａは、電極パッド３３、３４に熱可塑性を有する導電性接着剤が塗布された接着剤層３５が形成されていることから、交差部４１に配置された素子３２のうち素子３２ａのみが交差部４１に臨む接続部と接着される。一方、交差部４１に配置された素子３２ｂは、交差部４１に臨む接続部と接着されないことから、装置基板３８を反転させるか、もしくは振動を与える等の方法によって装置基板３８上から除去され、図１５に示すように、素子２ａのみが交差部４１に配置されて接続されている。
【００３５】
次に、図１３を用いて説明した工程と同じ手順により列電極線４０を正の電位に制御し行電極線３９を負の電位に制御した状態で、負に帯電させた複数の素子３２を装置基板３８上にランダムに残し、図１６に示すように、列電極線４０上の素子３２が配置されていない領域に素子３２を配置する。このとき、図１６で説明する工程で残す素子３２とすでに列電極線４０上に配設されている素子３２は伴に負に帯電していることから互いに静電斥力が作用し、素子３２が重なり合って配置されることはない。
【００３６】
次に、図３で説明した工程と同じ手順で列電極線４０を負の電位に制御し、行電極線３９を正の電位に制御すると列電極線４０と素子３２間には静電斥力、行電極線３９と素子３２間には静電引力が作用し、列電極線４０上の交差部４１以外の領域に配置されていた素子３２を除去することができる。装置基板８を加熱することによって交差部４１に配置された素子３２のうち電極パッド３、４が交差部４１に向かう向きで配置された素子３２ａは、電極パッド３、４に熱可塑性を有する導電性接着剤が塗布された接着剤層５が形成されていることから、交差部４１に配置された素子３２のうち素子３２ａのみが交差部４１に臨む接続部と接着される。一方、素子３２ｂは交差部４１に臨む接続部と接着されないことから、再び装置基板３８から除去されることになる。上記工程を繰り返し行なうことによって、図１７に示すように、交差部４１にのみ素子３２を配設することができる。
【００３７】
次に、素子３２が交差部４１に配置され、行電極線３９と列電極線４０に接続されたところの構造の断面図を図１８に示す。装置基板３８上に列電極線４０がパターニングされて形成され列電極４０を他の電極線と絶縁するための絶縁膜層４３が形成されている。絶縁膜層４３はシリコン酸化膜やシリコン窒化膜などの光透過性を有する材料で構成される。列電極線４０と電極パッド３３を接続するためのビアホール４４が交差部４１の中心に形成されている。ビアホール４４はエッチングやレーザーアブレーションなどの工法を用いるなどして形成される。絶縁膜層４３上には行電極線３９が形成されており、ビアホール４４と行電極線３９を絶縁するための絶縁部４６が設けられている。また、さらにその上に行電極線３９と電極パッド３４の接続部４７と列電極線４０と電極パッド３３と列電極線４０の接続部４５は熱可塑性を有する導電性接着剤をビアホール４４に充填し、更に前記導電性接着剤を絶縁部４８の高さより高く突出させて接続部４５を設けておく。電極パッド３３の接続部４５を絶縁するための絶縁部４８が設けられている。絶縁部４８の外縁には絶縁部４８の高さより高く突出させて前記導電性接着剤を塗布して接続部４７を設けておく。本実施形態の行電極線３９、列電極線４０および素子３２は光透過性を有しない場合が多いので、絶縁部４６、４８は光透過性を有しない材料で形成することができる。交差部４１に素子３２が配置されると、装置基板３８を加熱することによって接続部４５、４７及び接着剤層３５の導電性接着剤を介して電極パッド３３、３４が行電極線３９と列電極線４０に接続される。
【００３８】
ところで、第１の実施形態と異なり本実施形態では素子３２が長方形をしていることから素子３２が交差部４１に配設されるときの素子３２の向きの制御が重要になる。本実施形態における交差部４１の構造では、一旦列電極線４０の長手方向に沿う向きで列電極線４０上に配置された素子３２は、列電極線４０を正の電位に制御し列電極線４０を負の電位に制御すると、列電極線４０の交差部４１から列電極線４０の長手方向に向かって伸びる両方の電極線の領域から静電引力を受け、素子３２の長手方向が行電極線３９の長手方向に揃う向きに配置される。さらに、繰り返し行電極線３９、列電極線４０について交互に電位の極性を切り換えることによって素子３２の位置を交差部４１の中心に揃え且つ素子３２の長手方向を行電極線３９の長手方向に揃えることができる。
【００３９】
また、本実施形態のように装置基板３８上に同一間隔に形成された交差部４１に素子３２を配設した場合には、単に特性の揃った素子３２を交差部４１に配設して画面内の画素の動作を行なうことができるだけでなく、装置基板３８とそれに対向する装置基板を張り合わせる構造を備える液晶表示装置等においては、対向する装置基板間の距離を画面内で一定に保持するためのスペーサとしても素子３２を機能させることができる。
【００４０】
［第３の実施形態］
画像表示装置の装置基板上に行電極線と列電極線以外の第３の電極線が配線されている場合に、第３の電極線上に素子が配置されることがなく行電極線と列電極線の交差部に素子を配置する工程について、図１９乃至図２５を用いて順に説明する。
【００４１】
素子５２は、第１の実施形態で用いた素子と同一の構造を具備している外形が正方形の素子であり、例えば二端子素子であるダイオードや三端子素子である薄膜トラジスタ等である。素子５２を形成する一つの面には電極パッドが形成されており、電極パッドを形成する面のうち素子５２と反対面の表面には熱可塑性を有する導電性接着剤が塗布された接着剤層が形成されている。
【００４２】
本実施形態における装置基板５１はガラス基板であり、行電極線５３と列電極線５４が設けられ、行電極線５３と列電極線５４によって交差部５５を形成されている。さらに第３の電極線５６が列電極線５４と平行に複数形成されている。第３の電極線５６は素子５２を交差部５５に配設した後列電極線５４と接続され、例えば、装置基板５１上の電極線における電気抵抗を抑え、装置基板５１における消費電力を抑制する機能を有する場合や、行電極線５３や列電極線５４に送信する画像信号以外の信号を素子５２に送信するために、素子５２を交差部５５に配設した後素子５２と接続される電極線である。また、第３の電極線５６は、行電極線５３や列電極線５４と装置基板５１の同一面に形成されている必要はなく、装置基板５１中の異なる層に形成されていても良い。
【００４３】
次に、列電極線５４を正の電位に制御し、行電極線５３と第３の電極線５６の電位を負に制御した状態で、負に帯電させた複数の素子５２を装置基板５１上にランダムに残す。素子５２と列電極線５４には静電引力が作用し、行電極線５３及び第３の電極と素子５２間には静電斥力が作用することによって、図１９に示すように、列電極線５４上にのみ素子５２が配置される。このとき、列電極線５４の正の電位の絶対値は、行電極線５３と第３の電極線５６の負の電位の絶対値より大きくなるように制御する。
【００４４】
次に、列電極線５４及び第３の電極線５６を負の電位に制御し行電極線５３を正の電位に制御すると、図２０に示すように、列電極線５４上の交差部５５以外の領域に配置された素子５２は静電斥力によって除去される。このとき、素子５２のうち、素子５２に形成された電極パッドが装置基板５１に向い合う向きで交差部５５に配置された素子５２ａと前記電極パッドが形成された素子５２の面が装置基板５１と反対側になった向きで配置された素子５２ｂが混在しており、装置基板５１を加熱することによって、図２１に示すように、素子５２ａのみが交差部５５に臨む接続部と接着される。ここで、交差部５５に臨む接続部と接着されない素子５２ｂは、装置基板５１を反転させるなどして除去される。このとき、前工程と同様に、正の電位の絶対値は、負の電位の絶対値より大きくなるように制御する。
【００４５】
次に、列電極線５４を正の電位に制御し行電極線５３と第３の電極線５６の電位を負に制御した状態で、装置基板５１上に負に帯電させた複数の素子５２をランダムに残すと、図２２に示すように、静電気力によって列電極線５４上の素子５２が配置されていない領域に素子５２が配置され、続いて、図２３に示すように、列電極線５４及び第３の電極線５６を負の電位に制御し行電極線５３を正の電位に制御すると、交差部５５以外の列電極線５４上に配置された素子５２が静電気力によって除去され、素子５２が配置されていなかった交差部５５にも素子５２が配置される。このときも、前工程と同様に、正の電位の絶対値は、負の電位の絶対値より大きくなるように制御する。
【００４６】
さらに、装置基板５１を加熱することによって素子５２ａのみが交差部５５に臨む接続部に接着され、素子５２ｂは装置基板５１を反転させるなどして除去され、図２４に示すように素子５２が配設されていなかった交差部５５に素子５２が配設される。上記工程を繰り返し行なうことによって、装置基板上にマトリクス状に形成された行電極線と列電極線以外の複数の電極線が形成されている場合においても、図２５に示すように行電極線と列電極線が臨んで形成されるすべての交差部に素子を配設することが出来る。また、図１９乃至図２５を用いて説明した工程において、素子５２を帯電させる電荷や、行電極線５３と列電極線５４及び第３の電極線５６の電位について、上述の極性の組み合わせと逆にしても同様な結果を得ることが出来る。
【００４７】
【発明の効果】
画像表示装置の画素を制御する素子を装置基板とは別に作成することができるので、素子の製造工程の条件が装置基板の材質によって制限されることがなくなり素子の品質を向上させることができる。さらに、素子作成後に素子を選別できるので装置基板上に実装する素子の特性を揃えることができ、画素制御を確実に行なうことができる。
【００４８】
また、等間隔に電極線の交差部が形成される場合には、対向する２つの基板によって構成される画像表示装置等が基板間距離を一定に保持するためのスペーサとして素子自体機能も果たすこともできる。
【００４９】
さらに、装置基板に直接素子を作成する必要がないので、高温の製造プロセスを必要とする素子においては良好な歩留まりで素子を製造することができる。また、装置基板と素子が一体形成ではないことから不良品を除くだけでなく特性を揃えて素子を装置基板に配列することができ、高品位の画質を得ることができる。
【００５０】
また、素子単体で扱う必要がなく多数同時に整列させることができるので比較的容易に画像表示装置が作成可能であり、ハンドリングに真空チャックを使用しないことにより画像認識の必要がなく小型の素子を扱うことができる。
【００５１】
消費電力を抑制するために複数の電極線を作成した場合でも、素子を配設する必要のない電極線の領域を除いて所望の電極線の交差部にのみ素子を配設することができ、消費電力の低減と画質の向上を同時に実現できる。以上の利点によって特に大画面の画像表示装置を作成するうえで本発明の効果は絶大である。
【図面の簡単な説明】
【図１】本発明の素子配列方法の一実施形態に係る外形が正方形の素子を素子形成基板上に作成したところを示す工程断面図である。
【図２】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図３】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部の一部に外形が正方形の素子を配置したところを示す工程平面図である。
【図４】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部の一部に外形が正方形の素子を交差部に配設したところを示す工程平面図である。
【図５】本発明の素子配列方法の一実施形態に係る外形が正方形の素子をマトリクス状に配列される複数の電極線のうち列電極線上に配置したところを示す工程平面図である。
【図６】本発明の素子配列方法の一実施形態に係る外形が正方形の素子を交差部の一部に配設したところを示す工程平面図である。
【図７】本発明の素子配列方法の一実施形態に係る外形が正方形の素子をすべての交差部に配設したところを示す工程断面図である。
【図８】本発明の素子配列方法の一実施形態に係る交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【図９】本発明の素子配列方法の一実施形態に係る交差部に外形が正方形の素子を配設したところを示す工程断面図である。
【図１０】本発明の素子配列方法の一実施形態に係る外形が正方形の三端子素子を交差部に配設したところを示す工程平面図である。
【図１１】本発明の素子配列方法の一実施形態に係る外形が長方形の素子の断面図である。
【図１２】本発明の素子配列方法の一実施形態に係る外形が長方形の素子の平面図である。
【図１３】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が長方形の素子を配置したところを示す工程平面図である。
【図１４】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部に外形が長方形の素子を配置したところを示す工程平面図である。
【図１５】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線の交差部の一部に外形が長方形の素子を配設したところを示す工程平面図である。
【図１６】本発明の素子配列方法の一実施形態に係る外形が長方形の素子をマトリクス状に配列される複数の電極線のうち列電極線上に配置したところを示す工程平面図である。
【図１７】本発明の素子配列方法の一実施形態に係る外形が長方形の素子をすべての交差部に配設したところを示す工程平面図である
【図１８】本発明の素子配列方法の一実施形態に係る交差部に外形が長方形の素子を配設したところを示す工程断面図である。
【図１９】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図２０】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図２１】本発明の素子配列方法の一実施形態に係る一部の交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【図２２】本発明の素子配列方法の一実施形態に係るマトリクス状に配列される複数の電極線のうち列電極線上に外形が正方形の素子を配置したところを示す工程平面図である。
【図２３】本発明の素子配列方法の一実施形態に係る交差部に外形が正方形の素子を配置したところを示す工程平面図である。
【図２４】本発明の素子配列方法の一実施形態に係る一部の交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【図２５】本発明の素子配列方法の一実施形態に係るすべての交差部に外形が正方形の素子を配設したところを示す工程平面図である。
【符号の説明】
１ 素子形成基板
２ 素子
２ａ 素子
２ｂ 素子
３、４、２１、２３、２５、３３、３４ 電極パッド
５、３５ 接着剤層
６ 素子分離溝
７ 剥離膜
８、３８ 、５１ 装置基板
９、３９ 、５３ 行電極線
１０、４０、５４ 列電極線
１１、４１、５５ 交差部
１３、４３ 絶縁膜層
１４ ビアホール
１５、１６、１７、１８、２２、２４、４６、４７、４８ 絶縁部
２０ 素子
３２ 素子
３２ａ 素子
３２ｂ 素子
３６ 面
４４ ビアホール
４５ 接続部
５２ 素子
５２ａ 素子
５２ｂ 素子
５６ 第３の電極線
Claims (10)
- 帯電させた素子に対して交差部を形成するように交差する一対の電極線の電位を切り替えて、静電気力によって前記素子を前記交差部に配列した素子配列方法において、
一方の電極線の電位を前記素子と同極性に制御し他方の電位を逆極性に制御した後、
前記一方の電極線の電位を逆極性に制御して且つ前記他方の電極線の電位を同極性に制御し、
前記素子と逆極性の電位の絶対値は、前記素子と同極性の電位の絶対値より大にした、ことを特徴とする素子配列方法。 - 前記一対の電極線は、配線用基板上にマトリクス状に複数形成されている、請求項１記載の素子配列方法。
- 前記素子は、回転対称またはそれと同等の形状を有する、請求項１記載の素子配列方法。
- 前記素子は、実質的に矩形状の形状を有する、請求項１記載の素子配列方法。
- 前記素子は、誘電体材料に被覆されている、請求項１記載の素子配列方法。
- 前記素子は、薄膜トランジスタ若しくは発光素子を含む構造を有する、請求項１記載の素子配列方法。
- 前記交差部は、前記一対の電極線の中の双方の電極線の接続部が臨む構造を有し、
前記接続部は、同心円状に臨む構造を有する、請求項１記載の素子配列方法。 - 前記素子の電極パッドには、予め接着剤層が形成されており、前記接着剤層は、導電性接着剤を塗布して形成されている、請求項１記載の素子配列方法。
- 前記電極線に隣接して複数の配線電極線を配設し、前記素子の配列後に複数の配線電極線と前記素子を接続させる、請求項１記載の素子配列方法。
- 前記帯電させた素子の配列時に、前記複数の配線電極線を前記帯電させた素子の極性と同極性の電位に制御する、請求項９記載の素子配列方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148425A JP4982926B2 (ja) | 2001-05-17 | 2001-05-17 | 素子配列方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148425A JP4982926B2 (ja) | 2001-05-17 | 2001-05-17 | 素子配列方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343945A JP2002343945A (ja) | 2002-11-29 |
| JP4982926B2 true JP4982926B2 (ja) | 2012-07-25 |
Family
ID=18993739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148425A Expired - Fee Related JP4982926B2 (ja) | 2001-05-17 | 2001-05-17 | 素子配列方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4982926B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824186A (en) * | 1993-12-17 | 1998-10-20 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
| JP2000029038A (ja) * | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | 液晶表示装置の製造方法及びスペーサ散布装置 |
| JP3447619B2 (ja) * | 1999-06-25 | 2003-09-16 | 株式会社東芝 | アクティブマトリクス基板の製造方法、中間転写基板 |
| JP2001249626A (ja) * | 2000-03-03 | 2001-09-14 | Sharp Corp | 表示装置および表示装置の製造方法 |
| JP4360015B2 (ja) * | 2000-03-17 | 2009-11-11 | セイコーエプソン株式会社 | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 |
-
2001
- 2001-05-17 JP JP2001148425A patent/JP4982926B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002343945A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573632B2 (en) | Method of manufacturing display module using LED | |
| KR100398293B1 (ko) | 활성매트릭스액정디스플레이및이의제조방법 | |
| KR100567145B1 (ko) | 반도체장치및그제조방법 | |
| US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
| CN109656050B (zh) | 液晶显示设备及其制造方法 | |
| CN107887420B (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
| KR20010029895A (ko) | 반도체 장치 및 그 제조 장치 | |
| JPH11160734A (ja) | 液晶電気光学装置 | |
| JP2003108032A (ja) | アクティブマトリクス型表示装置 | |
| US20020197776A1 (en) | Thin-film transistor, liquid-crystal display device, and method of producing the same | |
| TWI734942B (zh) | 具有非顯示區域的顯示系統 | |
| US6828657B2 (en) | Active matrix substrate and method of manufacturing the same | |
| CN101236974A (zh) | 阵列基板和具有其的显示设备 | |
| JP4366076B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2006128665A (ja) | 液晶表示装置の作製方法 | |
| JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| TWI375282B (en) | Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same | |
| JP2002244576A (ja) | 表示装置の製造方法、表示装置及び液晶表示装置 | |
| KR100506006B1 (ko) | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 | |
| JPS62252964A (ja) | ドライバ−内蔵アクティブマトリックス基板 | |
| JP4982926B2 (ja) | 素子配列方法 | |
| JP3799915B2 (ja) | 電気光学装置の製造方法並びに半導体基板及び電気光学装置 | |
| JP3850510B2 (ja) | 表示装置 | |
| US7394105B2 (en) | Active matrix display and method of manufacturing the same | |
| CN1584686A (zh) | 电路阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050510 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |