JP4360015B2 - 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 - Google Patents

有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 Download PDF

Info

Publication number
JP4360015B2
JP4360015B2 JP2000199982A JP2000199982A JP4360015B2 JP 4360015 B2 JP4360015 B2 JP 4360015B2 JP 2000199982 A JP2000199982 A JP 2000199982A JP 2000199982 A JP2000199982 A JP 2000199982A JP 4360015 B2 JP4360015 B2 JP 4360015B2
Authority
JP
Japan
Prior art keywords
organic
unit block
display
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000199982A
Other languages
English (en)
Other versions
JP2001332383A (ja
Inventor
陵一 野澤
睦 木村
聡 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000199982A priority Critical patent/JP4360015B2/ja
Priority to US09/896,818 priority patent/US6723576B2/en
Publication of JP2001332383A publication Critical patent/JP2001332383A/ja
Application granted granted Critical
Publication of JP4360015B2 publication Critical patent/JP4360015B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（エレクトロルミネッセンス）表示体の製造方法および半導体素子の配置方法に関する。
【０００２】
【従来の技術】
有機ＥＬ素子を画素に対応させて備える有機ＥＬ表示体は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れているとともに、薄型化、軽量化、低消費電力化が可能であるため、将来的に液晶表示体に代わるものとして期待されている。
【０００３】
特に、駆動方式がアクティブマトリックス方式であるアクティブマトリックス型有機ＥＬ表示体は、画素毎にトランジスタと容量を備えているため、高輝度での高精細化が可能であり、多階調化や表示体の大型化に対応できる。
これまでに提案されているアクティブマトリックス型有機ＥＬ表示体の一例を図１９に示す。この図は、一つの画素とその周囲に配置されたこの画素の駆動用素子等を示す。このアクティブマトリックス型有機ＥＬ表示体では、有機ＥＬ素子からなる画素３５毎に、スイッチングトランジスタ３４、ドライビングトランジスタ３７、容量３６を備えている。これらの素子は信号線３１、電源線３２、走査線３３、容量線３８で駆動回路に接続されている。なお、符号１９は画素３５用の電極である。複数個のトランジスタを用いる目的は、オフ電流の改善、高電圧をトランジスタに印加することによる特性劣化の低減等、信頼性を向上するためである。
【０００４】
このアクティブマトリックス型有機ＥＬ表示体では、スイッチングトランジスタ３４により画素の選択を行い、ドライビングトランジスタ３７により画素３５である有機ＥＬ素子を設定された輝度で発光させる。これらのトランジスタとしては、透明で大面積の基板上に有機ＥＬ表示体を形成するために、ガラス基板に形成可能な低温多結晶シリコン膜を活性層とする薄膜トランジスタを使用することが提案されている。
【０００５】
そして、Conductance Control 方式（T. Shimoda, M. Kimura, et al., Proc. Asia Display 98, 217 、M. Kimura, et al., IEEE Trans. Elec. Dev.,46, 2282 (1999) 、M. Kimura, et al., Proc. IDW 99, 171）の有機ＥＬ表示体では、有機ＥＬ素子の発光強度の制御を、薄膜トランジスタをなす多結晶シリコン層の電気伝導度を変化させることにより行う。
【０００６】
この方式の有機ＥＬ表示体では、薄膜トランジスタの特性にばらつきがあるために、有機ＥＬ素子に供給される電流にばらつきが生じて、発光輝度の均一性が悪くなる恐れがある。薄膜トランジスタの電流値を変化させて、例えば２５６階調の輝度レベルを大面積表示体で実現するためには、薄膜トランジスタ等のスイッチング素子により、有機ＥＬ素子の電流値を０．５％以内の正確さで制御する必要がある。しかしながら、現状の低温多結晶シリコン薄膜を活性層とするトランジスタでは、中間電圧印加時の電流値のばらつきが大きいため、２５６階調の輝度レベルを十分制御することは難しい。
【０００７】
これに対して、単結晶半導体を活性層とするトランジスタは、特性のばらつきは少ないが、通常、６００℃以上の高温プロセスで作製されるため、大面積の透明基板として現在使用可能なガラス基板等の上に形成することは困難である。また、単結晶シリコン基板等の不透明な単結晶半導体基板は、透明性が要求される有機ＥＬ表示体の基板として用いることはできない。
【０００８】
また、図１９の構造のアクティブマトリックス型有機ＥＬ表示体では、画素部３５である有機ＥＬ素子からの光が、４本の配線３１〜３３，３８、２つのトランジスタ３４，３７、および容量３６により遮断されるため、開口率が１０％程度と小さい。したがって、アクティブマトリックス型有機ＥＬ表示体の開口率を向上するためには、薄膜トランジスタあるいは配線の領域を少なくする必要がある。
【０００９】
さらに、表示体の大面積化に関しては、現状のアモルファスシリコントランジスタ搭載アクティブマトリックス型液晶ディスプレイでは、１ｍ×１ｍ程度の大きさが上限である。アクティブマトリックス型有機ＥＬ表示体では、低温多結晶シリコン膜を活性層とする薄膜トランジスタを用いているが、従来の製造技術では、真空装置等の製造装置の大きさが限定されるため、液晶ディスプレイと同様に１ｍ×１ｍ程度の大きさが限界であると考えられる。
【００１０】
一方、多結晶シリコン薄膜を活性層とする薄膜トランジスタを備えた有機ＥＬ表示体において、薄膜トランジスタと有機ＥＬ素子は以下のようにして製造される。
先ず、図２０（ａ）〜（ｄ）の工程によって、ガラス基板１１上に薄膜トランジスタを形成する。
【００１１】
この薄膜トランジスタ製造工程としては、先ず、ガラス基板１１上に、ＳｉＨ4 を用いたＰＥＣＶＤ法やＳｉ2 Ｈ6 を用いたＬＰＣＶＤ法により、アモルファスシリコンを成膜する。次に、エキシマレーザー等によるレーザー照射法または固相成長法によって、このアモルファスシリコンを再結晶化させて、多結晶シリコン膜１２とする。図２０（ａ）はこの状態を示す。次に、この多結晶シリコン膜１２をパターニングした後、ゲート絶縁膜１３を成膜し、さらにその上に成膜およびパターニングによってゲート電極１４を形成する。図２０（ｂ）はこの状態を示す。
【００１２】
次に、リンやボロンなどの不純物を、ゲート電極１４を用いて自己整合的に多結晶シリコン膜１２に打ち込む。これにより、ゲート電極１４の両側にソース・ドレイン領域１５を形成し、ＣＭＯＳＦＥＴを形成する。次に、第１層間絶縁膜１６を成膜し、この絶縁膜にコンタクトホールを開けた後、ソース・ドレイン電極１７を成膜およびパターニングによって形成する。図２０（ｃ）はこの状態を示す。次に、第２層間絶縁膜１８を成膜し、この絶縁膜にコンタクトホールを開けた後、ＩＴＯ電極（画素用電極）１９を成膜およびパターニングによって形成する。図２０（ｄ）はこの状態を示す。
【００１３】
次に、図２１（ａ）に示すように、第２層間絶縁膜１８の上に密着層２１を成膜して、ＩＴＯ電極（画素用電極）１９の上の画素領域に開口部を形成する。次に、この密着層２１の上に層間層２２を成膜して、密着層２１の開口部の上に開口部を形成する。
次に、酸素プラズマやＣＦ4 プラズマ等を用いたプラズマ処理を行うことにより、ＩＴＯ電極（画素用電極）１９上の開口部の表面の濡れ性を良好にする。その後、この開口部内に有機ＥＬ素子を構成する正孔注入層２３と発光層２４を形成する。これらの層は、スピンコート法、スキージ塗り法、インクジェット法等の液相プロセス、またはスパッタリング法や蒸着法等の真空プロセスによって形成される。特開平１０−１２３７７号公報には、インクジェット法により有機ＥＬ材料を形成および配列することで、赤、青、緑の発光色を備える有機発光層を画素毎に任意にパターニングできることが記載されている。
【００１４】
次に、図２１（ｂ）に示すように、発光層２４の上に陰極２５をなす金属薄膜を形成した後、封止剤２６で封止する。陰極２５用の金属としては、仕事関数を小さくする目的でアルカリ金属またはアルカリ土類金属が添加された金属を使用する。
なお、密着層２１は、基板と層間層２２との密着性を向上すること、および正確な発光面積を得ることを目的として設ける。また、層間層２２を設ける目的の一つは、ゲート電極１４、ソース・ドレイン電極１７から陰極２５を遠ざけることによって、寄生容量を低減することである。層間層２２を設けるもう一つの目的は、液相プロセスで正孔注入層２３や発光層２４を形成する際に、表面の濡れ性を制御して、正確なパターニングがなされるようにすることである。
【００１５】
このように、従来の有機ＥＬ表示素子の製造方法においては、トランジスタ形成のために、表示用基板全面に対する薄膜形成と、パターニングによって不要部分の薄膜形成材料を除去することが繰り返されている。特に、有機ＥＬ素子部分および配線部分の薄膜形成材料は大きく除去されるため、資源の有効活用の点で改善の余地がある。
【００１６】
【発明が解決しようとする課題】
本発明は、上述したような従来技術の問題点に着目してなされたものであり、本発明の第１の課題は、特性のばらつきの少ないトランジスタ（単結晶半導体を活性層とするトランジスタ）が大面積の透明基板上に形成された有機ＥＬ表示体を得ることである。
【００１７】
本発明の第２の課題は、アクティブマトリックス型有機ＥＬ表示体の開口率を向上することである。
本発明の第３の課題は、有機ＥＬ表示体の製造工程での薄膜形成材料の除去量を少なくすることである。
本発明の第４の目的は、１ｍ×１ｍ以上の大きな有機ＥＬ表示体を容易に得ることができるようにすることである。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、有機ＥＬ素子とこの有機ＥＬ素子を駆動する半導体素子とを表示用基板上に備えた有機ＥＬ表示体の製造方法において、前記半導体素子を有する単位ブロックを、表示用基板の所定位置に配置する工程を有することを特徴とする有機ＥＬ表示体の製造方法を提供する。この単位ブロックは、例えば、前記半導体素子を複数個並列に単結晶半導体基板やその他の基板に形成し、この基板を分割することにより形成される。あるいは、市販の単位ブロックを購入して使用してもよい。
【００１９】
この方法では、有機ＥＬ素子を駆動する半導体素子を表示用基板上に直接形成するのではなく、この半導体素子を有する単位ブロックを表示用基板の所定位置に配置する。そのため、半導体素子が単結晶半導体基板に形成されている単位ブロックを用いることにより、耐熱性の低いガラス基板等の上に、単結晶半導体を活性層とするトランジスタ（特性のばらつきが少ないトランジスタ）を配置することができる。これにより、大面積の透明基板上に特性のばらつきの少ないトランジスタが形成された有機ＥＬ表示体が得られる。
【００２０】
また、この方法によれば、用意した単位ブロックを検査し、不良品を除いて良品のみを表示用基板上に配列することによって、表示体を形成した後のスループットが改善される。これにより、信頼性の高い有機ＥＬ表示体を効率的に得ることができる。
また、単結晶半導体を活性層とするトランジスタは、低温多結晶シリコン薄膜を活性層とするトランジスタと比べて、素子の大きさを小さくできる。これにより、半導体素子の占有面積を小さくして、アクティブマトリックス型有機ＥＬ表示体の開口率を向上することができる。また、単位ブロックの製造工程では大面積の基板を用いる必要がないため、薄膜形成工程やエッチング工程等で使用する装置が小型化できる。
【００２１】
また、半導体素子が単位ブロックに形成されていることから表示用基板上で半導体素子を形成しないため、従来の方法のように、半導体素子形成のために有機ＥＬ素子部分等の無駄に形成しては除去していた薄膜が、初めから成膜されない。そのため、従来の方法と比較して、有機ＥＬ表示体の製造工程での薄膜形成材料の除去量が少なくなる。
【００２２】
このように製造装置を小型化でき製造工程での材料を節約できるために、有機ＥＬ表示体の製造コストを低減することができる。
本発明で、単位ブロックを表示用基板の所定位置に配置する方法としては、次の３つの方法が挙げられる。また、これらの方法を２つ以上併用してもよい。
第１の方法では、表示用基板の所定位置に、単位ブロックの形状に合わせた形状の凹部を設け、液体中でこの凹部に単位ブロックを嵌め込むことにより、単位ブロックを表示用基板の所定位置に配置する。
【００２３】
第２の方法では、厚さ方向に貫通する穴を表示用基板の所定位置に設け、表示用基板の一方の面側の圧力を他方の面側の圧力より高くするか前記穴に流体を通して、表示用基板の一方の面の前記穴の位置に単位ブロックを導くことにより、単位ブロックを表示用基板の所定位置に配置する。
第３の方法では、クーロン引力により単位ブロックを表示用基板の所定位置に導いて配置する。この際、表示用基板の所定位置と単位ブロックを互いに反対符号の電荷に帯電させるか、または、表示用基板の所定位置と単位ブロックのうちの一方を帯電させることにより、表示用基板の所定位置と単位ブロックとの間にクーロン引力を発生させる。
【００２４】
本発明の方法では、有機ＥＬ素子の材料を、表示用基板上の画素位置に対応させてインクジェット法で配置することが好ましい。また、表示用基板上に形成する配線をインクジェット法で形成することが好ましい。
インクジェット法は、印刷分野で実現されているように、インクジェットのヘッド部の可動領域を広げることにより、例えば１ｍ×１ｍの表示体に対しても液状材料を所定位置に配置することが容易にできる。これに対して、成膜とエッチング等によるパターニングとによって有機ＥＬ素子の形成および配線の形成を行う方法では、製造工程に必要な真空装置等の装置の大きさによって、製造可能な表示体の大きさが制限される。
【００２５】
本発明の方法は、駆動方式がアクティブマトリックス方式である場合、すなわちアクティブマトリックス型有機ＥＬ表示体の場合に、好適に適用される。
アクティブマトリックス型有機ＥＬ表示体の場合、画素をなす各有機ＥＬ素子は、走査線、信号線、および電源線等の配線によって接続される。この場合、表示用基板上には、走査線、信号線、および電源線と、これらの配線の単位ブロック内の配線との接続用端子とを予め形成し、単位ブロックには、表示用基板上に配置したときにこれらの端子と接触する位置に、表示用基板上の配線との接続用端子を予め形成した後に、単位ブロックを表示用基板の所定位置に配置することが好ましい。これにより、単位ブロックを表示用基板上に配置した後の配線工程を省略することができる。
【００２６】
単位ブロックは、隣接する複数の有機ＥＬ素子を駆動するための複数の半導体素子を有することが好ましい。これにより、一つの有機ＥＬ表示体に配置する単位ブロック数を少なくすることができるため、コストが低減する。また、単位ブロックの配置箇所が少なくなるため、単位ブロックの配置ミスや、単位ブロック側の端子と表示用基板側の端子を配線で接続する際の配線ミスを少なくすることができる。
【００２７】
また、複数の半導体素子を有する単位ブロックの複数の端子の位置関係を、線対称や点対称とすることにより、配線ミスを低減することができる。この端子の配置方法としては以下の方法が挙げられる。
▲１▼単位ブロックの平面形状を多角形とし、この多角形の中心を回転中心とした回転対称となるように、各有機ＥＬ素子用の複数の端子を配置する。▲２▼単位ブロックの平面形状を正多角形とし、この正多角形の中心を回転中心とした回転対称となるように、各有機ＥＬ素子用の複数の端子を配置する。
【００２８】
▲３▼▲２▼の方法で、回転移動しても端子配置が変わらない回転角度を、正多角形の辺の数をｎとした時に３６０°をｎで割った値（３６０°／ｎ）とする。すなわち、例えば、単位ブロックの平面形状が正方形の場合には９０°ずつ回転させた時に、正五角形の場合には７２°ずつ回転させた時に、正六角形の場合には６０°ずつ回転させた時に、同じ位置に端子が配置されるようにする。
【００２９】
▲４▼単位ブロックの平面形状を長方形とし、この長方形の長辺と平行な中心線および短辺と平行な中心線の両方に対して線対称となるように、各有機ＥＬ素子用の複数の端子を配置する。▲５▼単位ブロックの平面形状を長方形とし、この長方形の中心を回転中心として１８０°回転させた時に同じ位置に端子が配置されるように、各有機ＥＬ素子用の複数の端子を配置する。
【００３０】
▲６▼単位ブロックの平面形状を多角形として、この多角形の各対角線に沿って各有機ＥＬ素子用毎の複数の端子を配置し、且つ各対角線上での端子位置が同じ端子で同じとなるように配置する。▲７▼単位ブロックの平面形状を正多角形として、この正多角形の各対角線に沿って各有機ＥＬ素子用毎の複数の端子を配置し、且つ各対角線上での端子位置が同じ端子で同じとなるように配置する。
【００３１】
▲３▼および▲７▼の方法によれば、単位ブロックの平面形状に対応させて基板側に形成された凹部に単位ブロックを嵌める際に、単位ブロックをなす正多角形の辺を凹部をなす正多角形のいずれの辺に合わせたとしても、基板上で同じ端子配置となる。すなわち、単位ブロックと凹部とで対応させる正多角形の辺を予め決めておく必要がなく、単位ブロックが凹部に嵌まれば必ず端子配置が合っていることになる。
【００３２】
▲４▼および▲５▼の方法によれば、単位ブロックの平面形状に対応させて基板側に形成された凹部に単位ブロックを嵌める際に、単位ブロックをなす長方形の長辺および短辺を、凹部をなす長方形のいずれの長辺および短辺に合わせたとしても、基板上で同じ端子配置となる。すなわち、単位ブロックと凹部とで対応させる辺を予め決めておく必要がなく、単位ブロックが凹部に嵌まれば必ず端子配置が合っていることになる。
【００３３】
図２２（ａ）〜（ｄ）は、▲１▼〜▲３▼の方法による端子配置の例を示す。図２２（ｅ），（ｆ）は、▲４▼または▲５▼の方法による端子配置の例を示す。図２２（ｅ），（ｆ）において、一点鎖線Ｌ１は長方形の長辺と平行な中心線を、一点鎖線Ｌ２は長方形の短辺と平行な中心線を示す。図２２（ａ）は、▲６▼または▲７▼の方法による端子配置の例でもある。なお、図２２において、符号３９は単位ブロックであり、符号Ｔは端子である。
【００３４】
単位ブロックの配置方法としては、表示用基板上に、赤色発光、青色発光、緑色発光の３個の隣接する有機ＥＬ素子を一組として、複数組配置するとともに、３個の有機ＥＬ素子を駆動するための半導体素子を有する単位ブロックを、各組毎に、３個の有機ＥＬ素子の中心となる位置に配置する方法が挙げられる。
単位ブロックの配置方法としては、また、表示用基板上に、赤色発光、青色発光、緑色発光の各２個ずつ６個の隣接する有機ＥＬ素子を一組として、複数組配置するとともに、６個の有機ＥＬ素子を駆動するための半導体素子を有する単位ブロックを、各組毎に、６個の有機ＥＬ素子の間の位置に配置する方法が挙げられる。
【００３５】
単位ブロックの半導体素子が駆動する有機ＥＬ素子（画素）の数ｎに応じて、一つの有機ＥＬ表示体に配置する単位ブロック数を１／ｎに減らすことができる。また、この数ｎが大きいほど、前述のコストの低減効果、単位ブロックの配置ミスの低減効果、および配線ミスの低減効果が大きくなる。
本発明はまた、半導体素子を有する単位ブロックを基板の所定位置に配置する半導体素子の配置方法において、厚さ方向に貫通する穴を基板の所定位置に設け、この基板の一方の面側の圧力を他方の面側の圧力より高くするか前記穴に流体を通して、この基板の一方の面の前記穴の位置に、単位ブロックを導くことを特徴とする半導体素子の配置方法を提供する。
【００３６】
本発明はまた、半導体素子を有する単位ブロックを基板の所定位置に配置する半導体素子の配置方法において、クーロン引力により単位ブロックを基板の所定位置に導くことを特徴とする半導体素子の配置方法を提供する。この際、基板の所定位置と単位ブロックを互いに反対符号の電荷に帯電させるか、または、基板の所定位置と単位ブロックのうちの一方を帯電させることにより、基板の所定位置と単位ブロックとの間にクーロン引力を発生させる。
【００３７】
本発明はまた、半導体素子を有する単位ブロックを基板の所定位置に配置する工程を有する半導体装置の製造方法において、基板上に形成する配線をインクジェット法で形成することを特徴とする半導体装置の製造方法を提供する。
本発明はまた、半導体素子を有する単位ブロックを基板の所定位置に配置する工程を有する半導体装置の製造方法において、基板上には、配線と、この配線の単位ブロック内の配線との接続用端子とを予め形成し、単位ブロックには、基板上に配置したときに基板上の端子と接触する位置に、基板上の配線との接続用端子を予め形成した後に、単位ブロックを基板の所定位置に配置することを特徴とする半導体装置の製造方法を提供する。
【００３８】
本発明はまた、複数の半導体素子を有する単位ブロックを基板の所定位置に配置する工程を有する半導体装置の製造方法において、単位ブロックの平面形状を多角形とし、この多角形の中心を回転中心とした回転対称となるように、各半導体素子用の複数の端子を配置する半導体装置の製造方法を提供する。この方法で、前記多角形は正多角形であることが好ましい。
【００３９】
本発明はまた、複数の半導体素子を有する単位ブロックを基板の所定位置に配置する工程を有する半導体装置の製造方法において、単位ブロックの平面形状を長方形とし、この長方形の長辺と平行な中心線および短辺と平行な中心線の両方に対して線対称となるように、各半導体素子用の複数の端子を配置する半導体装置の製造方法を提供する。
【００４０】
本発明はまた、複数の半導体素子を有する単位ブロックを基板の所定位置に配置する工程を有する半導体装置の製造方法において、単位ブロックの平面形状を多角形として、この多角形の各対角線に沿って各半導体素子用毎の複数の端子を配置し、且つ各対角線上での端子位置が同じ端子で同じとなるように配置する半導体装置の製造方法を提供する。この方法で、前記多角形は正多角形であることが好ましい。
【００４１】
これらの半導体装置の製造方法における「半導体装置」としては、例えば、メモリセルや液晶表示体が挙げられる。また、有機ＥＬ表示体の製造方法として説明した、前述の端子配置方法▲１▼〜▲７▼は、この半導体装置の製造方法における半導体素子の端子配置方法としても適用できる。
本発明はまた、少なくとも各画素毎に２枚の電極に挟まれた発光層が形成され、前記発光層が半導体素子により駆動されるアクティブマトリックス型有機ＥＬ表示体の製造工程において、半導体素子を基板上で作成し、前記半導体素子を前記基板上から切り離し単位ブロック毎に分割し、他の基板上に前記半導体素子の前記単位ブロックを配置させることを特徴とするアクティブマトリックス型有機ＥＬ表示体の製造方法を提供する。
【００４２】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図１〜図６を用いて、本発明の一実施形態に相当する有機ＥＬ表示体の製造方法を説明する。図１は、この実施形態の方法で作製された、アクティブマトリックス型有機ＥＬ表示体の一部を示す平面図である。図２は図１のＡ−Ａ線断面図であり、図３は図１のＢ−Ｂ線断面図である。図４は単位ブロックの作製方法を説明する図である。図５は単位ブロックの配置方法を説明する図である。図６は図１のＣ−Ｃ線断面図である。
【００４３】
この表示体では、各画素位置に有機ＥＬ素子からなる画素３５および画素用電極１９が配置され、各画素３５毎に、駆動用の半導体素子として、スイッチングトランジスタ３４、ドライビングトランジスタ３７、容量３６を備えている。また、これらの素子は信号線３１、電源線３２、走査線３３、容量線３８により、表示体の周辺部に配置された駆動回路と接続されている。
【００４４】
この表示体は、以下に示すように、ガラス基板（表示用基板）５２の所定位置に単位ブロック３９を配置する工程を経て製造されている。また、この表示体は、各画素３５毎に一つの単位ブロック３９を有する。
この単位ブロック３９には、図２および３に示すように、半導体素子として、スイッチングトランジスタ３４、ドライビングトランジスタ３７、および容量３６が形成されている。両トランジスタ３４，３７は、ゲート電極１とゲート酸化膜２とソース・ドレイン領域３を有するＭＯＳＦＥＴである。ソース・ドレイン領域３は、単結晶シリコン基板４１ａの不純物拡散層からなる。容量３６は、単結晶シリコン基板４１ａの不純物拡散層からなる導電層４と、導電層４の上に形成された絶縁層５と、絶縁層５の上に形成された電極６とで構成されている。
【００４５】
また、この単位ブロック３９には、両トランジスタ３４，３７を接続する配線５８も形成されている。さらに、この単位ブロック３９には、走査線３３との接続用の端子３９Ｃ、信号線３１との接続用の端子３９Ｄ、電源線３２との接続用の端子３９Ａ、および容量線３８との接続用の端子３９Ｂが形成されている。符号５７は絶縁膜である。
【００４６】
先ず、図４に示すように、この単位ブロック３９の微細構造を、シリコンウエハ（単結晶半導体基板）４１上に多数個並列に形成する。次に、このシリコンウエハ４１を分割線５１で分割することにより、多数の単位ブロック３９を得る。次に、得られた多数の単位ブロック３９を検査して不良品を取り除く。
一方、図５に示すように、ガラス基板（表示用基板）５２には、エッチング等の工程により、単位ブロック３９を配置する位置に窪み（凹部）５４を設けておく。前述の方法で得られた単位ブロック３９は、シリコン単結晶の劈開面に沿って端面が斜めに切断される。そのため、ガラス基板５２の窪み５４の内壁面を、この単位ブロック３９の斜面に合わせた形状にしておく。また、単位ブロック３９の切断を、ウエハ上面（半導体素子形成面）側が反対面側より広くなるように行い、窪み５４の形状をこれに合わせて上面側に広がる形状にすることにより、単位ブロック３９は窪み５４に嵌まり易くなる。
【００４７】
このガラス基板５２と単位ブロック３９を液体５３中に入れ、単位ブロック３９をガラス基板５２の表面（窪み５４が形成されている面）に沿って流動させることにより、単位ブロック３９が窪み５４に嵌まる。これにより、単位ブロック３９がガラス基板５２の所定位置に配置される。
次に、この単位ブロック３９を含むガラス基板５２の表面全体に対して、導電膜の形成とパターニングを行うことにより、信号線３１、電源線３２、走査線３３、および容量線３８を形成する。次に、ＩＴＯ電極（画素用電極）１９の形成を行う。
【００４８】
なお、単位ブロック３９には、シフトレジスタ、ドライバー等の表示体の周辺駆動回路やメモリ、演算論理装置等の機能素子等が形成されていてもよい。
次に、この配線３１〜３３，３８および画素用電極１９が形成された状態のガラス基板５２の上面全体に、図６に示すように、絶縁膜２０を形成した後、パターニングを行って画素用電極１９の上に画素領域の穴２０ａを設ける。この穴２０ａ内に正孔注入層２３と発光層２４を形成する。この正孔注入層２３と発光層２４が画素（有機ＥＬ素子）３５を構成する。
【００４９】
正孔注入層２３は、例えば、ポリフェニルビニレンの前駆体であるポリテトラヒドロチオフェニルフェニレンを塗布した後、これを加熱してポリフェニルビニレンとすることにより形成される。発光層２４の材料としては、赤色発光材料としてシアノポリフェニレンビニレン、青色発光材料としてポリフェニレンビニレン、緑色発光材料としてポリアルキルフェニレンが挙げられる。
【００５０】
次に、発光層２４の上に、Ｌｉを含むＡｌからなる陰極２５を、成膜とパターニングを行うことにより形成した後、ガラス基板５２の上面全体を封止剤により封止する。なお、図１では陰極２５が省略されている。
このようにして得られたアクティブマトリックス型有機ＥＬ表示体は、特性のバラツキが少ない単結晶シリコンを活性層とするトランジスタを備えているため、低温多結晶シリコン薄膜を活性層とするトランジスタを備えた従来の表示体と比較して、中間電圧印加時の電流値のばらつきが小さくなって、２５６階調の輝度レベルを十分に制御することが可能となる。
【００５１】
また、このアクティブマトリックス型有機ＥＬ表示体は、低温多結晶シリコン薄膜を活性層とするトランジスタを備えた従来の表示体と比較して、半導体素子の占有面積が小さいため開口数が大きくなる。
また、この実施形態の方法は、従来の方法で半導体素子形成のために有機ＥＬ素子部分等の無駄に形成しては除去していた薄膜が、初めから成膜されない。そのため、従来の方法と比較して、有機ＥＬ表示体の製造工程での薄膜形成材料の除去量が少なくなる。
【００５２】
なお、正孔注入層２３および発光層２４は、スピンコート法、スキージ塗り法、インクジェット法等の液相プロセス、またはスパッタリング法や蒸着法等の真空プロセスのいずれの方法で形成してもよいが、インクジェット法で形成することが好ましい。
図７に示すように、インクジェット法では、インク充填領域６４を枠体６３で区画した後、インクジェット装置のヘッド部６１を移動させながら、インク充填領域６４に向けてヘッド部６１からインク６２を吐出させることにより、インク充填領域６４にインク６２を充填する。
【００５３】
インク充填領域６４に親水性インク（発光層２４の材料等）を充填する際には、枠体６３の上部を撥水性とすることによって、ヘッド部６１のインク充填領域６４に対する位置合わせ精度をそれ程高くしなくても、インク６２をインク充填領域６４内に充填しやすくすることができる。枠体６３の材料としては例えばポリイミドが用いられる。このポリイミドからなる枠体６３に対して、酸素あるいはフルオロカーボンガスによるプラズマ処理を行うことにより、枠体６３の表面を撥水性にすることができる。
【００５４】
また、信号線３１、電源線３２、走査線３３等の配線をインクジェット法で形成することも可能である。この場合には、インク６２として、導電性材料を含む液状物であって、溶剤の蒸発や加熱硬化等によってインク充填領域６４内で固体となり得る材料を使用する。このような導電性材料としては、有機金属化合物、金属錯体、導電性有機高分子、導電性有機高分子の前駆体、液状金属、金属微粒子等が挙げられる。
【００５５】
このように、有機ＥＬ素子をなす正孔注入層２３および発光層２４と、信号線３１、電源線３２、走査線３３等の配線をインクジェット法で形成することにより、１ｍ×１ｍ以上の大きなアクティブマトリックス型有機ＥＬ表示体を容易に得ることができるようになる。
また、次に説明する方法によれば、単位ブロック３９を表示用基板５２上に配置した後の配線工程を省略することができる。
【００５６】
この方法では、図８に示すように、予め表示用基板５２上に、走査線３３、信号線３１、電源線３２、および容量線３８と、これらの配線の単位ブロック３９内の配線との接続用の端子３３ａ，３１ａ，３２ａ，３８ａを形成しておく。単位ブロック３９には、表示用基板５２上に配置したときにこれらの端子３３ａ，３１ａ，３２ａ，３８ａと接触する各位置に、表示用基板５２上の各配線との接続用の端子３９Ａ〜３９Ｄを予め形成しておく。なお、符号１９Ａは、画素用電極１９用の端子である。
【００５７】
これにより、これらの単位ブロック３９および表示用基板５２を用いて、単位ブロック３９を表示用基板５２の所定位置に配置すれば、表示用基板５２の端子３３ａ，３１ａ，３２ａ，３８ａと単位ブロック３９の端子３９Ａ〜３９Ｄとが、それぞれ対応する端子同士で接触する。これにより、単位ブロック３９を表示用基板５２の所定位置に配置するだけで、単位ブロック３９の半導体素子と表示用基板５２の配線との接続が終了する。
【００５８】
図９〜図１２を用いて、単位ブロックを表示用基板の所定位置に配置する方法であって、図５の方法とは別の実施形態について説明する。
図９に示す方法では、表示用基板５２には、図５の方法と同様に、単位ブロック３９を配置する位置に単位ブロック３９の形状に合わせた形状の窪み５４を設ける。これに加えて、この窪み５４の中心部に、表示用基板５１を厚さ方向に貫通する穴５５を設ける。
【００５９】
この表示用基板５２と単位ブロック３９を液体中または所定気体の雰囲気中に入れ、単位ブロック３９を表示用基板５２の表面（窪み５４が形成されている面）側に落下させると同時に、表示用基板５２を単位ブロック３９側に持ち上げることによって、単位ブロック３９が窪み５４に嵌まる。これにより、単位ブロック３９がガラス基板５２の所定位置に配置される。
【００６０】
図１０に示す方法では、表示用基板５２には、図５の方法と同様に、単位ブロック３９を配置する位置に単位ブロック３９の形状に合わせた形状の窪み５４を設ける。これに加えて、この窪み５４の中心部に、表示用基板５１を厚さ方向に貫通する穴５５を設ける。
この表示用基板５２と単位ブロック３９を液体中または所定気体の雰囲気中に入れ、穴５５を利用して、窪み５４が形成されている面とは反対側から真空ポンプで液体または気体を吸引することにより、窪み５４が形成されている面側の圧力を反対面側の圧力より高くする。これにより、各単位ブロック３９が穴５５の位置に導かれて、ガラス基板５２の所定位置に配置される。
【００６１】
また、図９の方法および図１０の方法により形成された表示体は、表示用基板５２の単位ブロック３９が配置されている各位置に穴５５が存在するため、単位ブロック３９の半導体素子からの配線をこの穴５５から裏面に向かわせることができる。これにより、有機ＥＬ表示体の表面（画素形成面）側に存在する配線の面積を小さくできるため、有機ＥＬ素子の配線による発光遮断量が低減できる。また、有機ＥＬ素子の発光面積を大きくすることもできる。
【００６２】
図１１に示す方法では、表示用基板５２の単位ブロック３９を配置する各位置に電極５９を形成し、正に帯電させた単位ブロック３９をこの表示用基板５２の上方に配置する。表示用基板５２の各電極５９を負に帯電させることにより、単位ブロック３９はクーロン引力で各電極５９の位置に導かれる。これにより、各単位ブロック３９がガラス基板５２の所定位置に配置される。
【００６３】
単位ブロック３９の帯電は、静電気発生装置（ベルト等で金属部を擦ることにより、静電気を発生する装置）等を使用して行う。単位ブロック３９の厚さは通常、数μｍ〜数百μｍであるため、静電気力によって移動可能である。この配置を行う雰囲気は真空であってもよいし、絶縁性の液体または気体中であってもよい。この方法においては、単位ブロック３９を自由落下させる重力よりも、単位ブロック３９と各電極５９との間のクーロン引力の方が大きくないと、単位ブロック３９は各電極５９に導かれないため、雰囲気の比重を所定値より大きく設定する必要がある。
【００６４】
図１２に示す方法では、レーザープリンタの原理を利用して、クーロン引力により単位ブロック３９を表示用基板５２の各位置に導いて配置する。すなわち、単位ブロック３９用のローラーＲ１と表示用基板５２用のローラーＲ２を、所定間隔を開けて対向配置する。表示用基板５２用のローラーＲ２には、表示用基板５２の単位ブロック３９を配置する各位置に対応させた各位置に、電極が形成されている。
【００６５】
ローラーＲ１を正に帯電させて、単位ブロック３９をこのローラーＲ１に沿って移動させる。ローラーＲ２に設けた各電極を負に帯電させて、表示用基板５２をこのローラーＲ２に沿って移動させる。これにより、両ローラーＲ１，Ｒ２が最も接近している位置で、正に帯電した単位ブロック３９が表示用基板５２の負に帯電した各電極位置に飛び移る。
【００６６】
単位ブロックを表示用基板の所定位置に配置する方法としては、これらの方法以外にも、図１０の方法で窪み５４を形成しない方法、図９の方法と図１１または図１２の方法とを組み合わせた方法、図５の方法と図１１または図１２の方法とを組み合わせた方法、図１０の方法と図１１または図１２の方法とを組み合わせた方法、図１０の方法で窪み５４を形成しない方法と図１１または図１２の方法とを組み合わせた方法等が挙げられる。
【００６７】
図１の有機ＥＬ表示体では、一つの画素３５毎に一つの単位ブロック３９を設けているが、図１３および図１４に示すように、複数の画素３５毎に一つの単位ブロック３９を設けてもよい。図１３の有機ＥＬ表示体では、４つの画素用電極１９の中心に一つの単位ブロック３９が配置されている。図１４の有機ＥＬ表示体では、３つの画素用電極１９の中心に一つの単位ブロック３９が配置されている。
【００６８】
図１３の有機ＥＬ表示体では、また、単位ブロック３９の平面形状を正方形とし、この正方形の４つの対角線に沿って、４つの各有機ＥＬ素子用毎の複数の端子７２ａ〜７２ｅが配置されている。端子７２ａは信号線３１用の端子であり、端子７２ｂは走査線３３用の端子であり、端子７２ｃは容量線３８用の端子であり、端子７２ｄは電源線３２用の端子であり、端子７２ｅは画素用電極１９用の端子である。また、各対角線上での各端子７２ａ〜７２ｅは、同じ端子で（端子７２ａ〜７２ｅ毎に）対角線の交点からの距離が同じ位置に配置されている。
【００６９】
そのため、例えば、表示用基板５２の４カ所に配置された４つの単位ブロック３９が、それぞれ単位ブロック３９の中心（対角線の交点）を回転中心として９０°ずつ回転された状態で配置されていても、表示用基板５２上での各端子７２ａ〜７２ｅの配置は同じとなる。したがって、信号線３１、電源線３２、走査線３３、および容量線３８等の配線を形成する際に、配線ミスを低減することができる。
【００７０】
カラー表示体の場合には、例えば図１５に示すように、表示用基板上に、赤色発光の有機ＥＬ素子からなる画素８１と、緑色発光の有機ＥＬ素子からなる画素８２と、青色発光の有機ＥＬ素子からなる画素８３とを隣接させて一組とし、多数組配置する。また、３個の画素８１〜８３をなす有機ＥＬ素子用の単位ブロック３９を、各組毎に、画素８１〜８３の中心となる位置に配置する。図１４の３つの画素３５を画素８１〜８３とすれば、図１４は図１５の表示体の一組の画素とこれらの画素用の単位ブロックを示す図に相当する。
【００７１】
また、図１６に示すように、３種類の画素８１〜８３を各２個ずつ６個を一組とし、６個の画素８１〜８３をなす有機ＥＬ素子用の単位ブロック３９を、各組毎に、６個の画素８１〜８３の中心となる位置に配置してもよい。
このように、一つの単位ブロックに、複数の有機ＥＬ素子（画素）用の半導体素子を形成することによって、一つの画素毎に一つの単位ブロックを形成した場合と比較して、有機ＥＬ表示体の作製にかかるコストを低減し、単位ブロックの配置ミスを低減し、配線ミスを低減することができる。
【００７２】
なお、以上の実施形態では、アクティブマトリックス型有機ＥＬ表示体について説明しているが、半導体素子が形成されている単位ブロックを表示用基板に配置する本発明の方法は、アクティブマトリックス型以外の有機ＥＬ表示体にも適用される。また、有機ＥＬ表示体以外でも、図１７に示すようなメモリセルや、図１８に示すような液晶表示体にも適用できる。
【００７３】
図１７に示すように、メモリセルでは、トランジスタ９１と容量３６が形成された単位ブロック３９を、前述の図５および図９〜１２のいずれかの方法あるいはこれらを適宜組み合わせた方法で、表示用基板５２の代わりに所定の基板５０に配置することにより、メモリセルＭを作製することができる。また、図８と同じ方法を採用すれば、単位ブロック３９を基板５０上に配置した後の配線工程を省略することができる。
【００７４】
この場合には、予め基板５０上に、容量線３８、ワード線９２、ビット線９３と、これらの配線の単位ブロック３９内の配線との接続用の端子３８ａ，９２ａ，９３ａを形成しておく。単位ブロック３９には、表示用基板５２上に配置したときにこれらの端子３８ａ，９２ａ，９３ａと接触する各位置に、表示用基板５２上の各配線との接続用の端子９４Ａ〜９４Ｃを予め形成しておく。
【００７５】
図１８に示すように、液晶表示体では、スイッチングトランジスタ３４と容量３６と液晶素子接続用の端子９６が形成された単位ブロック３９を、前述の図５および図９〜１２のいずれかの方法あるいはこれらを適宜組み合わせた方法で、表示用基板５２に配置することにより、液晶表示体Ｌを作製することができる。また、図８と同じ方法を採用すれば、単位ブロック３９を基板５０上に配置した後の配線工程を省略することができる。
【００７６】
この場合には、予め表示用基板５２上に、走査線３３、信号線３１、および容量線３８と、これらの配線の単位ブロック３９内の配線との接続用の端子３３ａ，３１ａ，３８ａを形成しておく。単位ブロック３９には、表示用基板５２上に配置したときにこれらの端子３３ａ，３１ａ，３８ａと接触する各位置に、表示用基板５２上の各配線との接続用の端子９５Ａ〜９５Ｃを予め形成しておく。
【００７７】
【発明の効果】
以上説明したように、本発明の有機ＥＬ表示体の製造方法によれば、特性のばらつきの少ないトランジスタ（単結晶半導体を活性層とするトランジスタ）が大面積の透明基板上に形成された有機ＥＬ表示体を得ることができる。
本発明の有機ＥＬ表示体の製造方法によれば、また、開口率の高いアクティブマトリックス型有機ＥＬ表示体を得ることができる。
【００７８】
本発明の有機ＥＬ表示体の製造方法によれば、また、有機ＥＬ表示体の製造工程での薄膜形成材料の除去量を少なくできるため、資源の有効活用および製造コストの低減が図れる。
本発明の有機ＥＬ表示体の製造方法によれば、また、インクジェット法等の採用によって、１ｍ×１ｍ以上の大きな有機ＥＬ表示体を容易に得ることができるようになる。
【００７９】
また、本発明の半導体素子の配置方法によれば、基板に対する単位ブロックの配置を、基板の凹部に単位ブロックを配置する方法よりも確実且つ容易に行うことができる。
また、本発明の半導体素子の製造方法によれば、半導体素子を有する単位ブロックを基板の所定位置に配置する工程を有する半導体装置を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法で作製された、アクティブマトリックス型有機ＥＬ表示体の一部を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１のＢ−Ｂ線断面図である。
【図４】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックの作製方法を説明する図である。
【図５】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックの配置方法を説明する図である。
【図６】図１のＣ−Ｃ線断面図である。
【図７】インクジェット法を説明するための図である。
【図８】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックを表示用基板上に配置した後の配線工程が省略可能な方法を説明する図である。
【図９】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックの配置方法を説明する図である。
【図１０】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックの配置方法を説明する図である。
【図１１】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックの配置方法を説明する図である。
【図１２】本発明の一実施形態に相当する有機ＥＬ表示体の製造方法であって、単位ブロックの配置方法を説明する図である。
【図１３】４個の画素毎に一つの単位ブロックが配置されているアクティブマトリックス型有機ＥＬ表示体の一部を示す平面図である。
【図１４】３個の画素毎に一つの単位ブロックが配置されているアクティブマトリックス型有機ＥＬ表示体の一部を示す平面図である。
【図１５】カラー表示体の場合の画素と単位ブロックとの配置の一例を示す図である。
【図１６】カラー表示体の場合の画素と単位ブロックとの配置の一例を示す図である。
【図１７】本発明の一実施形態に相当する半導体素子の配置方法をメモリセルに適用した場合の例を示す図である。
【図１８】本発明の一実施形態に相当する半導体素子の配置方法を液晶表示体に適用した場合の例を示す図である。
【図１９】従来のアクティブマトリックス型有機ＥＬ表示体の一例を示す部分平面図である。
【図２０】従来のアクティブマトリックス型有機ＥＬ表示体の製造方法において、低温多結晶シリコン薄膜を活性層とする薄膜トランジスタの形成方法を説明する図である。
【図２１】従来のアクティブマトリックス型有機ＥＬ表示体の製造方法において、有機ＥＬ素子の形成方法を説明する図である。
【図２２】単位ブロックに対する端子の配置方法の例を示す図である。
【符号の説明】
１ ゲート電極
２ ゲート酸化膜
３ ソース・ドレイン領域
４ 導電層
５ 絶縁層
６ 電極
１１ ガラス基板
１２ 多結晶シリコン膜
１３ ゲート絶縁膜
１４ ゲート電極
１５ ソース・ドレイン領域
１６ 第１層間絶縁膜
１７ ソース・ドレイン電極
１８ 第２層間絶縁膜
１９ ＩＴＯ電極（画素用電極）
２０ 絶縁膜
２０ａ 画素領域の穴
２１ 密着層
２２ 層間層
２３ 正孔注入層
２４ 発光層
２５ 陰極
２６ 封止剤
３１ 信号線
３１ａ 信号線の端子
３２ 電源線
３２ａ 電源線の端子
３３ 走査線
３３ａ 走査線の端子
３４ スイッチングトランジスタ
３５ 有機ＥＬ素子からなる画素
３６ 容量
３７ ドライビングトランジスタ
３８ 容量線
３８ａ 容量線の端子
３９ 単位ブロック
３９Ａ 電源線との接続用の端子
３９Ｂ 容量線との接続用の端子
３９Ｃ 走査線との接続用の端子
３９Ｄ 信号線との接続用の端子
４１ シリコンウエハ（単結晶半導体基板）
４１ａ 単結晶シリコン基板
５０ 基板
５１ 半導体基板を分割する線
５２ ガラス基板（表示用基板）
５３ 液体
５４ 窪み（凹部）
５７ 絶縁膜
５８ 両トランジスタを接続する配線
５９ 電極
６１ インクジェット装置のヘッド部
６２ インク
６３ 枠体
６４ インク充填領域
７２ａ 信号線用の端子
７２ｂ 走査線用の端子
７２ｃ 容量線用の端子
７２ｄ 電源線用の端子
７２ｅ 画素用電極用の端子
８１ 画素（赤）
８２ 画素（緑）
８３ 画素（青）
９２ ワード線
９２ａ ワード線の端子
９３ ビット線
９３ａ ビット線の端子
９４Ａ 容量線との接続用端子
９４Ｂ ワード線との接続用端子
９４Ｃ ビット線との接続用端子
９５Ａ 容量線との接続用端子
９５Ｂ 走査線との接続用端子
９５Ｃ 信号線との接続用端子
９６ 液晶素子接続用の端子
Ｒ１ ローラー
Ｒ２ ローラー
Ｔ 端子

Claims (3)

  1. 有機ＥＬ素子とこの有機ＥＬ素子を駆動する半導体素子とを表示用基板上に備えた有機ＥＬ表示体の製造方法において、
    駆動方式はアクティブマトリックス方式であり、
    表示用基板上に、三角形の各頂点に配置された赤色発光、青色発光、緑色発光の３個の有機ＥＬ素子を一組として、複数組配置するとともに、
    ３個の有機ＥＬ素子を駆動するための半導体素子として３個のスイッチングトランジスタおよび３個のドライビングトランジスタを有する単位ブロックを、各組毎に、３個の有機ＥＬ素子の中心となる位置に配置する工程を有することを特徴とする有機ＥＬ表示体の製造方法。
  2. 有機ＥＬ素子とこの有機ＥＬ素子を駆動する半導体素子とを表示用基板上に備えた有機ＥＬ表示体の製造方法において、
    駆動方式はアクティブマトリックス方式であり、
    表示用基板上に、六角形の各辺に対応する位置に配置された赤色発光、青色発光、緑色発光の各２個ずつ６個の有機ＥＬ素子を一組として、複数組配置するとともに、
    ６個の有機ＥＬ素子を駆動するための半導体素子として６個のスイッチングトランジスタおよび６個のドライビングトランジスタを有する単位ブロックを、各組毎に、６個の有機ＥＬ素子の中心となる位置に配置する工程を有することを特徴とする有機ＥＬ表示体の製造方法。
  3. 表示用基板上には、走査線、信号線、および電源線と、これらの配線の単位ブロック内の配線との接続用端子とを予め形成し、単位ブロックには、表示用基板上に配置したときにこれらの端子と接触する位置に、表示用基板上の配線との接続用端子を予め形成した後に、単位ブロックを表示用基板の所定位置に配置する請求項１または２記載の有機ＥＬ表示体の製造方法。
JP2000199982A 2000-03-17 2000-06-30 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 Expired - Lifetime JP4360015B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000199982A JP4360015B2 (ja) 2000-03-17 2000-06-30 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
US09/896,818 US6723576B2 (en) 2000-06-30 2001-06-29 Disposing method for semiconductor elements

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000077181 2000-03-17
JP2000-77181 2000-03-17
JP2000199982A JP4360015B2 (ja) 2000-03-17 2000-06-30 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001332383A JP2001332383A (ja) 2001-11-30
JP4360015B2 true JP4360015B2 (ja) 2009-11-11

Family

ID=26587884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000199982A Expired - Lifetime JP4360015B2 (ja) 2000-03-17 2000-06-30 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4360015B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4982926B2 (ja) * 2001-05-17 2012-07-25 ソニー株式会社 素子配列方法
US6835954B2 (en) 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP2003257647A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 有機ｅｌ装置の製造装置、有機ｅｌ装置、電子機器
JP2003257648A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 表面処理装置、有機ｅｌ装置の製造装置、有機ｅｌ装置、電子機器
JP4100011B2 (ja) * 2002-03-13 2008-06-11 セイコーエプソン株式会社 表面処理装置、有機ｅｌ装置の製造装置及び製造方法
TWI255432B (en) * 2002-06-03 2006-05-21 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent display device and fabricating method thereof
CN101355098A (zh) * 2002-09-25 2009-01-28 精工爱普生株式会社 电光装置、矩阵基板以及电子设备
JP3922374B2 (ja) 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
KR100521277B1 (ko) 2003-02-05 2005-10-13 삼성에스디아이 주식회사 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
US7301273B2 (en) 2003-02-20 2007-11-27 Barco Nv Display element array for emissive, fixed format display
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
WO2004110117A1 (ja) * 2003-06-04 2004-12-16 Zeon Corporation 基板及びその製造方法
JP4613489B2 (ja) * 2003-12-08 2011-01-19 ソニー株式会社 素子配列方法及び表示装置
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
JP4854994B2 (ja) * 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
JP4193805B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 発光装置および画像形成装置
CN105826345B (zh) 2007-01-17 2018-07-31 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
US7999454B2 (en) * 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
JP5223538B2 (ja) * 2008-08-21 2013-06-26 セイコーエプソン株式会社 電気光学装置及び電子機器
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5339972B2 (ja) 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
US7973472B2 (en) * 2009-04-15 2011-07-05 Global Oled Technology Llc Display device with polygonal chiplets
US8183765B2 (en) * 2009-08-24 2012-05-22 Global Oled Technology Llc Controlling an electronic device using chiplets
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
KR101391244B1 (ko) 2010-12-20 2014-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US12029065B2 (en) 2019-08-23 2024-07-02 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof and driving substrate
CN112703604B (zh) 2019-08-23 2024-06-18 京东方科技集团股份有限公司 显示装置及其制备方法
CN112840461A (zh) 2019-08-23 2021-05-25 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN114864647A (zh) 2019-08-23 2022-08-05 京东方科技集团股份有限公司 显示装置及其制备方法
CN112771674B (zh) 2019-08-27 2022-02-22 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
CN110718572B (zh) * 2019-10-17 2022-10-11 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812874B2 (ja) * 1987-09-19 1996-02-07 松下電子工業株式会社 半導体素子移送装置
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JP3307129B2 (ja) * 1994-12-28 2002-07-24 日産自動車株式会社 陽極接合装置
JPH08255803A (ja) * 1995-03-16 1996-10-01 Sony Corp 半導体モジュール及びその製造方法
JP3273184B2 (ja) * 1996-10-23 2002-04-08 セイコープレシジョン株式会社 Ｅｌ発光パネル
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
JP3865185B2 (ja) * 1998-04-28 2007-01-10 富士通株式会社 半導体装置とその試験装置及び試験方法
WO2000046854A1 (en) * 1999-02-05 2000-08-10 Alien Technology Corporation Apparatuses and methods for forming assemblies
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
JP2001332383A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
JP4360015B2 (ja) 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
US6723576B2 (en) Disposing method for semiconductor elements
CN100364105C (zh) 简化制造工艺的有源矩阵有机电致发光器件及其制造方法
JP4434563B2 (ja) 有機ｅｌ表示装置の製造方法
JP4074099B2 (ja) 平面表示装置およびその製造方法
US7061556B2 (en) Display device using bidirectional two-terminal element and manufacturing method of display device
KR100678858B1 (ko) 유기전계발광 소자 및 그 제조 방법
JP3946663B2 (ja) 能動型有機電界発光素子とその製造方法
US20090302331A1 (en) Optoelectronic display and method of manufacturing the same
JP2003015548A (ja) 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
US20050225253A1 (en) Display device and manufacturing method of the same
US7868534B2 (en) Mother glass and method of fabricating organic electro luminescence display device using the same
US6980263B2 (en) Display device using bidirectional two-terminal element and manufacturing method thereof
KR101001423B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20060098305A (ko) 잉크젯 프린팅 시스템용 헤드 유니트
US20080099760A1 (en) Picture element driving circuit of display panel and display device using the same
KR20080000015A (ko) 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR100606413B1 (ko) 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법
KR100588018B1 (ko) 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법
KR100632525B1 (ko) 유기 박막 트랜지스터 제조방법 및 트랜지스터의 소스/드레인 전극 형성 방법
JP4483264B2 (ja) 表示装置及び電子機器
KR101535821B1 (ko) 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치의 제조방법
US20240276757A1 (en) Display substrate, method for manufacturing display substrate, method for driving display substrate, display panel and display device
US20220190302A1 (en) Light emitting element, manufacturing method thereof, display device including light emitting element, and manufacturing method thereof
KR100553248B1 (ko) 유기전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Ref document number: 4360015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term