JP2003015548A - 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器 - Google Patents
有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器Info
- Publication number
- JP2003015548A JP2003015548A JP2001197800A JP2001197800A JP2003015548A JP 2003015548 A JP2003015548 A JP 2003015548A JP 2001197800 A JP2001197800 A JP 2001197800A JP 2001197800 A JP2001197800 A JP 2001197800A JP 2003015548 A JP2003015548 A JP 2003015548A
- Authority
- JP
- Japan
- Prior art keywords
- unit block
- organic
- substrate
- display
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims description 155
- 230000005693 optoelectronics Effects 0.000 title 2
- 239000000758 substrate Substances 0.000 claims abstract description 201
- 239000011159 matrix material Substances 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000012530 fluid Substances 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 150000003376 silicon Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 59
- 239000010409 thin film Substances 0.000 description 33
- 239000010408 film Substances 0.000 description 31
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- -1 polytetrahydrothiophenylphenylene Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002940 repellent Effects 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
- H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95121—Active alignment, i.e. by apparatus steering
- H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
- H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 特性のばらつきの少ないトランジスタ（単結
晶半導体を活性層とするトランジスタ）を用いたアクテ
ィブマトリックス型有機ＥＬ表示体を大面積の透明基板
上に安価で作製する。 【解決手段】 微細構造の単位をシリコンウエハ上に多
数個並列に形成する。この単位は、有機ＥＬ素子（画
素）３５の駆動素子（スイッチングトランジスタ３４、
ドライビングトランジスタ３７、容量３６）を含む。こ
のシリコンウエハを分割して単位ブロック３９を作製す
る。この単位ブロック３９をガラス基板（表示用基板）
５２の所定位置に配置する。各画素３５用の駆動素子
を、信号線３１、電源線３２、走査線３３、容量線３８
で接続する。
晶半導体を活性層とするトランジスタ）を用いたアクテ
ィブマトリックス型有機ＥＬ表示体を大面積の透明基板
上に安価で作製する。 【解決手段】 微細構造の単位をシリコンウエハ上に多
数個並列に形成する。この単位は、有機ＥＬ素子（画
素）３５の駆動素子（スイッチングトランジスタ３４、
ドライビングトランジスタ３７、容量３６）を含む。こ
のシリコンウエハを分割して単位ブロック３９を作製す
る。この単位ブロック３９をガラス基板（表示用基板）
５２の所定位置に配置する。各画素３５用の駆動素子
を、信号線３１、電源線３２、走査線３３、容量線３８
で接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、有機ＥＬ（エレク
トロルミネッセンス）表示体の製造方法および半導体素
子の配置方法に関する。
トロルミネッセンス）表示体の製造方法および半導体素
子の配置方法に関する。
【０００２】
【従来の技術】有機ＥＬ素子を画素に対応させて備える
有機ＥＬ表示体は、高輝度で自発光であること、直流低
電圧駆動が可能であること、応答性が高速であること、
固体有機膜による発光であることから、表示性能に優れ
ているとともに、薄型化、軽量化、低消費電力化が可能
であるため、将来的に液晶表示体に代わるものとして期
待されている。
有機ＥＬ表示体は、高輝度で自発光であること、直流低
電圧駆動が可能であること、応答性が高速であること、
固体有機膜による発光であることから、表示性能に優れ
ているとともに、薄型化、軽量化、低消費電力化が可能
であるため、将来的に液晶表示体に代わるものとして期
待されている。
【０００３】特に、駆動方式がアクティブマトリックス
方式であるアクティブマトリックス型有機ＥＬ表示体
は、画素毎にトランジスタと容量を備えているため、高
輝度での高精細化が可能であり、多階調化や表示体の大
型化に対応できる。これまでに提案されているアクティ
ブマトリックス型有機ＥＬ表示体の一例を図１９に示
す。この図は、一つの画素とその周囲に配置されたこの
画素の駆動用素子等を示す。このアクティブマトリック
ス型有機ＥＬ表示体では、有機ＥＬ素子からなる画素３
５毎に、スイッチングトランジスタ３４、ドライビング
トランジスタ３７、容量３６を備えている。これらの素
子は信号線３１、電源線３２、走査線３３、容量線３８
で駆動回路に接続されている。なお、符号１９は画素３
５用の電極である。複数個のトランジスタを用いる目的
は、オフ電流の改善、高電圧をトランジスタに印加する
ことによる特性劣化の低減等、信頼性を向上するためで
ある。
方式であるアクティブマトリックス型有機ＥＬ表示体
は、画素毎にトランジスタと容量を備えているため、高
輝度での高精細化が可能であり、多階調化や表示体の大
型化に対応できる。これまでに提案されているアクティ
ブマトリックス型有機ＥＬ表示体の一例を図１９に示
す。この図は、一つの画素とその周囲に配置されたこの
画素の駆動用素子等を示す。このアクティブマトリック
ス型有機ＥＬ表示体では、有機ＥＬ素子からなる画素３
５毎に、スイッチングトランジスタ３４、ドライビング
トランジスタ３７、容量３６を備えている。これらの素
子は信号線３１、電源線３２、走査線３３、容量線３８
で駆動回路に接続されている。なお、符号１９は画素３
５用の電極である。複数個のトランジスタを用いる目的
は、オフ電流の改善、高電圧をトランジスタに印加する
ことによる特性劣化の低減等、信頼性を向上するためで
ある。
【０００４】このアクティブマトリックス型有機ＥＬ表
示体では、スイッチングトランジスタ３４により画素の
選択を行い、ドライビングトランジスタ３７により画素
３５である有機ＥＬ素子を設定された輝度で発光させ
る。これらのトランジスタとしては、透明で大面積の基
板上に有機ＥＬ表示体を形成するために、ガラス基板に
形成可能な低温多結晶シリコン膜を活性層とする薄膜ト
ランジスタを使用することが提案されている。
示体では、スイッチングトランジスタ３４により画素の
選択を行い、ドライビングトランジスタ３７により画素
３５である有機ＥＬ素子を設定された輝度で発光させ
る。これらのトランジスタとしては、透明で大面積の基
板上に有機ＥＬ表示体を形成するために、ガラス基板に
形成可能な低温多結晶シリコン膜を活性層とする薄膜ト
ランジスタを使用することが提案されている。
【０００５】そして、Conductance Control 方式（T. S
himoda, M. Kimura, et al., Proc.Asia Display 98, 2
17 、M. Kimura, et al., IEEE Trans. Elec. Dev.,46,
2282 (1999) 、M. Kimura, et al., Proc. IDW99, 17
1）の有機ＥＬ表示体では、有機ＥＬ素子の発光強度の
制御を、薄膜トランジスタをなす多結晶シリコン層の電
気伝導度を変化させることにより行う。
himoda, M. Kimura, et al., Proc.Asia Display 98, 2
17 、M. Kimura, et al., IEEE Trans. Elec. Dev.,46,
2282 (1999) 、M. Kimura, et al., Proc. IDW99, 17
1）の有機ＥＬ表示体では、有機ＥＬ素子の発光強度の
制御を、薄膜トランジスタをなす多結晶シリコン層の電
気伝導度を変化させることにより行う。
【０００６】この方式の有機ＥＬ表示体では、薄膜トラ
ンジスタの特性にばらつきがあるために、有機ＥＬ素子
に供給される電流にばらつきが生じて、発光輝度の均一
性が悪くなる恐れがある。薄膜トランジスタの電流値を
変化させて、例えば２５６階調の輝度レベルを大面積表
示体で実現するためには、薄膜トランジスタ等のスイッ
チング素子により、有機ＥＬ素子の電流値を０．５％以
内の正確さで制御する必要がある。しかしながら、現状
の低温多結晶シリコン薄膜を活性層とするトランジスタ
では、中間電圧印加時の電流値のばらつきが大きいた
め、２５６階調の輝度レベルを十分制御することは難し
い。
ンジスタの特性にばらつきがあるために、有機ＥＬ素子
に供給される電流にばらつきが生じて、発光輝度の均一
性が悪くなる恐れがある。薄膜トランジスタの電流値を
変化させて、例えば２５６階調の輝度レベルを大面積表
示体で実現するためには、薄膜トランジスタ等のスイッ
チング素子により、有機ＥＬ素子の電流値を０．５％以
内の正確さで制御する必要がある。しかしながら、現状
の低温多結晶シリコン薄膜を活性層とするトランジスタ
では、中間電圧印加時の電流値のばらつきが大きいた
め、２５６階調の輝度レベルを十分制御することは難し
い。
【０００７】これに対して、単結晶半導体を活性層とす
るトランジスタは、特性のばらつきは少ないが、通常、
６００℃以上の高温プロセスで作製されるため、大面積
の透明基板として現在使用可能なガラス基板等の上に形
成することは困難である。また、単結晶シリコン基板等
の不透明な単結晶半導体基板は、透明性が要求される有
機ＥＬ表示体の基板として用いることはできない。
るトランジスタは、特性のばらつきは少ないが、通常、
６００℃以上の高温プロセスで作製されるため、大面積
の透明基板として現在使用可能なガラス基板等の上に形
成することは困難である。また、単結晶シリコン基板等
の不透明な単結晶半導体基板は、透明性が要求される有
機ＥＬ表示体の基板として用いることはできない。
【０００８】また、図１９の構造のアクティブマトリッ
クス型有機ＥＬ表示体では、画素部３５である有機ＥＬ
素子からの光が、４本の配線３１〜３３，３８、２つの
トランジスタ３４，３７、および容量３６により遮断さ
れるため、開口率が１０％程度と小さい。したがって、
アクティブマトリックス型有機ＥＬ表示体の開口率を向
上するためには、薄膜トランジスタあるいは配線の領域
を少なくする必要がある。
クス型有機ＥＬ表示体では、画素部３５である有機ＥＬ
素子からの光が、４本の配線３１〜３３，３８、２つの
トランジスタ３４，３７、および容量３６により遮断さ
れるため、開口率が１０％程度と小さい。したがって、
アクティブマトリックス型有機ＥＬ表示体の開口率を向
上するためには、薄膜トランジスタあるいは配線の領域
を少なくする必要がある。
【０００９】さらに、表示体の大面積化に関しては、現
状のアモルファスシリコントランジスタ搭載アクティブ
マトリックス型液晶ディスプレイでは、１ｍ×１ｍ程度
の大きさが上限である。アクティブマトリックス型有機
ＥＬ表示体では、低温多結晶シリコン膜を活性層とする
薄膜トランジスタを用いているが、従来の製造技術で
は、真空装置等の製造装置の大きさが限定されるため、
液晶ディスプレイと同様に１ｍ×１ｍ程度の大きさが限
界であると考えられる。
状のアモルファスシリコントランジスタ搭載アクティブ
マトリックス型液晶ディスプレイでは、１ｍ×１ｍ程度
の大きさが上限である。アクティブマトリックス型有機
ＥＬ表示体では、低温多結晶シリコン膜を活性層とする
薄膜トランジスタを用いているが、従来の製造技術で
は、真空装置等の製造装置の大きさが限定されるため、
液晶ディスプレイと同様に１ｍ×１ｍ程度の大きさが限
界であると考えられる。
【００１０】一方、多結晶シリコン薄膜を活性層とする
薄膜トランジスタを備えた有機ＥＬ表示体において、薄
膜トランジスタと有機ＥＬ素子は以下のようにして製造
される。先ず、図２０（ａ）〜（ｄ）の工程によって、
ガラス基板１１上に薄膜トランジスタを形成する。
薄膜トランジスタを備えた有機ＥＬ表示体において、薄
膜トランジスタと有機ＥＬ素子は以下のようにして製造
される。先ず、図２０（ａ）〜（ｄ）の工程によって、
ガラス基板１１上に薄膜トランジスタを形成する。
【００１１】この薄膜トランジスタ製造工程としては、
先ず、ガラス基板１１上に、ＳｉＨ 4 を用いたＰＥＣＶ
Ｄ法やＳｉ2Ｈ6 を用いたＬＰＣＶＤ法により、アモル
ファスシリコンを成膜する。次に、エキシマレーザー等
によるレーザー照射法または固相成長法によって、この
アモルファスシリコンを再結晶化させて、多結晶シリコ
ン膜１２とする。図２０（ａ）はこの状態を示す。次
に、この多結晶シリコン膜１２をパターニングした後、
ゲート絶縁膜１３を成膜し、さらにその上に成膜および
パターニングによってゲート電極１４を形成する。図２
０（ｂ）はこの状態を示す。
先ず、ガラス基板１１上に、ＳｉＨ 4 を用いたＰＥＣＶ
Ｄ法やＳｉ2Ｈ6 を用いたＬＰＣＶＤ法により、アモル
ファスシリコンを成膜する。次に、エキシマレーザー等
によるレーザー照射法または固相成長法によって、この
アモルファスシリコンを再結晶化させて、多結晶シリコ
ン膜１２とする。図２０（ａ）はこの状態を示す。次
に、この多結晶シリコン膜１２をパターニングした後、
ゲート絶縁膜１３を成膜し、さらにその上に成膜および
パターニングによってゲート電極１４を形成する。図２
０（ｂ）はこの状態を示す。
【００１２】次に、リンやボロンなどの不純物を、ゲー
ト電極１４を用いて自己整合的に多結晶シリコン膜１２
に打ち込む。これにより、ゲート電極１４の両側にソー
ス・ドレイン領域１５を形成し、ＣＭＯＳＦＥＴを形成
する。次に、第１層間絶縁膜１６を成膜し、この絶縁膜
にコンタクトホールを開けた後、ソース・ドレイン電極
１７を成膜およびパターニングによって形成する。図２
０（ｃ）はこの状態を示す。次に、第２層間絶縁膜１８
を成膜し、この絶縁膜にコンタクトホールを開けた後、
ＩＴＯ電極（画素用電極）１９を成膜およびパターニン
グによって形成する。図２０（ｄ）はこの状態を示す。
ト電極１４を用いて自己整合的に多結晶シリコン膜１２
に打ち込む。これにより、ゲート電極１４の両側にソー
ス・ドレイン領域１５を形成し、ＣＭＯＳＦＥＴを形成
する。次に、第１層間絶縁膜１６を成膜し、この絶縁膜
にコンタクトホールを開けた後、ソース・ドレイン電極
１７を成膜およびパターニングによって形成する。図２
０（ｃ）はこの状態を示す。次に、第２層間絶縁膜１８
を成膜し、この絶縁膜にコンタクトホールを開けた後、
ＩＴＯ電極（画素用電極）１９を成膜およびパターニン
グによって形成する。図２０（ｄ）はこの状態を示す。
【００１３】次に、図２１（ａ）に示すように、第２層
間絶縁膜１８の上に密着層２１を成膜して、ＩＴＯ電極
（画素用電極）１９の上の画素領域に開口部を形成す
る。次に、この密着層２１の上に層間層２２を成膜し
て、密着層２１の開口部の上に開口部を形成する。次
に、酸素プラズマやＣＦ4 プラズマ等を用いたプラズマ
処理を行うことにより、ＩＴＯ電極（画素用電極）１９
上の開口部の表面の濡れ性を良好にする。その後、この
開口部内に有機ＥＬ素子を構成する正孔注入層２３と発
光層２４を形成する。これらの層は、スピンコート法、
スキージ塗り法、インクジェット法等の液相プロセス、
またはスパッタリング法や蒸着法等の真空プロセスによ
って形成される。特開平１０−１２３７７号公報には、
インクジェット法により有機ＥＬ材料を形成および配列
することで、赤、青、緑の発光色を備える有機発光層を
画素毎に任意にパターニングできることが記載されてい
る。
間絶縁膜１８の上に密着層２１を成膜して、ＩＴＯ電極
（画素用電極）１９の上の画素領域に開口部を形成す
る。次に、この密着層２１の上に層間層２２を成膜し
て、密着層２１の開口部の上に開口部を形成する。次
に、酸素プラズマやＣＦ4 プラズマ等を用いたプラズマ
処理を行うことにより、ＩＴＯ電極（画素用電極）１９
上の開口部の表面の濡れ性を良好にする。その後、この
開口部内に有機ＥＬ素子を構成する正孔注入層２３と発
光層２４を形成する。これらの層は、スピンコート法、
スキージ塗り法、インクジェット法等の液相プロセス、
またはスパッタリング法や蒸着法等の真空プロセスによ
って形成される。特開平１０−１２３７７号公報には、
インクジェット法により有機ＥＬ材料を形成および配列
することで、赤、青、緑の発光色を備える有機発光層を
画素毎に任意にパターニングできることが記載されてい
る。
【００１４】次に、図２１（ｂ）に示すように、発光層
２４の上に陰極２５をなす金属薄膜を形成した後、封止
剤２６で封止する。陰極２５用の金属としては、仕事関
数を小さくする目的でアルカリ金属またはアルカリ土類
金属が添加された金属を使用する。なお、密着層２１
は、基板と層間層２２との密着性を向上すること、およ
び正確な発光面積を得ることを目的として設ける。ま
た、層間層２２を設ける目的の一つは、ゲート電極１
４、ソース・ドレイン電極１７から陰極２５を遠ざける
ことによって、寄生容量を低減することである。層間層
２２を設けるもう一つの目的は、液相プロセスで正孔注
入層２３や発光層２４を形成する際に、表面の濡れ性を
制御して、正確なパターニングがなされるようにするこ
とである。
２４の上に陰極２５をなす金属薄膜を形成した後、封止
剤２６で封止する。陰極２５用の金属としては、仕事関
数を小さくする目的でアルカリ金属またはアルカリ土類
金属が添加された金属を使用する。なお、密着層２１
は、基板と層間層２２との密着性を向上すること、およ
び正確な発光面積を得ることを目的として設ける。ま
た、層間層２２を設ける目的の一つは、ゲート電極１
４、ソース・ドレイン電極１７から陰極２５を遠ざける
ことによって、寄生容量を低減することである。層間層
２２を設けるもう一つの目的は、液相プロセスで正孔注
入層２３や発光層２４を形成する際に、表面の濡れ性を
制御して、正確なパターニングがなされるようにするこ
とである。
【００１５】このように、従来の有機ＥＬ表示素子の製
造方法においては、トランジスタ形成のために、表示用
基板全面に対する薄膜形成と、パターニングによって不
要部分の薄膜形成材料を除去することが繰り返されてい
る。特に、有機ＥＬ素子部分および配線部分の薄膜形成
材料は大きく除去されるため、資源の有効活用の点で改
善の余地がある。
造方法においては、トランジスタ形成のために、表示用
基板全面に対する薄膜形成と、パターニングによって不
要部分の薄膜形成材料を除去することが繰り返されてい
る。特に、有機ＥＬ素子部分および配線部分の薄膜形成
材料は大きく除去されるため、資源の有効活用の点で改
善の余地がある。
【００１６】
【発明が解決しようとする課題】本発明は、上述したよ
うな従来技術の問題点に着目してなされたものであり、
本発明の第１の課題は、特性のばらつきの少ないトラン
ジスタ（単結晶半導体を活性層とするトランジスタ）が
大面積の透明基板上に形成された有機ＥＬ表示体を得る
ことである。
うな従来技術の問題点に着目してなされたものであり、
本発明の第１の課題は、特性のばらつきの少ないトラン
ジスタ（単結晶半導体を活性層とするトランジスタ）が
大面積の透明基板上に形成された有機ＥＬ表示体を得る
ことである。
【００１７】本発明の第２の課題は、アクティブマトリ
ックス型有機ＥＬ表示体の開口率を向上することであ
る。本発明の第３の課題は、有機ＥＬ表示体の製造工程
での薄膜形成材料の除去量を少なくすることである。本
発明の第４の目的は、１ｍ×１ｍ以上の大きな有機ＥＬ
表示体を容易に得ることができるようにすることであ
る。
ックス型有機ＥＬ表示体の開口率を向上することであ
る。本発明の第３の課題は、有機ＥＬ表示体の製造工程
での薄膜形成材料の除去量を少なくすることである。本
発明の第４の目的は、１ｍ×１ｍ以上の大きな有機ＥＬ
表示体を容易に得ることができるようにすることであ
る。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、有機ＥＬ素子とこの有機ＥＬ素子を駆動
する半導体素子とを表示用基板上に備えた有機ＥＬ表示
体の製造方法において、前記半導体素子を有する単位ブ
ロックを、表示用基板の所定位置に配置する工程を有す
ることを特徴とする有機ＥＬ表示体の製造方法を提供す
る。この単位ブロックは、例えば、前記半導体素子を複
数個並列に単結晶半導体基板やその他の基板に形成し、
この基板を分割することにより形成される。あるいは、
市販の単位ブロックを購入して使用してもよい。
に、本発明は、有機ＥＬ素子とこの有機ＥＬ素子を駆動
する半導体素子とを表示用基板上に備えた有機ＥＬ表示
体の製造方法において、前記半導体素子を有する単位ブ
ロックを、表示用基板の所定位置に配置する工程を有す
ることを特徴とする有機ＥＬ表示体の製造方法を提供す
る。この単位ブロックは、例えば、前記半導体素子を複
数個並列に単結晶半導体基板やその他の基板に形成し、
この基板を分割することにより形成される。あるいは、
市販の単位ブロックを購入して使用してもよい。
【００１９】この方法では、有機ＥＬ素子を駆動する半
導体素子を表示用基板上に直接形成するのではなく、こ
の半導体素子を有する単位ブロックを表示用基板の所定
位置に配置する。そのため、半導体素子が単結晶半導体
基板に形成されている単位ブロックを用いることによ
り、耐熱性の低いガラス基板等の上に、単結晶半導体を
活性層とするトランジスタ（特性のばらつきが少ないト
ランジスタ）を配置することができる。これにより、大
面積の透明基板上に特性のばらつきの少ないトランジス
タが形成された有機ＥＬ表示体が得られる。
導体素子を表示用基板上に直接形成するのではなく、こ
の半導体素子を有する単位ブロックを表示用基板の所定
位置に配置する。そのため、半導体素子が単結晶半導体
基板に形成されている単位ブロックを用いることによ
り、耐熱性の低いガラス基板等の上に、単結晶半導体を
活性層とするトランジスタ（特性のばらつきが少ないト
ランジスタ）を配置することができる。これにより、大
面積の透明基板上に特性のばらつきの少ないトランジス
タが形成された有機ＥＬ表示体が得られる。
【００２０】また、この方法によれば、用意した単位ブ
ロックを検査し、不良品を除いて良品のみを表示用基板
上に配列することによって、表示体を形成した後のスル
ープットが改善される。これにより、信頼性の高い有機
ＥＬ表示体を効率的に得ることができる。また、単結晶
半導体を活性層とするトランジスタは、低温多結晶シリ
コン薄膜を活性層とするトランジスタと比べて、素子の
大きさを小さくできる。これにより、半導体素子の占有
面積を小さくして、アクティブマトリックス型有機ＥＬ
表示体の開口率を向上することができる。また、単位ブ
ロックの製造工程では大面積の基板を用いる必要がない
ため、薄膜形成工程やエッチング工程等で使用する装置
が小型化できる。
ロックを検査し、不良品を除いて良品のみを表示用基板
上に配列することによって、表示体を形成した後のスル
ープットが改善される。これにより、信頼性の高い有機
ＥＬ表示体を効率的に得ることができる。また、単結晶
半導体を活性層とするトランジスタは、低温多結晶シリ
コン薄膜を活性層とするトランジスタと比べて、素子の
大きさを小さくできる。これにより、半導体素子の占有
面積を小さくして、アクティブマトリックス型有機ＥＬ
表示体の開口率を向上することができる。また、単位ブ
ロックの製造工程では大面積の基板を用いる必要がない
ため、薄膜形成工程やエッチング工程等で使用する装置
が小型化できる。
【００２１】また、半導体素子が単位ブロックに形成さ
れていることから表示用基板上で半導体素子を形成しな
いため、従来の方法のように、半導体素子形成のために
有機ＥＬ素子部分等の無駄に形成しては除去していた薄
膜が、初めから成膜されない。そのため、従来の方法と
比較して、有機ＥＬ表示体の製造工程での薄膜形成材料
の除去量が少なくなる。
れていることから表示用基板上で半導体素子を形成しな
いため、従来の方法のように、半導体素子形成のために
有機ＥＬ素子部分等の無駄に形成しては除去していた薄
膜が、初めから成膜されない。そのため、従来の方法と
比較して、有機ＥＬ表示体の製造工程での薄膜形成材料
の除去量が少なくなる。
【００２２】このように製造装置を小型化でき製造工程
での材料を節約できるために、有機ＥＬ表示体の製造コ
ストを低減することができる。本発明で、単位ブロック
を表示用基板の所定位置に配置する方法としては、次の
３つの方法が挙げられる。また、これらの方法を２つ以
上併用してもよい。第１の方法では、表示用基板の所定
位置に、単位ブロックの形状に合わせた形状の凹部を設
け、液体中でこの凹部に単位ブロックを嵌め込むことに
より、単位ブロックを表示用基板の所定位置に配置す
る。
での材料を節約できるために、有機ＥＬ表示体の製造コ
ストを低減することができる。本発明で、単位ブロック
を表示用基板の所定位置に配置する方法としては、次の
３つの方法が挙げられる。また、これらの方法を２つ以
上併用してもよい。第１の方法では、表示用基板の所定
位置に、単位ブロックの形状に合わせた形状の凹部を設
け、液体中でこの凹部に単位ブロックを嵌め込むことに
より、単位ブロックを表示用基板の所定位置に配置す
る。
【００２３】第２の方法では、厚さ方向に貫通する穴を
表示用基板の所定位置に設け、表示用基板の一方の面側
の圧力を他方の面側の圧力より高くするか前記穴に流体
を通して、表示用基板の一方の面の前記穴の位置に単位
ブロックを導くことにより、単位ブロックを表示用基板
の所定位置に配置する。第３の方法では、クーロン引力
により単位ブロックを表示用基板の所定位置に導いて配
置する。この際、表示用基板の所定位置と単位ブロック
を互いに反対符号の電荷に帯電させるか、または、表示
用基板の所定位置と単位ブロックのうちの一方を帯電さ
せることにより、表示用基板の所定位置と単位ブロック
との間にクーロン引力を発生させる。
表示用基板の所定位置に設け、表示用基板の一方の面側
の圧力を他方の面側の圧力より高くするか前記穴に流体
を通して、表示用基板の一方の面の前記穴の位置に単位
ブロックを導くことにより、単位ブロックを表示用基板
の所定位置に配置する。第３の方法では、クーロン引力
により単位ブロックを表示用基板の所定位置に導いて配
置する。この際、表示用基板の所定位置と単位ブロック
を互いに反対符号の電荷に帯電させるか、または、表示
用基板の所定位置と単位ブロックのうちの一方を帯電さ
せることにより、表示用基板の所定位置と単位ブロック
との間にクーロン引力を発生させる。
【００２４】本発明の方法では、有機ＥＬ素子の材料
を、表示用基板上の画素位置に対応させてインクジェッ
ト法で配置することが好ましい。また、表示用基板上に
形成する配線をインクジェット法で形成することが好ま
しい。インクジェット法は、印刷分野で実現されている
ように、インクジェットのヘッド部の可動領域を広げる
ことにより、例えば１ｍ×１ｍの表示体に対しても液状
材料を所定位置に配置することが容易にできる。これに
対して、成膜とエッチング等によるパターニングとによ
って有機ＥＬ素子の形成および配線の形成を行う方法で
は、製造工程に必要な真空装置等の装置の大きさによっ
て、製造可能な表示体の大きさが制限される。
を、表示用基板上の画素位置に対応させてインクジェッ
ト法で配置することが好ましい。また、表示用基板上に
形成する配線をインクジェット法で形成することが好ま
しい。インクジェット法は、印刷分野で実現されている
ように、インクジェットのヘッド部の可動領域を広げる
ことにより、例えば１ｍ×１ｍの表示体に対しても液状
材料を所定位置に配置することが容易にできる。これに
対して、成膜とエッチング等によるパターニングとによ
って有機ＥＬ素子の形成および配線の形成を行う方法で
は、製造工程に必要な真空装置等の装置の大きさによっ
て、製造可能な表示体の大きさが制限される。
【００２５】本発明の方法は、駆動方式がアクティブマ
トリックス方式である場合、すなわちアクティブマトリ
ックス型有機ＥＬ表示体の場合に、好適に適用される。
アクティブマトリックス型有機ＥＬ表示体の場合、画素
をなす各有機ＥＬ素子は、走査線、信号線、および電源
線等の配線によって接続される。この場合、表示用基板
上には、走査線、信号線、および電源線と、これらの配
線の単位ブロック内の配線との接続用端子とを予め形成
し、単位ブロックには、表示用基板上に配置したときに
これらの端子と接触する位置に、表示用基板上の配線と
の接続用端子を予め形成した後に、単位ブロックを表示
用基板の所定位置に配置することが好ましい。これによ
り、単位ブロックを表示用基板上に配置した後の配線工
程を省略することができる。
トリックス方式である場合、すなわちアクティブマトリ
ックス型有機ＥＬ表示体の場合に、好適に適用される。
アクティブマトリックス型有機ＥＬ表示体の場合、画素
をなす各有機ＥＬ素子は、走査線、信号線、および電源
線等の配線によって接続される。この場合、表示用基板
上には、走査線、信号線、および電源線と、これらの配
線の単位ブロック内の配線との接続用端子とを予め形成
し、単位ブロックには、表示用基板上に配置したときに
これらの端子と接触する位置に、表示用基板上の配線と
の接続用端子を予め形成した後に、単位ブロックを表示
用基板の所定位置に配置することが好ましい。これによ
り、単位ブロックを表示用基板上に配置した後の配線工
程を省略することができる。
【００２６】単位ブロックは、隣接する複数の有機ＥＬ
素子を駆動するための複数の半導体素子を有することが
好ましい。これにより、一つの有機ＥＬ表示体に配置す
る単位ブロック数を少なくすることができるため、コス
トが低減する。また、単位ブロックの配置箇所が少なく
なるため、単位ブロックの配置ミスや、単位ブロック側
の端子と表示用基板側の端子を配線で接続する際の配線
ミスを少なくすることができる。
素子を駆動するための複数の半導体素子を有することが
好ましい。これにより、一つの有機ＥＬ表示体に配置す
る単位ブロック数を少なくすることができるため、コス
トが低減する。また、単位ブロックの配置箇所が少なく
なるため、単位ブロックの配置ミスや、単位ブロック側
の端子と表示用基板側の端子を配線で接続する際の配線
ミスを少なくすることができる。
【００２７】また、複数の半導体素子を有する単位ブロ
ックの複数の端子の位置関係を、線対称や点対称とする
ことにより、配線ミスを低減することができる。この端
子の配置方法としては以下の方法が挙げられる。 単位ブロックの平面形状を多角形とし、この多角形の
中心を回転中心とした回転対称となるように、各有機Ｅ
Ｌ素子用の複数の端子を配置する。単位ブロックの平
面形状を正多角形とし、この正多角形の中心を回転中心
とした回転対称となるように、各有機ＥＬ素子用の複数
の端子を配置する。
ックの複数の端子の位置関係を、線対称や点対称とする
ことにより、配線ミスを低減することができる。この端
子の配置方法としては以下の方法が挙げられる。 単位ブロックの平面形状を多角形とし、この多角形の
中心を回転中心とした回転対称となるように、各有機Ｅ
Ｌ素子用の複数の端子を配置する。単位ブロックの平
面形状を正多角形とし、この正多角形の中心を回転中心
とした回転対称となるように、各有機ＥＬ素子用の複数
の端子を配置する。
【００２８】の方法で、回転移動しても端子配置が
変わらない回転角度を、正多角形の辺の数をｎとした時
に３６０°をｎで割った値（３６０°／ｎ）とする。す
なわち、例えば、単位ブロックの平面形状が正方形の場
合には９０°ずつ回転させた時に、正五角形の場合には
７２°ずつ回転させた時に、正六角形の場合には６０°
ずつ回転させた時に、同じ位置に端子が配置されるよう
にする。
変わらない回転角度を、正多角形の辺の数をｎとした時
に３６０°をｎで割った値（３６０°／ｎ）とする。す
なわち、例えば、単位ブロックの平面形状が正方形の場
合には９０°ずつ回転させた時に、正五角形の場合には
７２°ずつ回転させた時に、正六角形の場合には６０°
ずつ回転させた時に、同じ位置に端子が配置されるよう
にする。
【００２９】単位ブロックの平面形状を長方形とし、
この長方形の長辺と平行な中心線および短辺と平行な中
心線の両方に対して線対称となるように、各有機ＥＬ素
子用の複数の端子を配置する。単位ブロックの平面形
状を長方形とし、この長方形の中心を回転中心として１
８０°回転させた時に同じ位置に端子が配置されるよう
に、各有機ＥＬ素子用の複数の端子を配置する。
この長方形の長辺と平行な中心線および短辺と平行な中
心線の両方に対して線対称となるように、各有機ＥＬ素
子用の複数の端子を配置する。単位ブロックの平面形
状を長方形とし、この長方形の中心を回転中心として１
８０°回転させた時に同じ位置に端子が配置されるよう
に、各有機ＥＬ素子用の複数の端子を配置する。
【００３０】単位ブロックの平面形状を多角形とし
て、この多角形の各対角線に沿って各有機ＥＬ素子用毎
の複数の端子を配置し、且つ各対角線上での端子位置が
同じ端子で同じとなるように配置する。単位ブロック
の平面形状を正多角形として、この正多角形の各対角線
に沿って各有機ＥＬ素子用毎の複数の端子を配置し、且
つ各対角線上での端子位置が同じ端子で同じとなるよう
に配置する。
て、この多角形の各対角線に沿って各有機ＥＬ素子用毎
の複数の端子を配置し、且つ各対角線上での端子位置が
同じ端子で同じとなるように配置する。単位ブロック
の平面形状を正多角形として、この正多角形の各対角線
に沿って各有機ＥＬ素子用毎の複数の端子を配置し、且
つ各対角線上での端子位置が同じ端子で同じとなるよう
に配置する。
【００３１】およびの方法によれば、単位ブロック
の平面形状に対応させて基板側に形成された凹部に単位
ブロックを嵌める際に、単位ブロックをなす正多角形の
辺を凹部をなす正多角形のいずれの辺に合わせたとして
も、基板上で同じ端子配置となる。すなわち、単位ブロ
ックと凹部とで対応させる正多角形の辺を予め決めてお
く必要がなく、単位ブロックが凹部に嵌まれば必ず端子
配置が合っていることになる。
の平面形状に対応させて基板側に形成された凹部に単位
ブロックを嵌める際に、単位ブロックをなす正多角形の
辺を凹部をなす正多角形のいずれの辺に合わせたとして
も、基板上で同じ端子配置となる。すなわち、単位ブロ
ックと凹部とで対応させる正多角形の辺を予め決めてお
く必要がなく、単位ブロックが凹部に嵌まれば必ず端子
配置が合っていることになる。
【００３２】およびの方法によれば、単位ブロック
の平面形状に対応させて基板側に形成された凹部に単位
ブロックを嵌める際に、単位ブロックをなす長方形の長
辺および短辺を、凹部をなす長方形のいずれの長辺およ
び短辺に合わせたとしても、基板上で同じ端子配置とな
る。すなわち、単位ブロックと凹部とで対応させる辺を
予め決めておく必要がなく、単位ブロックが凹部に嵌ま
れば必ず端子配置が合っていることになる。
の平面形状に対応させて基板側に形成された凹部に単位
ブロックを嵌める際に、単位ブロックをなす長方形の長
辺および短辺を、凹部をなす長方形のいずれの長辺およ
び短辺に合わせたとしても、基板上で同じ端子配置とな
る。すなわち、単位ブロックと凹部とで対応させる辺を
予め決めておく必要がなく、単位ブロックが凹部に嵌ま
れば必ず端子配置が合っていることになる。
【００３３】図２２（ａ）〜（ｄ）は、〜の方法に
よる端子配置の例を示す。図２２（ｅ），（ｆ）は、
またはの方法による端子配置の例を示す。図２２
（ｅ），（ｆ）において、一点鎖線Ｌ１は長方形の長辺
と平行な中心線を、一点鎖線Ｌ２は長方形の短辺と平行
な中心線を示す。図２２（ａ）は、またはの方法に
よる端子配置の例でもある。なお、図２２において、符
号３９は単位ブロックであり、符号Ｔは端子である。
よる端子配置の例を示す。図２２（ｅ），（ｆ）は、
またはの方法による端子配置の例を示す。図２２
（ｅ），（ｆ）において、一点鎖線Ｌ１は長方形の長辺
と平行な中心線を、一点鎖線Ｌ２は長方形の短辺と平行
な中心線を示す。図２２（ａ）は、またはの方法に
よる端子配置の例でもある。なお、図２２において、符
号３９は単位ブロックであり、符号Ｔは端子である。
【００３４】単位ブロックの配置方法としては、表示用
基板上に、赤色発光、青色発光、緑色発光の３個の隣接
する有機ＥＬ素子を一組として、複数組配置するととも
に、３個の有機ＥＬ素子を駆動するための半導体素子を
有する単位ブロックを、各組毎に、３個の有機ＥＬ素子
の中心となる位置に配置する方法が挙げられる。単位ブ
ロックの配置方法としては、また、表示用基板上に、赤
色発光、青色発光、緑色発光の各２個ずつ６個の隣接す
る有機ＥＬ素子を一組として、複数組配置するととも
に、６個の有機ＥＬ素子を駆動するための半導体素子を
有する単位ブロックを、各組毎に、６個の有機ＥＬ素子
の間の位置に配置する方法が挙げられる。
基板上に、赤色発光、青色発光、緑色発光の３個の隣接
する有機ＥＬ素子を一組として、複数組配置するととも
に、３個の有機ＥＬ素子を駆動するための半導体素子を
有する単位ブロックを、各組毎に、３個の有機ＥＬ素子
の中心となる位置に配置する方法が挙げられる。単位ブ
ロックの配置方法としては、また、表示用基板上に、赤
色発光、青色発光、緑色発光の各２個ずつ６個の隣接す
る有機ＥＬ素子を一組として、複数組配置するととも
に、６個の有機ＥＬ素子を駆動するための半導体素子を
有する単位ブロックを、各組毎に、６個の有機ＥＬ素子
の間の位置に配置する方法が挙げられる。
【００３５】単位ブロックの半導体素子が駆動する有機
ＥＬ素子（画素）の数ｎに応じて、一つの有機ＥＬ表示
体に配置する単位ブロック数を１／ｎに減らすことがで
きる。また、この数ｎが大きいほど、前述のコストの低
減効果、単位ブロックの配置ミスの低減効果、および配
線ミスの低減効果が大きくなる。本発明はまた、半導体
素子を有する単位ブロックを基板の所定位置に配置する
半導体素子の配置方法において、厚さ方向に貫通する穴
を基板の所定位置に設け、この基板の一方の面側の圧力
を他方の面側の圧力より高くするか前記穴に流体を通し
て、この基板の一方の面の前記穴の位置に、単位ブロッ
クを導くことを特徴とする半導体素子の配置方法を提供
する。
ＥＬ素子（画素）の数ｎに応じて、一つの有機ＥＬ表示
体に配置する単位ブロック数を１／ｎに減らすことがで
きる。また、この数ｎが大きいほど、前述のコストの低
減効果、単位ブロックの配置ミスの低減効果、および配
線ミスの低減効果が大きくなる。本発明はまた、半導体
素子を有する単位ブロックを基板の所定位置に配置する
半導体素子の配置方法において、厚さ方向に貫通する穴
を基板の所定位置に設け、この基板の一方の面側の圧力
を他方の面側の圧力より高くするか前記穴に流体を通し
て、この基板の一方の面の前記穴の位置に、単位ブロッ
クを導くことを特徴とする半導体素子の配置方法を提供
する。
【００３６】本発明はまた、半導体素子を有する単位ブ
ロックを基板の所定位置に配置する半導体素子の配置方
法において、クーロン引力により単位ブロックを基板の
所定位置に導くことを特徴とする半導体素子の配置方法
を提供する。この際、基板の所定位置と単位ブロックを
互いに反対符号の電荷に帯電させるか、または、基板の
所定位置と単位ブロックのうちの一方を帯電させること
により、基板の所定位置と単位ブロックとの間にクーロ
ン引力を発生させる。
ロックを基板の所定位置に配置する半導体素子の配置方
法において、クーロン引力により単位ブロックを基板の
所定位置に導くことを特徴とする半導体素子の配置方法
を提供する。この際、基板の所定位置と単位ブロックを
互いに反対符号の電荷に帯電させるか、または、基板の
所定位置と単位ブロックのうちの一方を帯電させること
により、基板の所定位置と単位ブロックとの間にクーロ
ン引力を発生させる。
【００３７】本発明はまた、半導体素子を有する単位ブ
ロックを基板の所定位置に配置する工程を有する半導体
装置の製造方法において、基板上に形成する配線をイン
クジェット法で形成することを特徴とする半導体装置の
製造方法を提供する。本発明はまた、半導体素子を有す
る単位ブロックを基板の所定位置に配置する工程を有す
る半導体装置の製造方法において、基板上には、配線
と、この配線の単位ブロック内の配線との接続用端子と
を予め形成し、単位ブロックには、基板上に配置したと
きに基板上の端子と接触する位置に、基板上の配線との
接続用端子を予め形成した後に、単位ブロックを基板の
所定位置に配置することを特徴とする半導体装置の製造
方法を提供する。
ロックを基板の所定位置に配置する工程を有する半導体
装置の製造方法において、基板上に形成する配線をイン
クジェット法で形成することを特徴とする半導体装置の
製造方法を提供する。本発明はまた、半導体素子を有す
る単位ブロックを基板の所定位置に配置する工程を有す
る半導体装置の製造方法において、基板上には、配線
と、この配線の単位ブロック内の配線との接続用端子と
を予め形成し、単位ブロックには、基板上に配置したと
きに基板上の端子と接触する位置に、基板上の配線との
接続用端子を予め形成した後に、単位ブロックを基板の
所定位置に配置することを特徴とする半導体装置の製造
方法を提供する。
【００３８】本発明はまた、複数の半導体素子を有する
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を多角形とし、この多角形の中心を回転中心とした回
転対称となるように、各半導体素子用の複数の端子を配
置する半導体装置の製造方法を提供する。この方法で、
前記多角形は正多角形であることが好ましい。
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を多角形とし、この多角形の中心を回転中心とした回
転対称となるように、各半導体素子用の複数の端子を配
置する半導体装置の製造方法を提供する。この方法で、
前記多角形は正多角形であることが好ましい。
【００３９】本発明はまた、複数の半導体素子を有する
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を長方形とし、この長方形の長辺と平行な中心線およ
び短辺と平行な中心線の両方に対して線対称となるよう
に、各半導体素子用の複数の端子を配置する半導体装置
の製造方法を提供する。
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を長方形とし、この長方形の長辺と平行な中心線およ
び短辺と平行な中心線の両方に対して線対称となるよう
に、各半導体素子用の複数の端子を配置する半導体装置
の製造方法を提供する。
【００４０】本発明はまた、複数の半導体素子を有する
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を多角形として、この多角形の各対角線に沿って各半
導体素子用毎の複数の端子を配置し、且つ各対角線上で
の端子位置が同じ端子で同じとなるように配置する半導
体装置の製造方法を提供する。この方法で、前記多角形
は正多角形であることが好ましい。
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を多角形として、この多角形の各対角線に沿って各半
導体素子用毎の複数の端子を配置し、且つ各対角線上で
の端子位置が同じ端子で同じとなるように配置する半導
体装置の製造方法を提供する。この方法で、前記多角形
は正多角形であることが好ましい。
【００４１】これらの半導体装置の製造方法における
「半導体装置」としては、例えば、メモリセルや液晶表
示体が挙げられる。また、有機ＥＬ表示体の製造方法と
して説明した、前述の端子配置方法〜は、この半導
体装置の製造方法における半導体素子の端子配置方法と
しても適用できる。本発明はまた、少なくとも各画素毎
に２枚の電極に挟まれた発光層が形成され、前記発光層
が半導体素子により駆動されるアクティブマトリックス
型有機ＥＬ表示体の製造工程において、半導体素子を基
板上で作成し、前記半導体素子を前記基板上から切り離
し単位ブロック毎に分割し、他の基板上に前記半導体素
子の前記単位ブロックを配置させることを特徴とするア
クティブマトリックス型有機ＥＬ表示体の製造方法を提
供する。
「半導体装置」としては、例えば、メモリセルや液晶表
示体が挙げられる。また、有機ＥＬ表示体の製造方法と
して説明した、前述の端子配置方法〜は、この半導
体装置の製造方法における半導体素子の端子配置方法と
しても適用できる。本発明はまた、少なくとも各画素毎
に２枚の電極に挟まれた発光層が形成され、前記発光層
が半導体素子により駆動されるアクティブマトリックス
型有機ＥＬ表示体の製造工程において、半導体素子を基
板上で作成し、前記半導体素子を前記基板上から切り離
し単位ブロック毎に分割し、他の基板上に前記半導体素
子の前記単位ブロックを配置させることを特徴とするア
クティブマトリックス型有機ＥＬ表示体の製造方法を提
供する。
【００４２】本発明の電気光学装置の製造方法は、電気
光学素子とこの電気光学素子を駆動する半導体素子とを
表示用基板上に備えた電気光学装置の製造方法におい
て、前記半導体素子を有する単位ブロックを、表示用基
板の所定位置に配置する工程を有することを特徴とす
る。
光学素子とこの電気光学素子を駆動する半導体素子とを
表示用基板上に備えた電気光学装置の製造方法におい
て、前記半導体素子を有する単位ブロックを、表示用基
板の所定位置に配置する工程を有することを特徴とす
る。
【００４３】また、本発明の電気光学装置は、電気光学
素子とこの電気光学素子を駆動する半導体素子とを表示
用基板上に備えた電気光学装置において、前記半導体素
子を有する駆動回路を備えた単位ブロックが、表示用基
板の所定位置に配置されたことを特徴とする。なお、こ
こで言う「駆動回路」とは、例えば、表示領域の周辺に
配置されて表示領域の各画素に対して画像信号や走査信
号等を供給する周辺駆動回路、もしくは各画素を駆動す
るトランジスタやそれに接続される配線、端子等を含む
ものである。
素子とこの電気光学素子を駆動する半導体素子とを表示
用基板上に備えた電気光学装置において、前記半導体素
子を有する駆動回路を備えた単位ブロックが、表示用基
板の所定位置に配置されたことを特徴とする。なお、こ
こで言う「駆動回路」とは、例えば、表示領域の周辺に
配置されて表示領域の各画素に対して画像信号や走査信
号等を供給する周辺駆動回路、もしくは各画素を駆動す
るトランジスタやそれに接続される配線、端子等を含む
ものである。
【００４４】さらに、前記単位ブロックを平面視した際
の中心を回転中心とした回転対称となるように、前記単
位ブロックに各電気光学素子用の複数の端子が配置され
ていることが望ましい。
の中心を回転中心とした回転対称となるように、前記単
位ブロックに各電気光学素子用の複数の端子が配置され
ていることが望ましい。
【００４５】本発明によれば、電気光学素子を駆動する
半導体素子を表示用基板上に直接形成するのではなく、
この半導体素子を有する単位ブロックを表示用基板の所
定位置に配置する。そのため、半導体素子が単結晶半導
体基板に形成されている単位ブロックを用いることによ
り、耐熱性の低いガラス基板等の上に、単結晶半導体を
活性層とするトランジスタ（特性のばらつきが少ないト
ランジスタ）を配置することができる。これにより、大
面積の透明基板上に特性のばらつきの少ないトランジス
タが形成された電気光学装置が得られる。
半導体素子を表示用基板上に直接形成するのではなく、
この半導体素子を有する単位ブロックを表示用基板の所
定位置に配置する。そのため、半導体素子が単結晶半導
体基板に形成されている単位ブロックを用いることによ
り、耐熱性の低いガラス基板等の上に、単結晶半導体を
活性層とするトランジスタ（特性のばらつきが少ないト
ランジスタ）を配置することができる。これにより、大
面積の透明基板上に特性のばらつきの少ないトランジス
タが形成された電気光学装置が得られる。
【００４６】また、用意した単位ブロックを検査し、不
良品を除いて良品のみを表示用基板上に配列することに
よって、表示体を形成した後のスループットが改善され
る。これにより、信頼性の高い電気光学装置を効率的に
得ることができる。また、単結晶半導体を活性層とする
トランジスタは、低温多結晶シリコン薄膜を活性層とす
るトランジスタと比べて、素子の大きさを小さくでき
る。また、単位ブロックの製造工程では大面積の基板を
用いる必要がないため、薄膜形成工程やエッチング工程
等で使用する装置が小型化できる。
良品を除いて良品のみを表示用基板上に配列することに
よって、表示体を形成した後のスループットが改善され
る。これにより、信頼性の高い電気光学装置を効率的に
得ることができる。また、単結晶半導体を活性層とする
トランジスタは、低温多結晶シリコン薄膜を活性層とす
るトランジスタと比べて、素子の大きさを小さくでき
る。また、単位ブロックの製造工程では大面積の基板を
用いる必要がないため、薄膜形成工程やエッチング工程
等で使用する装置が小型化できる。
【００４７】また、半導体素子が単位ブロックに形成さ
れていることから表示用基板上で半導体素子を形成しな
いため、従来の方法のように、半導体素子形成のために
無駄に形成しては除去していた薄膜が、初めから成膜さ
れない。そのため、従来の方法と比較して、電気光学装
置の製造工程での薄膜形成材料の除去量が少なくなる。
このように製造装置を小型化でき製造工程での材料を節
約できるために、電気光学装置の製造コストを低減する
ことができる。
れていることから表示用基板上で半導体素子を形成しな
いため、従来の方法のように、半導体素子形成のために
無駄に形成しては除去していた薄膜が、初めから成膜さ
れない。そのため、従来の方法と比較して、電気光学装
置の製造工程での薄膜形成材料の除去量が少なくなる。
このように製造装置を小型化でき製造工程での材料を節
約できるために、電気光学装置の製造コストを低減する
ことができる。
【００４８】本発明の電子機器は、上記本発明の電気光
学装置を備えたことを特徴とするものである。
学装置を備えたことを特徴とするものである。
【００４９】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１〜図６を用いて、本発明の一実施形態に
相当する有機ＥＬ表示体の製造方法を説明する。図１
は、この実施形態の方法で作製された、アクティブマト
リックス型有機ＥＬ表示体の一部を示す平面図である。
図２は図１のＡ−Ａ線断面図であり、図３は図１のＢ−
Ｂ線断面図である。図４は単位ブロックの作製方法を説
明する図である。図５は単位ブロックの配置方法を説明
する図である。図６は図１のＣ−Ｃ線断面図である。
説明する。図１〜図６を用いて、本発明の一実施形態に
相当する有機ＥＬ表示体の製造方法を説明する。図１
は、この実施形態の方法で作製された、アクティブマト
リックス型有機ＥＬ表示体の一部を示す平面図である。
図２は図１のＡ−Ａ線断面図であり、図３は図１のＢ−
Ｂ線断面図である。図４は単位ブロックの作製方法を説
明する図である。図５は単位ブロックの配置方法を説明
する図である。図６は図１のＣ−Ｃ線断面図である。
【００５０】この表示体では、各画素位置に有機ＥＬ素
子からなる画素３５および画素用電極１９が配置され、
各画素３５毎に、駆動用の半導体素子として、スイッチ
ングトランジスタ３４、ドライビングトランジスタ３
７、容量３６を備えている。また、これらの素子は信号
線３１、電源線３２、走査線３３、容量線３８により、
表示体の周辺部に配置された駆動回路と接続されてい
る。
子からなる画素３５および画素用電極１９が配置され、
各画素３５毎に、駆動用の半導体素子として、スイッチ
ングトランジスタ３４、ドライビングトランジスタ３
７、容量３６を備えている。また、これらの素子は信号
線３１、電源線３２、走査線３３、容量線３８により、
表示体の周辺部に配置された駆動回路と接続されてい
る。
【００５１】この表示体は、以下に示すように、ガラス
基板（表示用基板）５２の所定位置に単位ブロック３９
を配置する工程を経て製造されている。また、この表示
体は、各画素３５毎に一つの単位ブロック３９を有す
る。この単位ブロック３９には、図２および３に示すよ
うに、半導体素子として、スイッチングトランジスタ３
４、ドライビングトランジスタ３７、および容量３６が
形成されている。両トランジスタ３４，３７は、ゲート
電極１とゲート酸化膜２とソース・ドレイン領域３を有
するＭＯＳＦＥＴである。ソース・ドレイン領域３は、
単結晶シリコン基板４１ａの不純物拡散層からなる。容
量３６は、単結晶シリコン基板４１ａの不純物拡散層か
らなる導電層４と、導電層４の上に形成された絶縁層５
と、絶縁層５の上に形成された電極６とで構成されてい
る。
基板（表示用基板）５２の所定位置に単位ブロック３９
を配置する工程を経て製造されている。また、この表示
体は、各画素３５毎に一つの単位ブロック３９を有す
る。この単位ブロック３９には、図２および３に示すよ
うに、半導体素子として、スイッチングトランジスタ３
４、ドライビングトランジスタ３７、および容量３６が
形成されている。両トランジスタ３４，３７は、ゲート
電極１とゲート酸化膜２とソース・ドレイン領域３を有
するＭＯＳＦＥＴである。ソース・ドレイン領域３は、
単結晶シリコン基板４１ａの不純物拡散層からなる。容
量３６は、単結晶シリコン基板４１ａの不純物拡散層か
らなる導電層４と、導電層４の上に形成された絶縁層５
と、絶縁層５の上に形成された電極６とで構成されてい
る。
【００５２】また、この単位ブロック３９には、両トラ
ンジスタ３４，３７を接続する配線５８も形成されてい
る。さらに、この単位ブロック３９には、走査線３３と
の接続用の端子３９Ｃ、信号線３１との接続用の端子３
９Ｄ、電源線３２との接続用の端子３９Ａ、および容量
線３８との接続用の端子３９Ｂが形成されている。符号
５７は絶縁膜である。
ンジスタ３４，３７を接続する配線５８も形成されてい
る。さらに、この単位ブロック３９には、走査線３３と
の接続用の端子３９Ｃ、信号線３１との接続用の端子３
９Ｄ、電源線３２との接続用の端子３９Ａ、および容量
線３８との接続用の端子３９Ｂが形成されている。符号
５７は絶縁膜である。
【００５３】先ず、図４に示すように、この単位ブロッ
ク３９の微細構造を、シリコンウエハ（単結晶半導体基
板）４１上に多数個並列に形成する。次に、このシリコ
ンウエハ４１を分割線５１で分割することにより、多数
の単位ブロック３９を得る。次に、得られた多数の単位
ブロック３９を検査して不良品を取り除く。一方、図５
に示すように、ガラス基板（表示用基板）５２には、エ
ッチング等の工程により、単位ブロック３９を配置する
位置に窪み（凹部）５４を設けておく。前述の方法で得
られた単位ブロック３９は、シリコン単結晶の劈開面に
沿って端面が斜めに切断される。そのため、ガラス基板
５２の窪み５４の内壁面を、この単位ブロック３９の斜
面に合わせた形状にしておく。また、単位ブロック３９
の切断を、ウエハ上面（半導体素子形成面）側が反対面
側より広くなるように行い、窪み５４の形状をこれに合
わせて上面側に広がる形状にすることにより、単位ブロ
ック３９は窪み５４に嵌まり易くなる。
ク３９の微細構造を、シリコンウエハ（単結晶半導体基
板）４１上に多数個並列に形成する。次に、このシリコ
ンウエハ４１を分割線５１で分割することにより、多数
の単位ブロック３９を得る。次に、得られた多数の単位
ブロック３９を検査して不良品を取り除く。一方、図５
に示すように、ガラス基板（表示用基板）５２には、エ
ッチング等の工程により、単位ブロック３９を配置する
位置に窪み（凹部）５４を設けておく。前述の方法で得
られた単位ブロック３９は、シリコン単結晶の劈開面に
沿って端面が斜めに切断される。そのため、ガラス基板
５２の窪み５４の内壁面を、この単位ブロック３９の斜
面に合わせた形状にしておく。また、単位ブロック３９
の切断を、ウエハ上面（半導体素子形成面）側が反対面
側より広くなるように行い、窪み５４の形状をこれに合
わせて上面側に広がる形状にすることにより、単位ブロ
ック３９は窪み５４に嵌まり易くなる。
【００５４】このガラス基板５２と単位ブロック３９を
液体５３中に入れ、単位ブロック３９をガラス基板５２
の表面（窪み５４が形成されている面）に沿って流動さ
せることにより、単位ブロック３９が窪み５４に嵌ま
る。これにより、単位ブロック３９がガラス基板５２の
所定位置に配置される。次に、この単位ブロック３９を
含むガラス基板５２の表面全体に対して、導電膜の形成
とパターニングを行うことにより、信号線３１、電源線
３２、走査線３３、および容量線３８を形成する。次
に、ＩＴＯ電極（画素用電極）１９の形成を行う。
液体５３中に入れ、単位ブロック３９をガラス基板５２
の表面（窪み５４が形成されている面）に沿って流動さ
せることにより、単位ブロック３９が窪み５４に嵌ま
る。これにより、単位ブロック３９がガラス基板５２の
所定位置に配置される。次に、この単位ブロック３９を
含むガラス基板５２の表面全体に対して、導電膜の形成
とパターニングを行うことにより、信号線３１、電源線
３２、走査線３３、および容量線３８を形成する。次
に、ＩＴＯ電極（画素用電極）１９の形成を行う。
【００５５】なお、単位ブロック３９には、シフトレジ
スタ、ドライバー等の表示体の周辺駆動回路やメモリ、
演算論理装置等の機能素子等が形成されていてもよい。
次に、この配線３１〜３３，３８および画素用電極１９
が形成された状態のガラス基板５２の上面全体に、図６
に示すように、絶縁膜２０を形成した後、パターニング
を行って画素用電極１９の上に画素領域の穴２０ａを設
ける。この穴２０ａ内に正孔注入層２３と発光層２４を
形成する。この正孔注入層２３と発光層２４が画素（有
機ＥＬ素子）３５を構成する。
スタ、ドライバー等の表示体の周辺駆動回路やメモリ、
演算論理装置等の機能素子等が形成されていてもよい。
次に、この配線３１〜３３，３８および画素用電極１９
が形成された状態のガラス基板５２の上面全体に、図６
に示すように、絶縁膜２０を形成した後、パターニング
を行って画素用電極１９の上に画素領域の穴２０ａを設
ける。この穴２０ａ内に正孔注入層２３と発光層２４を
形成する。この正孔注入層２３と発光層２４が画素（有
機ＥＬ素子）３５を構成する。
【００５６】正孔注入層２３は、例えば、ポリフェニル
ビニレンの前駆体であるポリテトラヒドロチオフェニル
フェニレンを塗布した後、これを加熱してポリフェニル
ビニレンとすることにより形成される。発光層２４の材
料としては、赤色発光材料としてシアノポリフェニレン
ビニレン、青色発光材料としてポリフェニレンビニレ
ン、緑色発光材料としてポリアルキルフェニレンが挙げ
られる。
ビニレンの前駆体であるポリテトラヒドロチオフェニル
フェニレンを塗布した後、これを加熱してポリフェニル
ビニレンとすることにより形成される。発光層２４の材
料としては、赤色発光材料としてシアノポリフェニレン
ビニレン、青色発光材料としてポリフェニレンビニレ
ン、緑色発光材料としてポリアルキルフェニレンが挙げ
られる。
【００５７】次に、発光層２４の上に、Ｌｉを含むＡｌ
からなる陰極２５を、成膜とパターニングを行うことに
より形成した後、ガラス基板５２の上面全体を封止剤に
より封止する。なお、図１では陰極２５が省略されてい
る。このようにして得られたアクティブマトリックス型
有機ＥＬ表示体は、特性のバラツキが少ない単結晶シリ
コンを活性層とするトランジスタを備えているため、低
温多結晶シリコン薄膜を活性層とするトランジスタを備
えた従来の表示体と比較して、中間電圧印加時の電流値
のばらつきが小さくなって、２５６階調の輝度レベルを
十分に制御することが可能となる。
からなる陰極２５を、成膜とパターニングを行うことに
より形成した後、ガラス基板５２の上面全体を封止剤に
より封止する。なお、図１では陰極２５が省略されてい
る。このようにして得られたアクティブマトリックス型
有機ＥＬ表示体は、特性のバラツキが少ない単結晶シリ
コンを活性層とするトランジスタを備えているため、低
温多結晶シリコン薄膜を活性層とするトランジスタを備
えた従来の表示体と比較して、中間電圧印加時の電流値
のばらつきが小さくなって、２５６階調の輝度レベルを
十分に制御することが可能となる。
【００５８】また、このアクティブマトリックス型有機
ＥＬ表示体は、低温多結晶シリコン薄膜を活性層とする
トランジスタを備えた従来の表示体と比較して、半導体
素子の占有面積が小さいため開口数が大きくなる。ま
た、この実施形態の方法は、従来の方法で半導体素子形
成のために有機ＥＬ素子部分等の無駄に形成しては除去
していた薄膜が、初めから成膜されない。そのため、従
来の方法と比較して、有機ＥＬ表示体の製造工程での薄
膜形成材料の除去量が少なくなる。
ＥＬ表示体は、低温多結晶シリコン薄膜を活性層とする
トランジスタを備えた従来の表示体と比較して、半導体
素子の占有面積が小さいため開口数が大きくなる。ま
た、この実施形態の方法は、従来の方法で半導体素子形
成のために有機ＥＬ素子部分等の無駄に形成しては除去
していた薄膜が、初めから成膜されない。そのため、従
来の方法と比較して、有機ＥＬ表示体の製造工程での薄
膜形成材料の除去量が少なくなる。
【００５９】なお、正孔注入層２３および発光層２４
は、スピンコート法、スキージ塗り法、インクジェット
法等の液相プロセス、またはスパッタリング法や蒸着法
等の真空プロセスのいずれの方法で形成してもよいが、
インクジェット法で形成することが好ましい。図７に示
すように、インクジェット法では、インク充填領域６４
を枠体６３で区画した後、インクジェット装置のヘッド
部６１を移動させながら、インク充填領域６４に向けて
ヘッド部６１からインク６２を吐出させることにより、
インク充填領域６４にインク６２を充填する。
は、スピンコート法、スキージ塗り法、インクジェット
法等の液相プロセス、またはスパッタリング法や蒸着法
等の真空プロセスのいずれの方法で形成してもよいが、
インクジェット法で形成することが好ましい。図７に示
すように、インクジェット法では、インク充填領域６４
を枠体６３で区画した後、インクジェット装置のヘッド
部６１を移動させながら、インク充填領域６４に向けて
ヘッド部６１からインク６２を吐出させることにより、
インク充填領域６４にインク６２を充填する。
【００６０】インク充填領域６４に親水性インク（発光
層２４の材料等）を充填する際には、枠体６３の上部を
撥水性とすることによって、ヘッド部６１のインク充填
領域６４に対する位置合わせ精度をそれ程高くしなくて
も、インク６２をインク充填領域６４内に充填しやすく
することができる。枠体６３の材料としては例えばポリ
イミドが用いられる。このポリイミドからなる枠体６３
に対して、酸素あるいはフルオロカーボンガスによるプ
ラズマ処理を行うことにより、枠体６３の表面を撥水性
にすることができる。
層２４の材料等）を充填する際には、枠体６３の上部を
撥水性とすることによって、ヘッド部６１のインク充填
領域６４に対する位置合わせ精度をそれ程高くしなくて
も、インク６２をインク充填領域６４内に充填しやすく
することができる。枠体６３の材料としては例えばポリ
イミドが用いられる。このポリイミドからなる枠体６３
に対して、酸素あるいはフルオロカーボンガスによるプ
ラズマ処理を行うことにより、枠体６３の表面を撥水性
にすることができる。
【００６１】また、信号線３１、電源線３２、走査線３
３等の配線をインクジェット法で形成することも可能で
ある。この場合には、インク６２として、導電性材料を
含む液状物であって、溶剤の蒸発や加熱硬化等によって
インク充填領域６４内で固体となり得る材料を使用す
る。このような導電性材料としては、有機金属化合物、
金属錯体、導電性有機高分子、導電性有機高分子の前駆
体、液状金属、金属微粒子等が挙げられる。
３等の配線をインクジェット法で形成することも可能で
ある。この場合には、インク６２として、導電性材料を
含む液状物であって、溶剤の蒸発や加熱硬化等によって
インク充填領域６４内で固体となり得る材料を使用す
る。このような導電性材料としては、有機金属化合物、
金属錯体、導電性有機高分子、導電性有機高分子の前駆
体、液状金属、金属微粒子等が挙げられる。
【００６２】このように、有機ＥＬ素子をなす正孔注入
層２３および発光層２４と、信号線３１、電源線３２、
走査線３３等の配線をインクジェット法で形成すること
により、１ｍ×１ｍ以上の大きなアクティブマトリック
ス型有機ＥＬ表示体を容易に得ることができるようにな
る。また、次に説明する方法によれば、単位ブロック３
９を表示用基板５２上に配置した後の配線工程を省略す
ることができる。
層２３および発光層２４と、信号線３１、電源線３２、
走査線３３等の配線をインクジェット法で形成すること
により、１ｍ×１ｍ以上の大きなアクティブマトリック
ス型有機ＥＬ表示体を容易に得ることができるようにな
る。また、次に説明する方法によれば、単位ブロック３
９を表示用基板５２上に配置した後の配線工程を省略す
ることができる。
【００６３】この方法では、図８に示すように、予め表
示用基板５２上に、走査線３３、信号線３１、電源線３
２、および容量線３８と、これらの配線の単位ブロック
３９内の配線との接続用の端子３３ａ，３１ａ，３２
ａ，３８ａを形成しておく。単位ブロック３９には、表
示用基板５２上に配置したときにこれらの端子３３ａ，
３１ａ，３２ａ，３８ａと接触する各位置に、表示用基
板５２上の各配線との接続用の端子３９Ａ〜３９Ｄを予
め形成しておく。なお、符号１９Ａは、画素用電極１９
用の端子である。
示用基板５２上に、走査線３３、信号線３１、電源線３
２、および容量線３８と、これらの配線の単位ブロック
３９内の配線との接続用の端子３３ａ，３１ａ，３２
ａ，３８ａを形成しておく。単位ブロック３９には、表
示用基板５２上に配置したときにこれらの端子３３ａ，
３１ａ，３２ａ，３８ａと接触する各位置に、表示用基
板５２上の各配線との接続用の端子３９Ａ〜３９Ｄを予
め形成しておく。なお、符号１９Ａは、画素用電極１９
用の端子である。
【００６４】これにより、これらの単位ブロック３９お
よび表示用基板５２を用いて、単位ブロック３９を表示
用基板５２の所定位置に配置すれば、表示用基板５２の
端子３３ａ，３１ａ，３２ａ，３８ａと単位ブロック３
９の端子３９Ａ〜３９Ｄとが、それぞれ対応する端子同
士で接触する。これにより、単位ブロック３９を表示用
基板５２の所定位置に配置するだけで、単位ブロック３
９の半導体素子と表示用基板５２の配線との接続が終了
する。
よび表示用基板５２を用いて、単位ブロック３９を表示
用基板５２の所定位置に配置すれば、表示用基板５２の
端子３３ａ，３１ａ，３２ａ，３８ａと単位ブロック３
９の端子３９Ａ〜３９Ｄとが、それぞれ対応する端子同
士で接触する。これにより、単位ブロック３９を表示用
基板５２の所定位置に配置するだけで、単位ブロック３
９の半導体素子と表示用基板５２の配線との接続が終了
する。
【００６５】図９〜図１２を用いて、単位ブロックを表
示用基板の所定位置に配置する方法であって、図５の方
法とは別の実施形態について説明する。図９に示す方法
では、表示用基板５２には、図５の方法と同様に、単位
ブロック３９を配置する位置に単位ブロック３９の形状
に合わせた形状の窪み５４を設ける。これに加えて、こ
の窪み５４の中心部に、表示用基板５１を厚さ方向に貫
通する穴５５を設ける。
示用基板の所定位置に配置する方法であって、図５の方
法とは別の実施形態について説明する。図９に示す方法
では、表示用基板５２には、図５の方法と同様に、単位
ブロック３９を配置する位置に単位ブロック３９の形状
に合わせた形状の窪み５４を設ける。これに加えて、こ
の窪み５４の中心部に、表示用基板５１を厚さ方向に貫
通する穴５５を設ける。
【００６６】この表示用基板５２と単位ブロック３９を
液体中または所定気体の雰囲気中に入れ、単位ブロック
３９を表示用基板５２の表面（窪み５４が形成されてい
る面）側に落下させると同時に、表示用基板５２を単位
ブロック３９側に持ち上げることによって、単位ブロッ
ク３９が窪み５４に嵌まる。これにより、単位ブロック
３９がガラス基板５２の所定位置に配置される。
液体中または所定気体の雰囲気中に入れ、単位ブロック
３９を表示用基板５２の表面（窪み５４が形成されてい
る面）側に落下させると同時に、表示用基板５２を単位
ブロック３９側に持ち上げることによって、単位ブロッ
ク３９が窪み５４に嵌まる。これにより、単位ブロック
３９がガラス基板５２の所定位置に配置される。
【００６７】図１０に示す方法では、表示用基板５２に
は、図５の方法と同様に、単位ブロック３９を配置する
位置に単位ブロック３９の形状に合わせた形状の窪み５
４を設ける。これに加えて、この窪み５４の中心部に、
表示用基板５１を厚さ方向に貫通する穴５５を設ける。
この表示用基板５２と単位ブロック３９を液体中または
所定気体の雰囲気中に入れ、穴５５を利用して、窪み５
４が形成されている面とは反対側から真空ポンプで液体
または気体を吸引することにより、窪み５４が形成され
ている面側の圧力を反対面側の圧力より高くする。これ
により、各単位ブロック３９が穴５５の位置に導かれ
て、ガラス基板５２の所定位置に配置される。
は、図５の方法と同様に、単位ブロック３９を配置する
位置に単位ブロック３９の形状に合わせた形状の窪み５
４を設ける。これに加えて、この窪み５４の中心部に、
表示用基板５１を厚さ方向に貫通する穴５５を設ける。
この表示用基板５２と単位ブロック３９を液体中または
所定気体の雰囲気中に入れ、穴５５を利用して、窪み５
４が形成されている面とは反対側から真空ポンプで液体
または気体を吸引することにより、窪み５４が形成され
ている面側の圧力を反対面側の圧力より高くする。これ
により、各単位ブロック３９が穴５５の位置に導かれ
て、ガラス基板５２の所定位置に配置される。
【００６８】また、図９の方法および図１０の方法によ
り形成された表示体は、表示用基板５２の単位ブロック
３９が配置されている各位置に穴５５が存在するため、
単位ブロック３９の半導体素子からの配線をこの穴５５
から裏面に向かわせることができる。これにより、有機
ＥＬ表示体の表面（画素形成面）側に存在する配線の面
積を小さくできるため、有機ＥＬ素子の配線による発光
遮断量が低減できる。また、有機ＥＬ素子の発光面積を
大きくすることもできる。
り形成された表示体は、表示用基板５２の単位ブロック
３９が配置されている各位置に穴５５が存在するため、
単位ブロック３９の半導体素子からの配線をこの穴５５
から裏面に向かわせることができる。これにより、有機
ＥＬ表示体の表面（画素形成面）側に存在する配線の面
積を小さくできるため、有機ＥＬ素子の配線による発光
遮断量が低減できる。また、有機ＥＬ素子の発光面積を
大きくすることもできる。
【００６９】図１１に示す方法では、表示用基板５２の
単位ブロック３９を配置する各位置に電極５９を形成
し、正に帯電させた単位ブロック３９をこの表示用基板
５２の上方に配置する。表示用基板５２の各電極５９を
負に帯電させることにより、単位ブロック３９はクーロ
ン引力で各電極５９の位置に導かれる。これにより、各
単位ブロック３９がガラス基板５２の所定位置に配置さ
れる。
単位ブロック３９を配置する各位置に電極５９を形成
し、正に帯電させた単位ブロック３９をこの表示用基板
５２の上方に配置する。表示用基板５２の各電極５９を
負に帯電させることにより、単位ブロック３９はクーロ
ン引力で各電極５９の位置に導かれる。これにより、各
単位ブロック３９がガラス基板５２の所定位置に配置さ
れる。
【００７０】単位ブロック３９の帯電は、静電気発生装
置（ベルト等で金属部を擦ることにより、静電気を発生
する装置）等を使用して行う。単位ブロック３９の厚さ
は通常、数μｍ〜数百μｍであるため、静電気力によっ
て移動可能である。この配置を行う雰囲気は真空であっ
てもよいし、絶縁性の液体または気体中であってもよ
い。この方法においては、単位ブロック３９を自由落下
させる重力よりも、単位ブロック３９と各電極５９との
間のクーロン引力の方が大きくないと、単位ブロック３
９は各電極５９に導かれないため、雰囲気の比重を所定
値より大きく設定する必要がある。
置（ベルト等で金属部を擦ることにより、静電気を発生
する装置）等を使用して行う。単位ブロック３９の厚さ
は通常、数μｍ〜数百μｍであるため、静電気力によっ
て移動可能である。この配置を行う雰囲気は真空であっ
てもよいし、絶縁性の液体または気体中であってもよ
い。この方法においては、単位ブロック３９を自由落下
させる重力よりも、単位ブロック３９と各電極５９との
間のクーロン引力の方が大きくないと、単位ブロック３
９は各電極５９に導かれないため、雰囲気の比重を所定
値より大きく設定する必要がある。
【００７１】図１２に示す方法では、レーザープリンタ
の原理を利用して、クーロン引力により単位ブロック３
９を表示用基板５２の各位置に導いて配置する。すなわ
ち、単位ブロック３９用のローラーＲ１と表示用基板５
２用のローラーＲ２を、所定間隔を開けて対向配置す
る。表示用基板５２用のローラーＲ２には、表示用基板
５２の単位ブロック３９を配置する各位置に対応させた
各位置に、電極が形成されている。
の原理を利用して、クーロン引力により単位ブロック３
９を表示用基板５２の各位置に導いて配置する。すなわ
ち、単位ブロック３９用のローラーＲ１と表示用基板５
２用のローラーＲ２を、所定間隔を開けて対向配置す
る。表示用基板５２用のローラーＲ２には、表示用基板
５２の単位ブロック３９を配置する各位置に対応させた
各位置に、電極が形成されている。
【００７２】ローラーＲ１を正に帯電させて、単位ブロ
ック３９をこのローラーＲ１に沿って移動させる。ロー
ラーＲ２に設けた各電極を負に帯電させて、表示用基板
５２をこのローラーＲ２に沿って移動させる。これによ
り、両ローラーＲ１，Ｒ２が最も接近している位置で、
正に帯電した単位ブロック３９が表示用基板５２の負に
帯電した各電極位置に飛び移る。
ック３９をこのローラーＲ１に沿って移動させる。ロー
ラーＲ２に設けた各電極を負に帯電させて、表示用基板
５２をこのローラーＲ２に沿って移動させる。これによ
り、両ローラーＲ１，Ｒ２が最も接近している位置で、
正に帯電した単位ブロック３９が表示用基板５２の負に
帯電した各電極位置に飛び移る。
【００７３】単位ブロックを表示用基板の所定位置に配
置する方法としては、これらの方法以外にも、図１０の
方法で窪み５４を形成しない方法、図９の方法と図１１
または図１２の方法とを組み合わせた方法、図５の方法
と図１１または図１２の方法とを組み合わせた方法、図
１０の方法と図１１または図１２の方法とを組み合わせ
た方法、図１０の方法で窪み５４を形成しない方法と図
１１または図１２の方法とを組み合わせた方法等が挙げ
られる。
置する方法としては、これらの方法以外にも、図１０の
方法で窪み５４を形成しない方法、図９の方法と図１１
または図１２の方法とを組み合わせた方法、図５の方法
と図１１または図１２の方法とを組み合わせた方法、図
１０の方法と図１１または図１２の方法とを組み合わせ
た方法、図１０の方法で窪み５４を形成しない方法と図
１１または図１２の方法とを組み合わせた方法等が挙げ
られる。
【００７４】図１の有機ＥＬ表示体では、一つの画素３
５毎に一つの単位ブロック３９を設けているが、図１３
および図１４に示すように、複数の画素３５毎に一つの
単位ブロック３９を設けてもよい。図１３の有機ＥＬ表
示体では、４つの画素用電極１９の中心に一つの単位ブ
ロック３９が配置されている。図１４の有機ＥＬ表示体
では、３つの画素用電極１９の中心に一つの単位ブロッ
ク３９が配置されている。
５毎に一つの単位ブロック３９を設けているが、図１３
および図１４に示すように、複数の画素３５毎に一つの
単位ブロック３９を設けてもよい。図１３の有機ＥＬ表
示体では、４つの画素用電極１９の中心に一つの単位ブ
ロック３９が配置されている。図１４の有機ＥＬ表示体
では、３つの画素用電極１９の中心に一つの単位ブロッ
ク３９が配置されている。
【００７５】図１３の有機ＥＬ表示体では、また、単位
ブロック３９の平面形状を正方形とし、この正方形の４
つの対角線に沿って、４つの各有機ＥＬ素子用毎の複数
の端子７２ａ〜７２ｅが配置されている。端子７２ａは
信号線３１用の端子であり、端子７２ｂは走査線３３用
の端子であり、端子７２ｃは容量線３８用の端子であ
り、端子７２ｄは電源線３２用の端子であり、端子７２
ｅは画素用電極１９用の端子である。また、各対角線上
での各端子７２ａ〜７２ｅは、同じ端子で（端子７２ａ
〜７２ｅ毎に）対角線の交点からの距離が同じ位置に配
置されている。
ブロック３９の平面形状を正方形とし、この正方形の４
つの対角線に沿って、４つの各有機ＥＬ素子用毎の複数
の端子７２ａ〜７２ｅが配置されている。端子７２ａは
信号線３１用の端子であり、端子７２ｂは走査線３３用
の端子であり、端子７２ｃは容量線３８用の端子であ
り、端子７２ｄは電源線３２用の端子であり、端子７２
ｅは画素用電極１９用の端子である。また、各対角線上
での各端子７２ａ〜７２ｅは、同じ端子で（端子７２ａ
〜７２ｅ毎に）対角線の交点からの距離が同じ位置に配
置されている。
【００７６】そのため、例えば、表示用基板５２の４カ
所に配置された４つの単位ブロック３９が、それぞれ単
位ブロック３９の中心（対角線の交点）を回転中心とし
て９０°ずつ回転された状態で配置されていても、表示
用基板５２上での各端子７２ａ〜７２ｅの配置は同じと
なる。したがって、信号線３１、電源線３２、走査線３
３、および容量線３８等の配線を形成する際に、配線ミ
スを低減することができる。
所に配置された４つの単位ブロック３９が、それぞれ単
位ブロック３９の中心（対角線の交点）を回転中心とし
て９０°ずつ回転された状態で配置されていても、表示
用基板５２上での各端子７２ａ〜７２ｅの配置は同じと
なる。したがって、信号線３１、電源線３２、走査線３
３、および容量線３８等の配線を形成する際に、配線ミ
スを低減することができる。
【００７７】カラー表示体の場合には、例えば図１５に
示すように、表示用基板上に、赤色発光の有機ＥＬ素子
からなる画素８１と、緑色発光の有機ＥＬ素子からなる
画素８２と、青色発光の有機ＥＬ素子からなる画素８３
とを隣接させて一組とし、多数組配置する。また、３個
の画素８１〜８３をなす有機ＥＬ素子用の単位ブロック
３９を、各組毎に、画素８１〜８３の中心となる位置に
配置する。図１４の３つの画素３５を画素８１〜８３と
すれば、図１４は図１５の表示体の一組の画素とこれら
の画素用の単位ブロックを示す図に相当する。
示すように、表示用基板上に、赤色発光の有機ＥＬ素子
からなる画素８１と、緑色発光の有機ＥＬ素子からなる
画素８２と、青色発光の有機ＥＬ素子からなる画素８３
とを隣接させて一組とし、多数組配置する。また、３個
の画素８１〜８３をなす有機ＥＬ素子用の単位ブロック
３９を、各組毎に、画素８１〜８３の中心となる位置に
配置する。図１４の３つの画素３５を画素８１〜８３と
すれば、図１４は図１５の表示体の一組の画素とこれら
の画素用の単位ブロックを示す図に相当する。
【００７８】また、図１６に示すように、３種類の画素
８１〜８３を各２個ずつ６個を一組とし、６個の画素８
１〜８３をなす有機ＥＬ素子用の単位ブロック３９を、
各組毎に、６個の画素８１〜８３の中心となる位置に配
置してもよい。このように、一つの単位ブロックに、複
数の有機ＥＬ素子（画素）用の半導体素子を形成するこ
とによって、一つの画素毎に一つの単位ブロックを形成
した場合と比較して、有機ＥＬ表示体の作製にかかるコ
ストを低減し、単位ブロックの配置ミスを低減し、配線
ミスを低減することができる。
８１〜８３を各２個ずつ６個を一組とし、６個の画素８
１〜８３をなす有機ＥＬ素子用の単位ブロック３９を、
各組毎に、６個の画素８１〜８３の中心となる位置に配
置してもよい。このように、一つの単位ブロックに、複
数の有機ＥＬ素子（画素）用の半導体素子を形成するこ
とによって、一つの画素毎に一つの単位ブロックを形成
した場合と比較して、有機ＥＬ表示体の作製にかかるコ
ストを低減し、単位ブロックの配置ミスを低減し、配線
ミスを低減することができる。
【００７９】なお、以上の実施形態では、アクティブマ
トリックス型有機ＥＬ表示体について説明しているが、
半導体素子が形成されている単位ブロックを表示用基板
に配置する本発明の方法は、アクティブマトリックス型
以外の有機ＥＬ表示体にも適用される。また、有機ＥＬ
表示体以外でも、図１７に示すようなメモリセル等の半
導体装置や、図１８に示すような液晶表示体等の電気光
学装置にも適用できる。さらには、電気泳動表示装置、
プラズマディスプレイ等の自発光型表示体などを含む多
くの電気光学装置に適用が可能である。
トリックス型有機ＥＬ表示体について説明しているが、
半導体素子が形成されている単位ブロックを表示用基板
に配置する本発明の方法は、アクティブマトリックス型
以外の有機ＥＬ表示体にも適用される。また、有機ＥＬ
表示体以外でも、図１７に示すようなメモリセル等の半
導体装置や、図１８に示すような液晶表示体等の電気光
学装置にも適用できる。さらには、電気泳動表示装置、
プラズマディスプレイ等の自発光型表示体などを含む多
くの電気光学装置に適用が可能である。
【００８０】図１７に示すように、メモリセルでは、ト
ランジスタ９１と容量３６が形成された単位ブロック３
９を、前述の図５および図９〜１２のいずれかの方法あ
るいはこれらを適宜組み合わせた方法で、表示用基板５
２の代わりに所定の基板５０に配置することにより、メ
モリセルＭを作製することができる。また、図８と同じ
方法を採用すれば、単位ブロック３９を基板５０上に配
置した後の配線工程を省略することができる。
ランジスタ９１と容量３６が形成された単位ブロック３
９を、前述の図５および図９〜１２のいずれかの方法あ
るいはこれらを適宜組み合わせた方法で、表示用基板５
２の代わりに所定の基板５０に配置することにより、メ
モリセルＭを作製することができる。また、図８と同じ
方法を採用すれば、単位ブロック３９を基板５０上に配
置した後の配線工程を省略することができる。
【００８１】この場合には、予め基板５０上に、容量線
３８、ワード線９２、ビット線９３と、これらの配線の
単位ブロック３９内の配線との接続用の端子３８ａ，９
２ａ，９３ａを形成しておく。単位ブロック３９には、
表示用基板５２上に配置したときにこれらの端子３８
ａ，９２ａ，９３ａと接触する各位置に、表示用基板５
２上の各配線との接続用の端子９４Ａ〜９４Ｃを予め形
成しておく。
３８、ワード線９２、ビット線９３と、これらの配線の
単位ブロック３９内の配線との接続用の端子３８ａ，９
２ａ，９３ａを形成しておく。単位ブロック３９には、
表示用基板５２上に配置したときにこれらの端子３８
ａ，９２ａ，９３ａと接触する各位置に、表示用基板５
２上の各配線との接続用の端子９４Ａ〜９４Ｃを予め形
成しておく。
【００８２】図１８に示すように、液晶表示体では、ス
イッチングトランジスタ３４と容量３６と液晶素子接続
用の端子９６が形成された単位ブロック３９を、前述の
図５および図９〜１２のいずれかの方法あるいはこれら
を適宜組み合わせた方法で、表示用基板５２に配置する
ことにより、液晶表示体Ｌを作製することができる。ま
た、図８と同じ方法を採用すれば、単位ブロック３９を
基板５０上に配置した後の配線工程を省略することがで
きる。
イッチングトランジスタ３４と容量３６と液晶素子接続
用の端子９６が形成された単位ブロック３９を、前述の
図５および図９〜１２のいずれかの方法あるいはこれら
を適宜組み合わせた方法で、表示用基板５２に配置する
ことにより、液晶表示体Ｌを作製することができる。ま
た、図８と同じ方法を採用すれば、単位ブロック３９を
基板５０上に配置した後の配線工程を省略することがで
きる。
【００８３】この場合には、予め表示用基板５２上に、
走査線３３、信号線３１、および容量線３８と、これら
の配線の単位ブロック３９内の配線との接続用の端子３
３ａ，３１ａ，３８ａを形成しておく。単位ブロック３
９には、表示用基板５２上に配置したときにこれらの端
子３３ａ，３１ａ，３８ａと接触する各位置に、表示用
基板５２上の各配線との接続用の端子９５Ａ〜９５Ｃを
予め形成しておく。
走査線３３、信号線３１、および容量線３８と、これら
の配線の単位ブロック３９内の配線との接続用の端子３
３ａ，３１ａ，３８ａを形成しておく。単位ブロック３
９には、表示用基板５２上に配置したときにこれらの端
子３３ａ，３１ａ，３８ａと接触する各位置に、表示用
基板５２上の各配線との接続用の端子９５Ａ〜９５Ｃを
予め形成しておく。
【００８４】＜電子機器＞次に、上述した電気光学装置
の一例としてアクティブマトリックス型有機ＥＬ表示体
を具体的な電子機器に用いた例のいくつかについて説明
する。
の一例としてアクティブマトリックス型有機ＥＬ表示体
を具体的な電子機器に用いた例のいくつかについて説明
する。
【００８５】＜その１：モバイル型コンピュータ＞ま
ず、この実施形態に係る有機ＥＬ表示体を、モバイル型
のパーソナルコンピュータに適用した例について説明す
る。図２３は、このパーソナルコンピュータの構成を示
す斜視図である。図において、パーソナルコンピュータ
１１００は、キーボード１１０２を備えた本体部１１０
４と、表示ユニット１１０６とから構成されている。表
示ユニット１１０６は、有機ＥＬ表示パネル１００を有
している。
ず、この実施形態に係る有機ＥＬ表示体を、モバイル型
のパーソナルコンピュータに適用した例について説明す
る。図２３は、このパーソナルコンピュータの構成を示
す斜視図である。図において、パーソナルコンピュータ
１１００は、キーボード１１０２を備えた本体部１１０
４と、表示ユニット１１０６とから構成されている。表
示ユニット１１０６は、有機ＥＬ表示パネル１００を有
している。
【００８６】＜その２：携帯電話＞次に、有機ＥＬ表示
体を、携帯電話の表示部に適用した例について説明す
る。図２４は、この携帯電話の構成を示す斜視図であ
る。図において、携帯電話１２００は、複数の操作ボタ
ン１２０２のほか、受話口１２０４、送話口１２０６と
ともに、上述した有機ＥＬ表示パネル１００を備えるも
のである。
体を、携帯電話の表示部に適用した例について説明す
る。図２４は、この携帯電話の構成を示す斜視図であ
る。図において、携帯電話１２００は、複数の操作ボタ
ン１２０２のほか、受話口１２０４、送話口１２０６と
ともに、上述した有機ＥＬ表示パネル１００を備えるも
のである。
【００８７】＜その３：ディジタルスチルカメラ＞さら
に、有機ＥＬ表示体をファインダに用いたディジタルス
チルカメラについて説明する。図２５は、このディジタ
ルスチルカメラの構成を示す斜視図であるが、外部機器
との接続についても簡易的に示すものである。
に、有機ＥＬ表示体をファインダに用いたディジタルス
チルカメラについて説明する。図２５は、このディジタ
ルスチルカメラの構成を示す斜視図であるが、外部機器
との接続についても簡易的に示すものである。
【００８８】通常のカメラは、被写体の光像によってフ
ィルムを感光するのに対し、ディジタルスチルカメラ１
３００は、被写体の光像をＣＣＤ（Charge Coupled Dev
ice）などの撮像素子により光電変換して撮像信号を生
成するものである。ここで、ディジタルスチルカメラ１
３００におけるケース１３０２の背面には、上述した有
機ＥＬ表示パネル１００が設けられ、ＣＣＤによる撮像
信号に基づいて、表示を行う構成となっている。このた
め、有機ＥＬ表示パネル１００は、被写体を表示するフ
ァインダとして機能する。また、ケース１３０２の観察
側（図においては裏面側）には、光学レンズやＣＣＤな
どを含んだ受光ユニット１３０４が設けられている。
ィルムを感光するのに対し、ディジタルスチルカメラ１
３００は、被写体の光像をＣＣＤ（Charge Coupled Dev
ice）などの撮像素子により光電変換して撮像信号を生
成するものである。ここで、ディジタルスチルカメラ１
３００におけるケース１３０２の背面には、上述した有
機ＥＬ表示パネル１００が設けられ、ＣＣＤによる撮像
信号に基づいて、表示を行う構成となっている。このた
め、有機ＥＬ表示パネル１００は、被写体を表示するフ
ァインダとして機能する。また、ケース１３０２の観察
側（図においては裏面側）には、光学レンズやＣＣＤな
どを含んだ受光ユニット１３０４が設けられている。
【００８９】ここで、撮影者が有機ＥＬ表示パネル１０
０に表示された被写体像を確認して、シャッタボタン１
３０６を押下すると、その時点におけるＣＣＤの撮像信
号が、回路基板１３０８のメモリに転送・格納される。
また、このディジタルスチルカメラ１３００にあって
は、ケース１３０２の側面に、ビデオ信号出力端子１３
１２と、データ通信用の入出力端子１３１４とが設けら
れている。そして、図に示されるように、前者のビデオ
信号出力端子１３１２にはテレビモニタ１４３０が、ま
た、後者のデータ通信用の入出力端子１３１４にはパー
ソナルコンピュータ１４３０が、それぞれ必要に応じて
接続される。さらに、所定の操作によって、回路基板１
３０８のメモリに格納された撮像信号が、テレビモニタ
１４３０や、パーソナルコンピュータ１４４０に出力さ
れる構成となっている。
０に表示された被写体像を確認して、シャッタボタン１
３０６を押下すると、その時点におけるＣＣＤの撮像信
号が、回路基板１３０８のメモリに転送・格納される。
また、このディジタルスチルカメラ１３００にあって
は、ケース１３０２の側面に、ビデオ信号出力端子１３
１２と、データ通信用の入出力端子１３１４とが設けら
れている。そして、図に示されるように、前者のビデオ
信号出力端子１３１２にはテレビモニタ１４３０が、ま
た、後者のデータ通信用の入出力端子１３１４にはパー
ソナルコンピュータ１４３０が、それぞれ必要に応じて
接続される。さらに、所定の操作によって、回路基板１
３０８のメモリに格納された撮像信号が、テレビモニタ
１４３０や、パーソナルコンピュータ１４４０に出力さ
れる構成となっている。
【００９０】なお、電子機器としては、図２３のパーソ
ナルコンピュータや、図２４の携帯電話、図２５のディ
ジタルスチルカメラの他にも、液晶テレビや、ビューフ
ァインダ型、モニタ直視型のビデオテープレコーダ、カ
ーナビゲーション装置、ページャ、電子手帳、電卓、ワ
ードプロセッサ、ワークステーション、テレビ電話、Ｐ
ＯＳ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器の表示部として、上
述した表示装置が適用可能なのは言うまでもない。
ナルコンピュータや、図２４の携帯電話、図２５のディ
ジタルスチルカメラの他にも、液晶テレビや、ビューフ
ァインダ型、モニタ直視型のビデオテープレコーダ、カ
ーナビゲーション装置、ページャ、電子手帳、電卓、ワ
ードプロセッサ、ワークステーション、テレビ電話、Ｐ
ＯＳ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器の表示部として、上
述した表示装置が適用可能なのは言うまでもない。
【００９１】
【発明の効果】以上説明したように、本発明の有機ＥＬ
表示体の製造方法によれば、特性のばらつきの少ないト
ランジスタ（単結晶半導体を活性層とするトランジス
タ）が大面積の透明基板上に形成された有機ＥＬ表示体
を得ることができる。本発明の有機ＥＬ表示体の製造方
法によれば、また、開口率の高いアクティブマトリック
ス型有機ＥＬ表示体を得ることができる。
表示体の製造方法によれば、特性のばらつきの少ないト
ランジスタ（単結晶半導体を活性層とするトランジス
タ）が大面積の透明基板上に形成された有機ＥＬ表示体
を得ることができる。本発明の有機ＥＬ表示体の製造方
法によれば、また、開口率の高いアクティブマトリック
ス型有機ＥＬ表示体を得ることができる。
【００９２】本発明の有機ＥＬ表示体の製造方法によれ
ば、また、有機ＥＬ表示体の製造工程での薄膜形成材料
の除去量を少なくできるため、資源の有効活用および製
造コストの低減が図れる。本発明の有機ＥＬ表示体の製
造方法によれば、また、インクジェット法等の採用によ
って、１ｍ×１ｍ以上の大きな有機ＥＬ表示体を容易に
得ることができるようになる。
ば、また、有機ＥＬ表示体の製造工程での薄膜形成材料
の除去量を少なくできるため、資源の有効活用および製
造コストの低減が図れる。本発明の有機ＥＬ表示体の製
造方法によれば、また、インクジェット法等の採用によ
って、１ｍ×１ｍ以上の大きな有機ＥＬ表示体を容易に
得ることができるようになる。
【００９３】また、本発明の半導体素子の配置方法によ
れば、基板に対する単位ブロックの配置を、基板の凹部
に単位ブロックを配置する方法よりも確実且つ容易に行
うことができる。また、本発明の半導体素子の製造方法
によれば、半導体素子を有する単位ブロックを基板の所
定位置に配置する工程を有する半導体装置を容易に得る
ことができる。
れば、基板に対する単位ブロックの配置を、基板の凹部
に単位ブロックを配置する方法よりも確実且つ容易に行
うことができる。また、本発明の半導体素子の製造方法
によれば、半導体素子を有する単位ブロックを基板の所
定位置に配置する工程を有する半導体装置を容易に得る
ことができる。
【図１】 本発明の一実施形態に相当する有機ＥＬ表示
体の製造方法で作製された、アクティブマトリックス型
有機ＥＬ表示体の一部を示す平面図である。
体の製造方法で作製された、アクティブマトリックス型
有機ＥＬ表示体の一部を示す平面図である。
【図２】 図１のＡ−Ａ線断面図である。
【図３】 図１のＢ−Ｂ線断面図である。
【図４】 本発明の一実施形態に相当する有機ＥＬ表示
体の製造方法であって、単位ブロックの作製方法を説明
する図である。
体の製造方法であって、単位ブロックの作製方法を説明
する図である。
【図５】 本発明の一実施形態に相当する有機ＥＬ表示
体の製造方法であって、単位ブロックの配置方法を説明
する図である。
体の製造方法であって、単位ブロックの配置方法を説明
する図である。
【図６】 図１のＣ−Ｃ線断面図である。
【図７】 インクジェット法を説明するための図であ
る。
る。
【図８】 本発明の一実施形態に相当する有機ＥＬ表示
体の製造方法であって、単位ブロックを表示用基板上に
配置した後の配線工程が省略可能な方法を説明する図で
ある。
体の製造方法であって、単位ブロックを表示用基板上に
配置した後の配線工程が省略可能な方法を説明する図で
ある。
【図９】 本発明の一実施形態に相当する有機ＥＬ表示
体の製造方法であって、単位ブロックの配置方法を説明
する図である。
体の製造方法であって、単位ブロックの配置方法を説明
する図である。
【図１０】 本発明の一実施形態に相当する有機ＥＬ表
示体の製造方法であって、単位ブロックの配置方法を説
明する図である。
示体の製造方法であって、単位ブロックの配置方法を説
明する図である。
【図１１】 本発明の一実施形態に相当する有機ＥＬ表
示体の製造方法であって、単位ブロックの配置方法を説
明する図である。
示体の製造方法であって、単位ブロックの配置方法を説
明する図である。
【図１２】 本発明の一実施形態に相当する有機ＥＬ表
示体の製造方法であって、単位ブロックの配置方法を説
明する図である。
示体の製造方法であって、単位ブロックの配置方法を説
明する図である。
【図１３】 ４個の画素毎に一つの単位ブロックが配置
されているアクティブマトリックス型有機ＥＬ表示体の
一部を示す平面図である。
されているアクティブマトリックス型有機ＥＬ表示体の
一部を示す平面図である。
【図１４】 ３個の画素毎に一つの単位ブロックが配置
されているアクティブマトリックス型有機ＥＬ表示体の
一部を示す平面図である。
されているアクティブマトリックス型有機ＥＬ表示体の
一部を示す平面図である。
【図１５】 カラー表示体の場合の画素と単位ブロック
との配置の一例を示す図である。
との配置の一例を示す図である。
【図１６】 カラー表示体の場合の画素と単位ブロック
との配置の一例を示す図である。
との配置の一例を示す図である。
【図１７】 本発明の一実施形態に相当する半導体素子
の配置方法をメモリセルに適用した場合の例を示す図で
ある。
の配置方法をメモリセルに適用した場合の例を示す図で
ある。
【図１８】 本発明の一実施形態に相当する半導体素子
の配置方法を液晶表示体に適用した場合の例を示す図で
ある。
の配置方法を液晶表示体に適用した場合の例を示す図で
ある。
【図１９】 従来のアクティブマトリックス型有機ＥＬ
表示体の一例を示す部分平面図である。
表示体の一例を示す部分平面図である。
【図２０】 従来のアクティブマトリックス型有機ＥＬ
表示体の製造方法において、低温多結晶シリコン薄膜を
活性層とする薄膜トランジスタの形成方法を説明する図
である。
表示体の製造方法において、低温多結晶シリコン薄膜を
活性層とする薄膜トランジスタの形成方法を説明する図
である。
【図２１】 従来のアクティブマトリックス型有機ＥＬ
表示体の製造方法において、有機ＥＬ素子の形成方法を
説明する図である。
表示体の製造方法において、有機ＥＬ素子の形成方法を
説明する図である。
【図２２】 単位ブロックに対する端子の配置方法の例
を示す図である。
を示す図である。
【図２３】 本発明の電子機器の一例たるパーソナルコ
ンピュータの構成を示す斜視図である。
ンピュータの構成を示す斜視図である。
【図２４】 同電子機器の一例たる携帯電話の構成を示
す斜視図である。
す斜視図である。
【図２５】 同電子機器の一例たるディジタルスチルカ
メラの背面側の構成を示す斜視図である。
メラの背面側の構成を示す斜視図である。
１ ゲート電極
２ ゲート酸化膜
３ ソース・ドレイン領域
４ 導電層
５ 絶縁層
６ 電極
１１ ガラス基板
１２ 多結晶シリコン膜
１３ ゲート絶縁膜
１４ ゲート電極
１５ ソース・ドレイン領域
１６ 第１層間絶縁膜
１７ ソース・ドレイン電極
１８ 第２層間絶縁膜
１９ ＩＴＯ電極（画素用電極）
２０ 絶縁膜
２０ａ 画素領域の穴
２１ 密着層
２２ 層間層
２３ 正孔注入層
２４ 発光層
２５ 陰極
２６ 封止剤
３１ 信号線
３１ａ 信号線の端子
３２ 電源線
３２ａ 電源線の端子
３３ 走査線
３３ａ 走査線の端子
３４ スイッチングトランジスタ
３５ 有機ＥＬ素子からなる画素
３６ 容量
３７ ドライビングトランジスタ
３８ 容量線
３８ａ 容量線の端子
３９ 単位ブロック
３９Ａ 電源線との接続用の端子
３９Ｂ 容量線との接続用の端子
３９Ｃ 走査線との接続用の端子
３９Ｄ 信号線との接続用の端子
４１ シリコンウエハ（単結晶半導体基板）
４１ａ 単結晶シリコン基板
５０ 基板
５１ 半導体基板を分割する線
５２ ガラス基板（表示用基板）
５３ 液体
５４ 窪み（凹部）
５７ 絶縁膜
５８ 両トランジスタを接続する配線
５９ 電極
６１ インクジェット装置のヘッド部
６２ インク
６３ 枠体
６４ インク充填領域
７２ａ 信号線用の端子
７２ｂ 走査線用の端子
７２ｃ 容量線用の端子
７２ｄ 電源線用の端子
７２ｅ 画素用電極用の端子
８１ 画素（赤）
８２ 画素（緑）
８３ 画素（青）
９２ ワード線
９２ａ ワード線の端子
９３ ビット線
９３ａ ビット線の端子
９４Ａ 容量線との接続用端子
９４Ｂ ワード線との接続用端子
９４Ｃ ビット線との接続用端子
９５Ａ 容量線との接続用端子
９５Ｂ 走査線との接続用端子
９５Ｃ 信号線との接続用端子
９６ 液晶素子接続用の端子
Ｒ１ ローラー
Ｒ２ ローラー
Ｔ 端子
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/12 Ｂ
Ｈ０５Ｂ 33/10 33/14 Ａ
33/12 Ｈ０１Ｌ 29/78 ６１２Ｚ
33/14 ６２６Ｃ
６２７Ｄ
(72)発明者 井上 聡
長野県諏訪市大和３丁目３番５号 セイコ
ーエプソン株式会社内
Ｆターム(参考） 3K007 AB04 AB18 BA06 BB07 CA01
CA05 CB01 DA01 DB03 EB00
FA01 FA02 GA00
5C094 AA13 AA14 AA21 AA42 AA43
AA48 AA53 AA55 BA03 BA12
BA27 CA19 CA20 CA24 CA25
DA09 DA12 DB01 DB04 DB10
EA04 EA05 EA10 EB02 FA01
FA02 FB01 FB12 FB14 FB15
FB20 GB10
5F110 AA16 AA28 BB02 BB03 BB05
DD02 DD21 DD25 GG02 GG12
NN72 NN73 QQ16
5G435 AA04 AA16 AA17 BB05 CC09
CC12 EE32 EE37 EE41 HH12
HH13 HH14 KK05 KK09 KK10
Claims (30)
- 【請求項１】 有機ＥＬ素子とこの有機ＥＬ素子を駆動
する半導体素子とを表示用基板上に備えた有機ＥＬ表示
体の製造方法において、 前記半導体素子を有する単位ブロックを、表示用基板の
所定位置に配置する工程を有することを特徴とする有機
ＥＬ表示体の製造方法。 - 【請求項２】 単位ブロックは、前記半導体素子を複数
個並列に単結晶半導体基板に形成し、この基板を分割す
ることにより形成されたものである請求項１記載の有機
ＥＬ表示体の製造方法。 - 【請求項３】 表示用基板の所定位置に、単位ブロック
の形状に合わせた形状の凹部を設け、液体中でこの凹部
に単位ブロックを嵌め込むことにより、単位ブロックを
表示用基板の所定位置に配置する請求項１または２記載
の有機ＥＬ表示体の製造方法。 - 【請求項４】 厚さ方向に貫通する穴を表示用基板の所
定位置に設け、表示用基板の一方の面側の圧力を他方の
面側の圧力より高くするか前記穴に流体を通して、表示
用基板の一方の面の前記穴の位置に単位ブロックを導く
ことにより、単位ブロックを表示用基板の所定位置に配
置する請求項１または２記載の有機ＥＬ表示体の製造方
法。 - 【請求項５】 前記穴を利用して配線を行う請求項４記
載の有機ＥＬ表示体の製造方法。 - 【請求項６】 クーロン引力により単位ブロックを表示
用基板の所定位置に導いて配置する請求項１または２記
載の有機ＥＬ表示体の製造方法。 - 【請求項７】 有機ＥＬ素子の材料を、表示用基板上の
画素位置に対応させてインクジェット法で配置すること
を特徴とする請求項１乃至６のいずれか１項に記載の有
機ＥＬ表示体の製造方法。 - 【請求項８】 表示用基板上に形成する配線をインクジ
ェット法で形成することを特徴とする請求項１乃至７の
いずれか１項に記載の有機ＥＬ表示体の製造方法。 - 【請求項９】 駆動方式はアクティブマトリックス方式
である請求項１乃至８のいずれか１項に記載の有機ＥＬ
表示体の製造方法。 - 【請求項１０】 表示用基板上には、走査線、信号線、
および電源線と、これらの配線の単位ブロック内の配線
との接続用端子とを予め形成し、単位ブロックには、表
示用基板上に配置したときにこれらの端子と接触する位
置に、表示用基板上の配線との接続用端子を予め形成し
た後に、単位ブロックを表示用基板の所定位置に配置す
る請求項９記載の有機ＥＬ表示体の製造方法。 - 【請求項１１】 単位ブロックは、隣接する複数の有機
ＥＬ素子を駆動するための複数の半導体素子を有する請
求項９記載の有機ＥＬ表示体の製造方法。 - 【請求項１２】 単位ブロックの平面形状を多角形と
し、この多角形の中心を回転中心とした回転対称となる
ように、各有機ＥＬ素子用の複数の端子を配置する請求
項１１記載の有機ＥＬ表示体の製造方法。 - 【請求項１３】 単位ブロックの平面形状を長方形と
し、この長方形の長辺と平行な中心線および短辺と平行
な中心線の両方に対して線対称となるように、各有機Ｅ
Ｌ素子用の複数の端子を配置する請求項１１記載の有機
ＥＬ表示体の製造方法。 - 【請求項１４】 単位ブロックの平面形状を多角形とし
て、この多角形の各対角線に沿って各有機ＥＬ素子用毎
の複数の端子を配置し、且つ各対角線上での端子位置が
同じ端子で同じとなるように配置する請求項１１記載の
有機ＥＬ表示体の製造方法。 - 【請求項１５】 前記多角形は正多角形である請求項１
２または１４記載の有機ＥＬ表示体の製造方法。 - 【請求項１６】 表示用基板上に、赤色発光、青色発
光、緑色発光の３個の隣接する有機ＥＬ素子を一組とし
て、複数組配置するとともに、 ３個の有機ＥＬ素子を駆動するための半導体素子を有す
る単位ブロックを、各組毎に、３個の有機ＥＬ素子の中
心となる位置に配置する請求項１１記載の有機ＥＬ表示
体の製造方法。 - 【請求項１７】 表示用基板上に、赤色発光、青色発
光、緑色発光の各２個ずつ６個の隣接する有機ＥＬ素子
を一組として、複数組配置するとともに、 ６個の有機ＥＬ素子を駆動するための半導体素子を有す
る単位ブロックを、各組毎に、６個の有機ＥＬ素子の間
の位置に配置する請求項１１記載の有機ＥＬ表示体の製
造方法。 - 【請求項１８】 半導体素子を有する単位ブロックを基
板の所定位置に配置する半導体素子の配置方法におい
て、 厚さ方向に貫通する穴を基板の所定位置に設け、この基
板の一方の面側の圧力を他方の面側の圧力より高くする
か前記穴に流体を通して、この基板の一方の面の前記穴
の位置に、単位ブロックを導くことを特徴とする半導体
素子の配置方法。 - 【請求項１９】 半導体素子を有する単位ブロックを基
板の所定位置に配置する半導体素子の配置方法におい
て、 クーロン引力により単位ブロックを基板の所定位置に導
くことを特徴とする半導体素子の配置方法。 - 【請求項２０】 半導体素子を有する単位ブロックを基
板の所定位置に配置する工程を有する半導体装置の製造
方法において、 基板上に形成する配線をインクジェット法で形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２１】 半導体素子を有する単位ブロックを基
板の所定位置に配置する工程を有する半導体装置の製造
方法において、 基板上には、配線と、この配線の単位ブロック内の配線
との接続用端子とを予め形成し、単位ブロックには、基
板上に配置したときに基板上の端子と接触する位置に、
基板上の配線との接続用端子を予め形成した後に、単位
ブロックを基板の所定位置に配置することを特徴とする
半導体装置の製造方法。 - 【請求項２２】 複数の半導体素子を有する単位ブロッ
クを基板の所定位置に配置する工程を有する半導体装置
の製造方法において、 単位ブロックの平面形状を多角形とし、この多角形の中
心を回転中心とした回転対称となるように、各半導体素
子用の複数の端子を配置する半導体装置の製造方法。 - 【請求項２３】 複数の半導体素子を有する単位ブロッ
クを基板の所定位置に配置する工程を有する半導体装置
の製造方法において、 単位ブロックの平面形状を長方形とし、この長方形の長
辺と平行な中心線および短辺と平行な中心線の両方に対
して線対称となるように、各半導体素子用の複数の端子
を配置する半導体装置の製造方法。 - 【請求項２４】 複数の半導体素子を有する単位ブロッ
クを基板の所定位置に配置する工程を有する半導体装置
の製造方法において、 単位ブロックの平面形状を多角形として、この多角形の
各対角線に沿って各半導体素子用毎の複数の端子を配置
し、且つ各対角線上での端子位置が同じ端子で同じとな
るように配置する半導体装置の製造方法。 - 【請求項２５】 前記多角形は正多角形である請求項２
２または２４記載の有機ＥＬ表示体の製造方法。 - 【請求項２６】 少なくとも各画素毎に２枚の電極に挟
まれた発光層が形成され、前記発光層が半導体素子によ
り駆動されるアクティブマトリックス型有機ＥＬ表示体
の製造工程において、半導体素子を基板上で作成し、前
記半導体素子を前記基板上から切り離し単位ブロック毎
に分割し、他の基板上に前記半導体素子の前記単位ブロ
ックを配置させることを特徴とするアクティブマトリッ
クス型有機ＥＬ表示体の製造方法。 - 【請求項２７】 電気光学素子とこの電気光学素子を駆
動する半導体素子とを表示用基板上に備えた電気光学装
置の製造方法において、 前記半導体素子を有する単位ブロックを、表示用基板の
所定位置に配置する工程を有することを特徴とする電気
光学装置の製造方法。 - 【請求項２８】 電気光学素子とこの電気光学素子を駆
動する半導体素子とを表示用基板上に備えた電気光学装
置において、 前記半導体素子を有する駆動回路を備えた単位ブロック
が、表示用基板の所定位置に配置されたことを特徴とす
る電気光学装置。 - 【請求項２９】 前記単位ブロックを平面視した際の中
心を回転中心とした回転対称となるように、前記単位ブ
ロックに各電気光学素子用の複数の端子が配置されてい
ることを特徴とする請求項２８に記載の電気光学装置。 - 【請求項３０】 請求項２８または２９に記載の電気光
学装置を備えたことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/896,818 US6723576B2 (en) | 2000-06-30 | 2001-06-29 | Disposing method for semiconductor elements |
| JP2001197800A JP2003015548A (ja) | 2001-06-29 | 2001-06-29 | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197800A JP2003015548A (ja) | 2001-06-29 | 2001-06-29 | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003015548A true JP2003015548A (ja) | 2003-01-17 |
Family
ID=19035347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197800A Withdrawn JP2003015548A (ja) | 2000-06-30 | 2001-06-29 | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003015548A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004240400A (ja) * | 2003-02-05 | 2004-08-26 | Samsung Sdi Co Ltd | アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法 |
| JP2004310085A (ja) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2004317916A (ja) * | 2003-04-18 | 2004-11-11 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| JP2005164880A (ja) * | 2003-12-02 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
| JP2005227618A (ja) * | 2004-02-13 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
| JP2005227788A (ja) * | 2004-02-14 | 2005-08-25 | Samsung Sdi Co Ltd | 有機電界発光表示装置およびその製造方法 |
| WO2005093695A1 (ja) * | 2004-03-26 | 2005-10-06 | Pioneer Corporation | サブピクセル |
| JP2005283688A (ja) * | 2004-03-29 | 2005-10-13 | Ishikawa Seisakusho Ltd | 画素制御素子形成基板の製造方法及びその方法によって作られる平面ディスプレイ |
| KR100553490B1 (ko) * | 2002-08-30 | 2006-02-20 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 그 제조 방법, 전자 기기 |
| JP2006189852A (ja) * | 2004-12-29 | 2006-07-20 | Dupont Displays Inc | ピクセルを含む有機電子デバイス |
| JP2007505364A (ja) * | 2003-05-30 | 2007-03-08 | ノキア コーポレイション | 光電素子、及び光電素子を含むターミナル装置 |
| KR100739065B1 (ko) | 2005-11-29 | 2007-07-12 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 이의 제조 방법 |
| KR100739574B1 (ko) | 2005-12-20 | 2007-07-16 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 이의 제조 방법 |
| JP2008134337A (ja) * | 2006-11-27 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 有機ｅｌ表示装置 |
| JP2009524910A (ja) * | 2006-01-27 | 2009-07-02 | イーストマン コダック カンパニー | 電力分布が改善されたｅｌデバイス |
| US7576354B2 (en) | 2005-12-20 | 2009-08-18 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display and method of fabricating the same |
| US7847873B2 (en) | 2003-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP4858682B2 (ja) * | 2003-06-04 | 2012-01-18 | 日本ゼオン株式会社 | 基板の製造方法 |
| US8604691B2 (en) | 2010-05-07 | 2013-12-10 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| JP2016139128A (ja) * | 2006-07-21 | 2016-08-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11605688B2 (en) | 2012-09-19 | 2023-03-14 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting diode display |
-
2001
- 2001-06-29 JP JP2001197800A patent/JP2003015548A/ja not_active Withdrawn
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100553490B1 (ko) * | 2002-08-30 | 2006-02-20 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 그 제조 방법, 전자 기기 |
| US7122954B2 (en) | 2002-08-30 | 2006-10-17 | Seiko Epson Corporation | Electro-optical device, method of manufacturing the same, and electronic apparatus |
| JP2004240400A (ja) * | 2003-02-05 | 2004-08-26 | Samsung Sdi Co Ltd | アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法 |
| CN100448052C (zh) * | 2003-02-05 | 2008-12-31 | 三星Sdi株式会社 | 阳极电极层作为电源层的平板显示器及其制造方法 |
| US7696518B2 (en) | 2003-02-05 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Flat panel display with anode electrode layer as power supply layer and fabrication method thereof |
| JP2004310085A (ja) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US8760594B2 (en) | 2003-03-26 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP4623986B2 (ja) * | 2003-03-26 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US7847873B2 (en) | 2003-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2004317916A (ja) * | 2003-04-18 | 2004-11-11 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| JP2007505364A (ja) * | 2003-05-30 | 2007-03-08 | ノキア コーポレイション | 光電素子、及び光電素子を含むターミナル装置 |
| JP4858682B2 (ja) * | 2003-06-04 | 2012-01-18 | 日本ゼオン株式会社 | 基板の製造方法 |
| JP2005164880A (ja) * | 2003-12-02 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
| JP4588312B2 (ja) * | 2003-12-02 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP4566575B2 (ja) * | 2004-02-13 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP2005227618A (ja) * | 2004-02-13 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
| US7456811B2 (en) | 2004-02-14 | 2008-11-25 | Samsung Sdi Co., Ltd. | Organic electro-luminescent display device and method of manufacturing the same |
| US8164545B2 (en) | 2004-02-14 | 2012-04-24 | Samsung Mobile Display Co., Ltd. | Organic electro-luminescent display device and method of manufacturing the same |
| JP2005227788A (ja) * | 2004-02-14 | 2005-08-25 | Samsung Sdi Co Ltd | 有機電界発光表示装置およびその製造方法 |
| WO2005093695A1 (ja) * | 2004-03-26 | 2005-10-06 | Pioneer Corporation | サブピクセル |
| JP2005283688A (ja) * | 2004-03-29 | 2005-10-13 | Ishikawa Seisakusho Ltd | 画素制御素子形成基板の製造方法及びその方法によって作られる平面ディスプレイ |
| KR101340681B1 (ko) * | 2004-12-29 | 2013-12-12 | 듀폰 디스플레이즈, 인크. | 화소를 포함하는 유기 전자 장치 |
| JP2006189852A (ja) * | 2004-12-29 | 2006-07-20 | Dupont Displays Inc | ピクセルを含む有機電子デバイス |
| KR100739065B1 (ko) | 2005-11-29 | 2007-07-12 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 이의 제조 방법 |
| KR100739574B1 (ko) | 2005-12-20 | 2007-07-16 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 이의 제조 방법 |
| US7576354B2 (en) | 2005-12-20 | 2009-08-18 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display and method of fabricating the same |
| JP2009524910A (ja) * | 2006-01-27 | 2009-07-02 | イーストマン コダック カンパニー | 電力分布が改善されたｅｌデバイス |
| US10586842B2 (en) | 2006-07-21 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| JP2016139128A (ja) * | 2006-07-21 | 2016-08-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9564539B2 (en) | 2006-07-21 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| JP2017146605A (ja) * | 2006-07-21 | 2017-08-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9941346B2 (en) | 2006-07-21 | 2018-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US10181506B2 (en) | 2006-07-21 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US10692961B2 (en) | 2006-07-21 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US10854704B2 (en) | 2006-07-21 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US11605696B2 (en) | 2006-07-21 | 2023-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US11937475B2 (en) | 2006-07-21 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| JP2008134337A (ja) * | 2006-11-27 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 有機ｅｌ表示装置 |
| US8604691B2 (en) | 2010-05-07 | 2013-12-10 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| US11605688B2 (en) | 2012-09-19 | 2023-03-14 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting diode display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6723576B2 (en) | Disposing method for semiconductor elements | |
| JP4360015B2 (ja) | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 | |
| JP2003015548A (ja) | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器 | |
| US10062744B2 (en) | Display module | |
| KR100533454B1 (ko) | 전기 광학 장치, 그 검사 방법 및 전자 기기 | |
| JP4701858B2 (ja) | 有機エレクトロルミネッセンス装置、および電子機器 | |
| CN100448329C (zh) | 电光学装置以及电子机器 | |
| CN101442106B (zh) | 半导体装置及其制造方法、液晶电视和el电视 | |
| JP2019071614A (ja) | ビデオカメラ | |
| JP3946663B2 (ja) | 能動型有機電界発光素子とその製造方法 | |
| WO2007092170A1 (en) | Continuous conductor for oled electrical drive circuitry | |
| JP4534430B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器 | |
| JP2005045242A (ja) | 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法 | |
| US6844215B1 (en) | Method of forming tapered drain-to-anode connectors in a back plane for an active matrix OLED device | |
| KR100632525B1 (ko) | 유기 박막 트랜지스터 제조방법 및 트랜지스터의 소스/드레인 전극 형성 방법 | |
| JP5029132B2 (ja) | 電気光学装置及び電子機器 | |
| JP2005316468A (ja) | 電気光学装置、電気光学装置の検査方法及び電子機器 | |
| JP2005316468A6 (ja) | 電気光学装置、電気光学装置の検査方法及び電子機器 | |
| JP2006073520A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2005202418A (ja) | 電気光学装置及び電子機器 | |
| JP2004184702A6 (ja) | 電気光学装置及び電子機器 | |
| CN115458575A (zh) | 显示基板及其制备方法、显示装置 | |
| JP2010151866A (ja) | 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
| JP2009037265A (ja) | 電気光学装置及び電子機器 | |
| JP2005196223A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20060425 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060626 |