JP4858682B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP4858682B2
JP4858682B2 JP2005506802A JP2005506802A JP4858682B2 JP 4858682 B2 JP4858682 B2 JP 4858682B2 JP 2005506802 A JP2005506802 A JP 2005506802A JP 2005506802 A JP2005506802 A JP 2005506802A JP 4858682 B2 JP4858682 B2 JP 4858682B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
groove
resin film
transparent resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005506802A
Other languages
English (en)
Other versions
JPWO2004110117A1 (ja
Inventor
忠弘 大見
明大 森本
輝彦 鈴木
丈佳 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Priority to JP2005506802A priority Critical patent/JP4858682B2/ja
Publication of JPWO2004110117A1 publication Critical patent/JPWO2004110117A1/ja
Application granted granted Critical
Publication of JP4858682B2 publication Critical patent/JP4858682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は基板及びその製造方法に関し、特に、表示装置等に使用される配線基板及びその製造方法に関する。
一般に、液晶表示装置、有機EL装置、無機EL装置等の表示装置は平坦な一主面を有する透明基板等上に、配線パターン、電極パターン等の導電パターンを順次、成膜、パターニングすることによって形成されている。具体的には、透明基板の一主面上に、表示装置に必要な配線を形成する導電膜を被着すると共に、当該導電膜をフォトリソグラフィー技術等を使用して選択的にエッチングし、配線パターンが形成される。以下同様にして、電極膜、表示装置を構成する素子に必要な各種の膜等を順次、成膜、パターニングすることによって、表示装置が製作されている。
近年、この種の表示装置に対しては大型化の要望が強くなっている。大型の表示装置を形成するには、より多くの表示素子を高精度で透明基板上に形成し、これらの素子を配線パターンと電気的に接続する必要がある。この場合、透明基板上には、配線パターンの外に、絶縁膜、TFT素子、発光素子等が多層化された状態で形成されている。その結果、透明基板上には、階段状に段差が出来るのが普通であり、配線パターンはこれらの段差を越えて配線されている。
更に、表示装置を大型化する際、配線パターン自体が長くなるため、当該配線パターンの抵抗を低くすることが必要になってくる。配線パターンを低抵抗化する手法として、特開平4−170519号公報(以下、特許文献1という)では、液晶ディスプレイのような平面ディスプレイ用配線を形成するために、ガラス基板のような透明基板表面に、溝を形成して当該溝中に配線パターンを施す技術が開示されている。また、特許文献1には、透明基板表面に配線パターンを形成し、当該配線パターンとほぼ同じ高さになるように透明な絶縁材料を配線パターンに接するように形成することも開示されている。
また、特開平10−209463号公報(以下、特許文献2という)には、配線の低抵抗化と表示画面の明るさ(開口率)を向上させるために、表示用基板の表面にITO膜等の透明導電体膜を選択的に形成することによって第1の配線パターンを設け、当該第1の配線パターン及び表示用基板表面を透明性を有するレジスト膜で覆った後、当該レジスト膜を選択的を開口して、第1の配線パターンの一部を露出させ、露出した第1の配線パターン上に当該第1の配線パターンよりも厚さが厚く且つ幅の狭い第2の配線パターンを無電解めっきにより形成する配線形成方法が開示されている。
このように、第1の配線パターンとして、比較的広い幅を有する透明導電性膜を使用することにより、厚さ方向で光を遮断するのは第2の配線パターンだけとなり、厚さ方向の遮光面積を小さくできると共に、厚さの厚い第2の配線パターンを形成することにより配線パターン全体の抵抗を低くすることができる。
特許文献1には、ガラス基板自体に溝を形成し、溝だけに配線を残すために、溝を形成した透明基板の表面全体に配線材料を成膜あるいは塗布した後、当該配線材料の表面を研磨して溝以外の透明基板表面を露出させている。同様に、配線パターンを透明基板上に絶縁材料と同様な高さにするためにも、配線材料の研磨を行っている。しかしながら、このように、配線パターンを研磨によって所定部分だけに露出させることは高度な技術が必要となり、特に、大面積の表示装置のように配線が多くなると、均一に研磨することが難しくなってしまう。
他方、特許文献2では、第1の配線パターンを有する基板上に透明性を有するレジスト膜を形成し、当該レジスト膜を現像、露光、及び除去することによって、テーパ状の溝が第1の配線パターン上にテーパ状の溝からなる開口部がレジスト膜に形成される。そして、第2の配線パターンは無電解めっきにより第1の配線パターンの内側に形成される。この方法では、第1及び第2の配線パターンを形成することによって、製造工程が増加するため時間と費用がかかり実用的でない。更に、第1の配線パターンを覆うレジスト膜表面の隆起によってレジスト膜の平坦性が損なわれてしまうと言う問題点がある。この結果、レジスト膜表面には段差が生じてしまう。
このように、段差を持つレジスト表面及び第2の配線パターン上に、他の電極パターンを形成して、配線及び電極パターンとを電気的に接続すると、電極パターン等に断線或いは短絡等の事故が発生することが多く、表示装置製造における歩留まりが低いと言う欠点がある。
本発明の目的は、配線パターンの厚さ及び幅の関係を最適化することにより、配線バターンの表面と透明基板の表面とを実質上同一平面とし、これによって、断線、短絡等の発生を低減できる基板を提供することである。
本発明の他の目的は、研磨加工を使用することなく、簡単に且つ広い面積に亘って平坦な表面を有する配線つき基板の製造方法を提供することである。
本発明の他の目的は、後工程等において断線、短絡等の発生を少なくできる基板を提供することである。
本発明の他の目的は透明な感光性樹脂組成物を利用して、電気的接続等を容易に行うことができる基板を提供することである。
本発明の他の目的は電気的な配線等の際における断線、短絡等の発生を少なくすることができる基板を提供することである。
本発明によれば、透明基体上に当該透明基体表面を露出するように設けられた溝を備えた透明膜と、当該溝中にスクリーン印刷等により充填された配線パターンとを有し、当該配線パターンを一体化した構成を備えた透明な基板を得られる。この場合、溝内の配線部は溝の最大幅及び最小幅に関連付けて定められた幅及び厚さを有し、これによって、透明基板の表面と配線パターンの表面が実質的に同一平面を構成することができる。したがって、透明基板の表面上に表示素子用の電源パターン等を形成した場合、透明基板に埋め込まれた配線パターンとのコンタクトを好適に行うことができる。これは、配線パターンと透明基板との間には実質的に段差が無く、高い平坦性を有しているため、電極パターン等を配線パターン上に直接形成でき、段差による断線等を無くすことができるからである。
また、配線パターンを埋設した透明基板は、透明な基体に透明膜を形成し、この透明膜に透明基体の一主面を露出するように溝を形成し、前記溝中に導電膜をスクリーン印刷等により埋設することによって製造することができる。この場合、研磨加工等を必要としないから、簡単且つ広い面積に亘って配線パターンを低コストで形成することができる。
溝内に充填、埋設される配線は、不透明な低抵抗材料、例えば、銅、アルミニウム等の金属を使用するのが大型の表示装置を構成する場合に好都合である。また、小型の表示装置であれば、比較的抵抗の高いITO等の透明導電性材料を使用することもできる。
また、配線パターンを埋設する前に、透明膜表面に前処理を施しておき、この前処理によって、配線パターン材料を、溝及び露出した透明基体の表面だけに被着させることができる。
ここで、本発明を構成する透明基体の材料、透明膜、前処理で使用される材料、並びに、配線部を構成する材料について説明しておく。
まず、本発明に係る配線埋設型透明基板は、液晶表示装置だけでなく、有機EL装置、無機EL装置等、平面フラットディスプレイパネルに適用できる。このことを考慮すると、本発明では、透明基体として石英ガラス、無アルカリガラス等のガラス板、板状或いはフィルム状のプラスチック板等を使用できる。この場合、ガラス板としては、ソーダ石灰ガラス、バリウム・ストロンチウム含有ガラス、鉛ガラス、ホウケイ酸ガラス等の各種のガラスによって形成されるものも使用できる。板状又はフィルム状のプラスチック板としては、脂環式構造を有する重合体、ポリカーボネート、アクリル樹脂、ポリエチレンテレフタレート、ポリエーテルサルフィイド、ポリサルフォン等を使用できる。前記脂環式構造を有する重合体としては、例えば、シクロアルカン構造、シクロアルケン構造のものがあるが、シクロアルカン構造のものが熱安定性の点で好ましい。また、脂環式構造を構成する炭素数に特に制限は無いが、通常、4〜30個、好ましくは、5〜20個、より好ましくは6〜15個である。具体的には、脂環式構造を有する重合体のうちでも、透明性や成形性の点から、ノルボルネン系重合体が望ましく、このノルボルネン系重合体の中でも、耐熱性及び透明性の面で、ノルボルネン系モノマーの開環重合体水素添加物が最も好ましい。
尚、透明基体としてプラスチック板を用いる場合、その上部に形成される感光性透明樹脂膜との密着性を向上させるために、物理的又は化学的表面処理を施しても良い。
透明基体上に形成される透明膜は例えばシリカ系の無機材料或いは有機材料によって形成されることができる。このうち、透明膜を形成する有機材料としては、アクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン系樹脂、エポキシ系樹脂からなる群から選ばれた透明樹脂が使用可能である。
これらの透明樹脂のうち、感光性透明樹脂膜は、以後の工程を容易にする点で好都合である。特に、感光性透明樹脂膜としては、特開2001−188343号公報或いは特開2002−296780号公報に詳述されたような感光性樹脂組成物を使用するのが好ましい。この場合、感光性透明樹脂膜を形成する樹脂組成物は、脂環式オレフィン重合体に、アミド基やカルボキシル基のような酸誘導体型残基を有する化合物を変性反応させて得られるアルカリ可溶性脂環式オレフィン重合体、アルコキシメチル化メラミンやアルコキシメチル化グリコールウリルのような架橋剤、及び、ハロゲン含有トリアジン化合物のような光酸発生剤を含有する組成物、或いは、この組成物に溶解制御剤を加えた組成物である。また、本発明で使用される感光性透明樹脂膜はポジ型であっても良いし、ネガ型であっても良い。
次に、感光性透明樹脂膜に形成された溝に埋設される配線部はNi,Cr,Cu,Al,W,Mo,Ta,Au,In、Ti,Ag,及びこれらの合金等を使用することができる。また、溝内の配線部は、上記した材料の単層構造であっても良いし、或いは、上記した材料の一つ以上を積層した構造であっても良い。
配線部を形成する方法としては、生産性及びパターン選択性の点から、スクリーン印刷法等の印刷法を用いるのが好適であるが、リフトオフ法、めっき法を使用することも可能である。また、スパッタ法等により配線部を形成することも可能である。
図1(a)、(b)、(c)、(d)、(e)、及び(f)は、本発明に係る透明基板の作成工程を工程順に示す図である。
図2は、本発明に係る配線埋設型基板の一例を説明する断面図である。
図3は、本発明に係る配線埋設型基板の他の例を示す断面図である。
図4は、本発明に係る前処理を説明する断面図である。
図5は、本発明の配線埋設型基板を利用して、液晶表示装置を構成した場合における表示素子を説明する平面図である。
図6は、図5のX−X’線に沿う断面図である。
図7は、従来の表示素子を説明する平面図である。
まず、図1を参照して、本発明の原理を説明する。
図1(a)の透明ガラス基板20の一主面上に、10nm〜10μm(好ましくは、100nm〜5μm範囲)の厚さの感光性を有する透明樹脂膜(以下、感光性透明樹脂膜)21をスピンコート等の手法により形成する(図1(b))。この感光性透明樹脂膜21はフォトレジスト膜としての機能を有している。
次に、感光性透明樹脂膜21を活性放射線を用いて選択的に露光、現像、及び、除去することにより、図1(c)に示すように、感光性透明樹脂膜21に溝22を形成する。溝22は、図示されているように、テーパ状の断面形状を有し、感光性透明樹脂膜21表面から透明基体20の表面に達し、透明板表面23を露出させている。この例では、テーパ状の溝22は感光性透明樹脂膜21表面で最大幅W1を持ち、透明基体20側の底部で最小幅W2を有している。この場合における活性放射線としては、紫外線、KrFエキシマレーザ光、ArFエキシマレーザ光、X線、電子線等を使用することができる。また、図では溝22は一つだけであるが、実際は多数形成される。
ここで、感光性透明樹脂膜21に形成されたテーパ状の溝22の底部には、感光性透明樹脂膜21の表面に段差ができるような導体パターン等は設けられていない。
次に、図1(d)に示すようにプラズマ処理装置内において基板上にNFガスを流し、プラズマによりこのガスを活性化させて透明樹脂表面を処理することによって、カーボンを含有する透明樹脂21の表面(溝22内の側壁表面も含む)にフロロカーボンからなる撥水性の配線形成補助層30が設けられる。このとき、ガラス基板20の露出表面23は親水性を維持している。
次いで、図1(e)に示すようにスクリーン41を用いたスクリーン印刷によって導電性のインク40を選択的に溝22内に塗布する。インク40は銅粉を溶剤中に分散させたもので、撥水性補助層30上には、はじかれて乗らないので、マスク41の精度よりも高精度でインク40は溝22内に充填される。溝22の底面は親水性であるから、インク40は効率良く溝22内に付着滞留する。
次に、図1(f)に示すように、ベーキングによってインク40の溶剤を蒸発させ、配線25を得る。
このようにして、テーパ状の溝22に、導体により配線部25が形成される。配線部25を形成する方法としては、上記のような印刷法のほかに、めっき法、スパッタ法等を使用することができる。いずれにしても、配線部25は透明基体20上に設けられ、感光性透明樹脂膜21の表面とは実質的に同一平面を形成するような厚さを有している。図示されているように、溝22の底部に露出した透明基体20と配線部25との間には、感光性透明樹脂膜21の表面に段差ができるほどの厚さの導電体膜が介在していないことは注意すべき点である。
図2を参照して、配線部25の厚さを感光性透明樹脂膜21と実質的に同一平面にするための条件について説明する。
まず、図示された溝22は感光性透明樹脂膜21の表面側に最大幅W1を持ち、透明基体20側の底部において最小幅W2を有している。この場合、溝22の平均幅は(W1+W2)/2であらわすことができる。なお、図2において図1と同じ部分には同じ参照数字が付されている。
一方、感光性透明樹脂膜21の厚さをt1とし、溝22の平均幅位置における感光性透明樹脂膜21の厚さをt2とし、図1に示すように、配線部25が凸形状を有しているものとする。この場合、溝22と配線部25とが接触する2点間の距離が配線部25の最大配線幅を与えており、且つ、この最大配線幅位置において、配線部25は最小の厚さを有していることが判る。ここで、配線部25の最大配線幅をWiであらわし、配線部25の最小厚さをtiminであらわすものとする。
本発明では、配線部25の最大配線幅Wiが溝22の最大幅W1と最小幅W2とに対し、W2≦Wi≦W1の関係を満たすように、最大配線幅Wiを有する配線部25を形成する。一方、最小の厚さtiminは次式によってあらわされる範囲になるように配線部25が施される。
t2≦timin≦t1
配線部25の最小厚さtiminを上式によって定められた範囲にした厚さに設定すれば、配線部25の厚さの最大厚さは主に配線部25を形成する材料の表面張力によって定まるから、配線部25を実質的に感光性透明樹脂膜21の表面と同一の厚さにすることができる。この結果、配線部25の表面は感光性透明樹脂膜21の表面と実質的に同一平面とすることができる。換言すれば、配線部25の最大幅Wi及び最小厚さtiminを上記した範囲に設定すれば、配線部25上に他の配線層等を形成しても、これら他の配線層には断線等が生じないことが判明した。
尚、図2に示された例では、感光性透明樹脂膜21表面において最大幅を有し、その底面で最小幅を有する溝22について説明した。逆に、感光性透明樹脂表面21において最小幅を持ち、その底面で最大幅を持つ逆テーパ状の溝についても同様であることが確認された。
一方、配線部25の最大幅Wiが図3に示すように配線部25の材料との関係で、図2とは逆に配線部25の材料中に含まれるバインダー等の飛散等により凹部を形成している場合にも、上式を満たせば、当該配線部25上に他の配線、電極、或いは、絶縁層等の上層を配置してもこれら上層等に段差による断線は生じないことが確認された。この場合、配線部25の溝22との接触する2点間の距離が最大幅Wiであり、その最大幅位置における厚さが配線部25の最大厚さを規定している。この最大厚さから配線部25を形成する材料中にバインダ等に影響によって定まる厚さ程度、薄くなっても、当該配線部25上の他の配線等には、断線等が生じないことが実験的に確認された。また、溝22内の配線部25の幅Wiは溝22の平均幅((W1+W2)/2)より広い幅を有していれば良い。
ここで、図2において、最大幅W1及び最小幅W2がそれぞれ2.15及び1.85μmの溝22が厚さ2μmの感光性透明樹脂膜21に形成されているものとする。この場合、配線部25の最大幅Wi位置における最小厚さ(timin)は、溝22の平均幅(2μm)位置における感光性透明樹脂膜21の厚さ(t2)よりも厚く、且つ、感光性透明樹脂膜21の厚さ(t1=2μm)よりも薄ければ良い。
配線部25を迅速且つ簡単に形成する方法は図1で説明したが、ここでは、より一般的な形成方法について説明する。まず、配線部25を形成する方法として、時間及びコストの面で問題はあるが、無電解めっき法を用いることができる。しかし、この場合にも、溝22を形成された感光性透明樹脂膜21及び/または透明基体20の表面に、前処理を施し、この前処理によって、溝22に配線部25を形成するのを容易にする手法を用いるのが好ましい。
ここでは、感光性透明樹脂膜21の表面に、配線形成を補助する配線形成補助層を形成する場合について説明する。この配線形成補助層としては、配線部25を形成する方法に応じて、例えば、撥水層、撥油層等を形成する。
配線部25をめっき法により形成する場合は、図4に示すように、感光性透明樹脂膜21の表面に、配線形成補助層30として撥水層が形成される。この撥水層としては、例えば、図1でも説明したプラズマ処理等により活性化するフッ素系撥水処理を施しても良いし、或いは、感光性透明樹脂膜21中に含有されている撥水剤を活性化することによって形成することも可能である。また、図示されたような撥水層を形成することによって、配線部25を溝22内だけにめっきによって形成することができ、配線部25の形成後の処理を簡略化できる。
配線部25をスパッタ法によって形成する場合には、感光性透明樹脂膜21の表面のみにリフトオフ層を配線形成補助層30として形成しておき、当該リフトオフ層を配線層材料をスパッタ成膜した後、剥離する手法を使用しても良い。
また、図1で示したように、配線部25はスクリーン印刷法等の印刷法によって形成することができる。この印刷法において用いられる配線インクに対して、撥インク性を有する材料の層を配線形成補助層30として形成しておけば、当該配線形成補助層30上にはインクが付着しないため、容易に配線部25の溝22だけに配線部25を形成できる。
感光性透明樹脂膜21は、露光部が光化学反応を起こし、現像液に可溶となるポジ型フォトレジスト、露光部が現像液に不溶となるネガ型のフォトレジストのどちらも使用することができる。また、配線形成補助層30としては親インク性を有する材料の層を形成しても良い。
上記した例は、透明基体20に形成された感光性透明樹脂膜21の表面に、配線形成補助層30を形成する場合について説明したが、配線形成補助層30は透明基体20の表面に形成されても良い。
即ち、透明基体20の表面上に、パラジウム等を含む単分子層ないしは数分子層の絶縁性を有する触媒膜を配線形成補助層として形成しておき、当該触媒膜上に感光性透明樹脂膜21を形成し、続いて、当該感光性透明樹脂膜21を選択的に除去することによって溝22を設け、触媒膜を露出させた後、無電解めっき溶液等に浸すことにより、配線部25を形成することも可能である。
更に、溝22の底部に親水性或いは親インク性を有する材料からなる配線形成補助膜を設け、この配線形成補助膜を形成した状態で、配線部25を形成しても良い。尚、溝22の低部だけでなく、溝22の側面にもこれら親水性或いは親インク性の配線形成補助膜を形成しても良い。この場合、溝22以外の感光性透明樹脂膜21の表面には、撥水性、撥インク性の材料からなる配線形成補助膜が形成されていても良い。
このように、感光性透明樹脂膜21或いは透明基体20に、配線形成補助膜を設けることにより、以後に行われる配線部25の形成を短時間で安価に行うことができる。例えば、図4に示すように、感光性透明樹脂膜21の表面を撥インク性の配線形成補助膜30によって覆った状態で、導電性のインク液に基板を浸漬するか、導電性のインクを吐射、噴流、ジェット等によって溝部のみ又は基板表面全体に当てれば、インクを溝22だけに被着して配線部25を極めて簡単に形成できる。この場合、配線部25が溝22内だけに形成されるから、以後、実質上インクの除去作業等は不要になり、配線部25の形成を迅速に行うことができる。このような方法やその他の印刷技術を使用した場合、広い面積に亘って均一に配線部25を形成できるから、大画面の液晶表示装置用の配線埋設型基板40を容易に作成できる。
図5及び図6を参照すると、前述した配線埋設型基板を30インチQXGA(2048×1516画素)の液晶表示装置のTFT(Thin Film Transistor)側の基板に適用した例が示されている。
図5の平面図では、液晶表示装置の1画素分の表示素子が示されており、図示された表示素子は横方向に平行に配列されたゲート配線51(n)と51(n+1)と、縦方向に形成されたソース配線52(n)と52(n+1)とを備え、更に、TFT53を有している。TFT53はゲート配線51(n+1)に接続されたゲート電極、ソース配線52(n)に接続されたソース電極を有し、そのドレイン電極は補助容量55に接続され、補助容量55は補助容量線及びその引出線57と電気的に結合されている。
図6をも参照すると、図5のX−X’線に沿う断面図が示されており、当該表示素子は図2又は図3に示された配線埋設型基板を使用して構成されている。
図6に示されているように、透明基体20上には感光性透明樹脂膜21が形成されており、当該感光性透明樹脂膜21には感光性透明樹脂膜21の表面と実質的に同一平面となるように形成された配線部25を備えている(尚、図6では溝のテーパは説明を簡略化するために省略されている)。
図5及び図6からも明らかな通り、感光性透明樹脂膜21に埋設された配線部25はゲート配線25a及び25bと、補助容量線25cとによって構成されており、これらの埋設配線25a、25b、25cは先に説明した手法で形成されている。この結果、図示された配線埋設型基板40は実質上平坦な主面を形成している。補助容量線25cは図5に示された補助容量引出線57に接続されている。
実質上平坦な主面を有する配線埋設型基板40の表面には、TFT53の領域においてゲート絶縁膜として機能する絶縁膜61がゲート配線25b上に形成され、更に、当該ゲート絶縁膜上には、アモルファスシリコン等によって形成された半導体領域62が設けられている。この半導体領域62には、ソース配線52(n)及びドレイン配線54が設けられ、これによって、TFT53が形成されている。
図示された例では、ソース配線52(n)及びTFT53を覆うように、保護絶縁膜65が形成されており、当該保護絶縁膜65にはITO等によって形成された画素電極66がドレイン配線54と電気的に接続するように形成されている。画素電極66及び保護絶縁膜65上には間隔をおいて共通電極67が配置されている。共通電極67と画素電極66との間には、液晶が収容され、画素電極66、共通電極67、及び液晶によって液晶セルを構成している。
ここで、図5及び図6に示された配線埋設型基板40の配線部25の寸法について説明する。図5のゲート配線51(n)及び51(n+1)の幅は3μmであり、ソース配線52(n)及び(n+1)の幅は2μmの幅を有する。また、補助容量線25cの引き出し配線である補助容量引出線57は3μmの幅を有している。一方、ゲート配線51(n)及び52(n+1)を形成する各配線部25a、25bの厚さは2μmである。
ここで、図5に示された本発明に係る表示素子の寸法を比較するために、図7を参照して従来の液晶表示装置の1画素分の表示素子を説明する。
図7に示された表示素子も図5と同様に、ゲート配線51(n)、51(n+1)、ソース配線52(n)、52(n+1)、TFT53、ドレイン配線54、補助容量55、及び、補助容量引出線57とを備えている。
図7に示された表示素子は図5に示された表示素子と同様に縦297.5μm、横99.3μmの画素サイズを有しているものとすると、図7に示された表示素子では、ゲート配線51(n)、51(n+1)は20μmの幅を必要とする。同様に、図7の表示素子のソース配線52(n)、52(n+1)は15μmの幅、補助容量引出線57は30μmの幅を備えている必要がある。これは、ソース配線52がゲート配線51及び補助容量引出線57と基板上で段差を持って交差するためである。
上記したことからも明らかな通り、本発明に係る配線埋設型基板を用いて、従来と同一サイズの表示素子を形成した場合、ゲート配線51及びソース配線52の幅を約1/7にすることができると共に、補助容量引出線57の幅を1/10にすることができる。このことは、本発明では、ゲート配線51、ソース配線52、及び、補助容量引出線57の厚さを従来の表示素子に比較して厚くすることができ、表示素子の開口率を大幅に改善できることを意味している。換言すれば、本発明に係る基板を使用した場合、表示素子をより小型化でき、高精細な表示パネルを構成できる。
このように、本発明に係る配線埋設型基板を利用した場合、当該基板表面が平坦であるため、基板表面上に配置されるソース配線等の幅を狭くしても断線、或いは、短絡等の事故等は発生しない。この結果、本発明の配線埋設型基板を使用して液晶表示装置を構成した場合、開口率の非常に高い表示装置を得ることができる。
尚、上記した実施形態では、液晶表示装置についてのみ説明したが、本発明は平面ディスプレイパネルを構成する各種基板に適用できる。
また、配線部25を構成する材料として、銅、アルミ、タングステン等の不透明な金属をを用いるだけでなく、例えば、ITOのような透明な導電性膜を配線部25に形成しても良い。
ここで、本発明に係る配線埋設型基板の実施例について図1を参照して説明する。まず、透明基体20としてガラス基体を用意する。このガラス基体としては、30インチの大型画面を形成できるようなサイズのガラス基体を用いることができる。このガラス基板をイソプロピルアルコールで5分間超音波洗浄した後、純水で更に5分間リンスしガラス基板からイソプロピルアルコールを除去した。その後、窒素雰囲気中で130℃、30分以上乾燥した。
乾燥したガラス基板をヘキサメチルジシラザンの蒸気処理後、表面に、ポジ型フォトレジスト液をスピンナーを用いて塗布し、ホットプレート上で、100℃で120秒間加熱プリベーク処理することにより、1500nmの厚さを有する感光性透明樹脂膜21を形成した。尚、上記したポジ型フォトレジストは特開2002−296780号公報記載のアルカリ可溶性脂環式オレフィン系樹脂を含有したものを使用した。
次に、マスクアライナーにより、g、h、iの混合光をマスクパターンを介して、感光性透明樹脂膜21に選択的に照射した。その後、0.3重量%テトラメチルアンモニウムヒドロキシド水溶液で90秒間現像した後、純水で60秒間リンス処理を行い、ガラス基体20上に、所定のパターンを有する溝22を形成した。その後、窒素雰囲気中で230℃、60分の熱処理をし、透明感光性樹脂膜を硬化した。
続いて、溝22を形成した感光性透明樹脂膜付ガラス基体をNFプラズマ処理して感光性透明樹脂膜上に撥水層30を形成した。次に、配線材料として、低抵抗率のCuを含有するインク剤を用いて、スクリーン印刷により、溝22内に選択的にインクを充填した後、水素を1体積%混合した窒素雰囲気中で280℃、60分の熱処理によりインク溶剤を蒸発させ、不透明な配線部25を形成した。この場合、配線部25は感光性透明樹脂膜21の表面と実質上段差がなく、同一平面を形成するように、溝22内に充填され、これによって、厚い配線部25を有する配線埋設型基板40が得られた。
本発明によれば、透明基体上に設けられた感光性透明樹脂膜に選択的に透明基体に達する溝を形成し、当該溝に配線部を埋設することによって、従来に比較して厚さの厚い配線部を構成することができる。
さらに、配線を厚くすることで幅を細くできるので、表示素子の場合開口部を大きくできる。
さらに、配線基板としては配線の寄生容量を減少させることができ、駆動時の信号の速度を上げ、消費電力を低減させることができる。
さらに、感光性透明樹脂膜或いは透明基体の表面に、配線形成補助膜を形成する等の前処理を施すことにより、配線部を溝だけに限定して形成することができるため、配線部を容易に且つ迅速に行うことができる。

Claims (10)

  1. 透明基体表面上に、感光性透明樹脂膜を形成する工程と、
    レジスト膜を使用することなく前記感光性透明樹脂膜表面を選択的に露光・現像することにより、前記感光性透明樹脂膜を選択的に除去して前記透明基体に達する溝を形成する工程と、
    前記溝内に前記透明基体表面に達する配線部を形成する工程とを有し、
    前記配線部を形成する工程では、前記配線部の表面と前記感光性透明樹脂膜表面とが実質的に同一平面となるように前記配線部を形成し、
    さらに、前記配線部を形成する工程の前に、前記感光性透明樹脂膜の表面を処理する前処理工程を含み、
    前記前処理工程では、前記感光性透明樹脂膜表面に撥水性又は撥インク性の配線形成補助層を形成し、前記配線部を形成する材料が前記配線形成補助層上に形成されるのを防止し、これによって、前記配線部を形成する材料が溝内に形成されるのを補助して、前記感光性透明樹脂膜に前記配線部が埋設された配線埋設型の基板を得ると共に、
    前記溝の横断面における最大幅をW1、最小幅をW2としたとき、前記溝内の配線部の最大配線幅WiはW2≦Wi<W1の関係にあり、かつ前記溝がテーパ状の断面形状を有することを特徴とする基板の製造方法。
  2. 請求項おいて、前記配線部を形成する材料の被着を補助する親水性又は親インク性の配線形成補助層を前記溝の底面に形成する前処理工程をさらに含むことを特徴とする基板の製造方法。
  3. 請求項1又は2において、前記感光性透明樹脂はアクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン系樹脂及びエポキシ系樹脂からなる群から選ばれた樹脂を含んでいることを特徴とする基板の製造方法。
  4. 請求項1又は2において、前記感光性透明樹脂膜はアルカリ可溶性脂環式オレフィン樹脂と感放射線成分とを含有する樹脂組成物用いて形成されていることを特徴とする基板の製造方法。
  5. 請求項1〜のいずれか1項において、前記配線部を形成する工程は、前記溝に前記配線部を形成する導体を充填する工程であることを特徴とする基板の製造方法。
  6. 請求項において、前記撥水性又は撥インク性の配線形成補助層は、リフトオフ層又は撥水層であることを特徴とする基板の製造方法。
  7. 請求項2において、前記親水性又は親インク性の配線形成補助層は、触媒層又は無電解めっき補助層であることを特徴とする基板の製造方法。
  8. 請求項において、前記溝内の配線部の最大配線幅Wiにおける厚さをtiとし、前記感光性透明樹脂膜の厚さをt1及び前記溝の平均幅((W1+W2)/2)位置における前記感光性透明樹脂膜の厚さをt2としたとき、前記最大配線幅位置における厚さtiはt2≦ti≦t1の範囲にあることを特徴とする基板の製造方法。
  9. 請求項1〜のいずれか1項において、前記透明基体はガラス又はプラスチック材料によって形成されていることを特徴とする基板の製造方法。
  10. 基板を請求項1〜のいずれか1項の製造方法を用いて形成することを特徴とするフラットパネル表示装置の製造方法。
JP2005506802A 2003-06-04 2004-06-01 基板の製造方法 Expired - Fee Related JP4858682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005506802A JP4858682B2 (ja) 2003-06-04 2004-06-01 基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003159315 2003-06-04
JP2003159315 2003-06-04
PCT/JP2004/007880 WO2004110117A1 (ja) 2003-06-04 2004-06-01 基板及びその製造方法
JP2005506802A JP4858682B2 (ja) 2003-06-04 2004-06-01 基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004110117A1 JPWO2004110117A1 (ja) 2006-07-20
JP4858682B2 true JP4858682B2 (ja) 2012-01-18

Family

ID=33508505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005506802A Expired - Fee Related JP4858682B2 (ja) 2003-06-04 2004-06-01 基板の製造方法

Country Status (7)

Country Link
US (2) US20070024800A1 (ja)
EP (1) EP1651018A4 (ja)
JP (1) JP4858682B2 (ja)
KR (1) KR100803426B1 (ja)
CN (1) CN1799292B (ja)
TW (1) TWI241544B (ja)
WO (1) WO2004110117A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064003B2 (en) 2003-11-28 2011-11-22 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same
EP1850374A3 (en) * 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
AT503027B1 (de) 2006-05-08 2007-07-15 Austria Tech & System Tech Leiterplattenelement mit optoelektronischem bauelement und licht-wellenleiter
JP2008103653A (ja) 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
JP5329038B2 (ja) 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
WO2009034926A1 (ja) * 2007-09-11 2009-03-19 National University Corporation Tohoku University 電子装置の製造方法
JP4539786B2 (ja) * 2008-06-24 2010-09-08 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法
WO2010024175A1 (ja) * 2008-08-25 2010-03-04 株式会社関東学院大学表面工学研究所 積層体及びその製造方法
KR20120048590A (ko) 2009-07-31 2012-05-15 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 장치, 반도체 장치의 제조 방법, 및 표시 장치
KR20110052226A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 Rct 소자 및 그 rct 소자를 포함하는 디스플레이 장치
KR20120109856A (ko) 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6063766B2 (ja) * 2013-02-20 2017-01-18 株式会社ジャパンディスプレイ 半導体装置
KR101656452B1 (ko) * 2013-09-06 2016-09-09 주식회사 잉크테크 전도성 패턴 형성 방법 및 전도성 패턴
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックIpマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN106561070B (zh) * 2015-10-06 2019-06-11 鹏鼎控股(深圳)股份有限公司 柔性电路板制作方法
JP7059932B2 (ja) * 2016-09-21 2022-04-26 日産化学株式会社 硬化膜形成組成物
CN108575056A (zh) * 2017-03-07 2018-09-25 宏启胜精密电子(秦皇岛)有限公司 柔性电路板制作方法
CN110944467B (zh) * 2019-12-06 2021-06-15 北京万物皆媒科技有限公司 一种双层透明电路基板及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279308A (ja) * 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
JPH07333648A (ja) * 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
WO1998012689A1 (fr) * 1996-09-19 1998-03-26 Seiko Epson Corporation Ecran matriciel et son procede de fabrication
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP2000323276A (ja) * 1999-05-14 2000-11-24 Seiko Epson Corp 有機el素子の製造方法、有機el素子およびインク組成物
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2001188343A (ja) * 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機el表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
WO2002052627A1 (fr) * 2000-12-22 2002-07-04 Seiko Epson Corporation Procede de formation de motif, dispositif a semi-conducteur, circuit electrique, module d'element d'affichage et element lumineux
JP2003015548A (ja) * 2001-06-29 2003-01-17 Seiko Epson Corp 有機el表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP2004311530A (ja) * 2003-04-02 2004-11-04 Seiko Epson Corp パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163220A (en) * 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
JPH07152024A (ja) * 1993-05-17 1995-06-16 Sharp Corp 液晶表示素子
FR2708170B1 (fr) * 1993-07-19 1995-09-08 Innovation Dev Cie Gle Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant.
JPH10268343A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置およびその製造方法
JP3299167B2 (ja) * 1998-02-13 2002-07-08 日本板硝子株式会社 埋設電極付き基板の製造方法
JP4526138B2 (ja) * 1998-09-10 2010-08-18 シャープ株式会社 電極基板の製造方法ならびに液晶表示素子
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
JP2001251039A (ja) * 2000-03-07 2001-09-14 Seiko Epson Corp ガラス基板およびその製造方法ならびに半導体装置
US6723576B2 (en) * 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP2002098948A (ja) * 2000-09-20 2002-04-05 Hitachi Ltd 液晶表示装置の製造方法
CN100459163C (zh) * 2001-02-19 2009-02-04 国际商业机器公司 薄膜晶体管结构及其制造方法和使用它的显示器件
KR100909414B1 (ko) * 2002-12-18 2009-07-24 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279308A (ja) * 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
JPH07333648A (ja) * 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
WO1998012689A1 (fr) * 1996-09-19 1998-03-26 Seiko Epson Corporation Ecran matriciel et son procede de fabrication
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2000323276A (ja) * 1999-05-14 2000-11-24 Seiko Epson Corp 有機el素子の製造方法、有機el素子およびインク組成物
JP2001188343A (ja) * 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機el表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
WO2002052627A1 (fr) * 2000-12-22 2002-07-04 Seiko Epson Corporation Procede de formation de motif, dispositif a semi-conducteur, circuit electrique, module d'element d'affichage et element lumineux
JP2003015548A (ja) * 2001-06-29 2003-01-17 Seiko Epson Corp 有機el表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP2004311530A (ja) * 2003-04-02 2004-11-04 Seiko Epson Corp パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器

Also Published As

Publication number Publication date
TWI241544B (en) 2005-10-11
US20070024800A1 (en) 2007-02-01
TW200523828A (en) 2005-07-16
CN1799292B (zh) 2012-02-08
JPWO2004110117A1 (ja) 2006-07-20
EP1651018A1 (en) 2006-04-26
KR20060030473A (ko) 2006-04-10
WO2004110117A1 (ja) 2004-12-16
KR100803426B1 (ko) 2008-02-13
CN1799292A (zh) 2006-07-05
EP1651018A4 (en) 2009-11-11
US20100184289A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4858682B2 (ja) 基板の製造方法
JP4240018B2 (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
KR100753173B1 (ko) 에칭방법 및 이것을 사용한 컨택트홀의 형성방법
JP5238132B2 (ja) 半導体装置、モジュール、および電子機器
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
US20070209200A1 (en) Circuit Board, Method Of Manufacturing Circuit Board, And Display Device Having Circuit Board
JP3922280B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP2006253674A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP4507978B2 (ja) 膜パターンの形成方法
TW200407644A (en) TFT array substrate, liquid crystal display device, manufacturing methods of tft array substrate and liquid crystal display device, and electronic device
KR20070012352A (ko) 반도체 디바이스, 텔레비전 세트 및 상기 제조 방법
JP4737386B2 (ja) 電子機器用回路基板の製造方法、電子機器用回路基板、および表示装置
JP2006245526A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2008103653A (ja) 半導体装置及び半導体装置の製造方法
KR20130073722A (ko) 전자 장치의 배선 형성 방법
JP2008152236A (ja) アレイ基板、表示装置、及びその製造方法
US6802985B1 (en) Method for fabricating metal wirings
JP2007183623A (ja) 液晶ディスプレイ用ボトム基板の製作方法
JP2009032771A (ja) 基板の製造方法、液晶表示装置、液晶表示装置の製造方法、及び電子機器
JPH086070A (ja) 液晶表示素子の製造方法
CN111816767A (zh) 有机半导体晶体管
JP2007266596A (ja) 回路パターン及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを搭載した電子機器
JP4341054B2 (ja) 液晶表示装置及びその製造方法
JP2006058680A (ja) 液晶用マトリクス基板およびその製造方法
KR100616714B1 (ko) 콘택홀 형성 방법 및 이를 이용한 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees