KR20060030473A - 기판 및 그 제조 방법, 및 표시 장치 - Google Patents

기판 및 그 제조 방법, 및 표시 장치 Download PDF

Info

Publication number
KR20060030473A
KR20060030473A KR1020057023077A KR20057023077A KR20060030473A KR 20060030473 A KR20060030473 A KR 20060030473A KR 1020057023077 A KR1020057023077 A KR 1020057023077A KR 20057023077 A KR20057023077 A KR 20057023077A KR 20060030473 A KR20060030473 A KR 20060030473A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
transparent
groove
wiring portion
Prior art date
Application number
KR1020057023077A
Other languages
English (en)
Other versions
KR100803426B1 (ko
Inventor
다다히로 오미
아키히로 모리모토
데루히코 스즈키
다케요시 가토
Original Assignee
니폰 제온 가부시키가이샤
다다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 제온 가부시키가이샤, 다다히로 오미 filed Critical 니폰 제온 가부시키가이샤
Publication of KR20060030473A publication Critical patent/KR20060030473A/ko
Application granted granted Critical
Publication of KR100803426B1 publication Critical patent/KR100803426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

투명 기체상에 당해 투명 기체에 이르는 홈을 선택적으로 마련한 감광성 투명 수지막을 형성하고, 홈내에, 실질상, 감광성 투명 수지막의 표면과 동일 표면을 가지는 배선부를 마련한다. 배선부를 홈에 피착하기 전에, 감광성 투명 수지막 표면 또는 홈의 바닥면에 전처리를 실시하는 것에 의해, 배선부를 신속하게 형성할 수 있고, 또한, 배선부의 두께를 용이하게 제어할 수 있다.

Description

기판 및 그 제조 방법, 및 표시 장치{SUBSTRATE AND PROCESS FOR PRODUCING THE SAME}
본 발명은 기판 및 그 제조 방법에 관한 것으로, 특히, 표시 장치 등에 사용되는 배선 기판 및 그 제조 방법에 관한 것이다.
일반적으로, 액정 표시 장치, 유기 EL 장치, 무기 EL 장치 등의 표시 장치는 평탄한 하나의 주면을 갖는 투명 기판 등 위에, 배선 패턴, 전극 패턴 등의 도전 패턴을 순차적으로, 성막, 패터닝하는 것에 의해서 형성되어 있다. 구체적으로는, 투명 기판의 하나의 주면상에 표시 장치에 필요한 배선을 형성하는 도전막을 피착(被着)하고, 또한, 당해 도전막을 포트리소그래피 기술 등을 사용해서 선택적으로 에칭하여, 배선 패턴이 형성된다. 이하 마찬가지로 해서, 전극막, 표시 장치를 구성하는 소자에 필요한 각종 막 등을 순차적으로, 성막, 패터닝하는 것에 의해서, 표시 장치가 제작되고 있다.
최근, 이 종류의 표시 장치에 대해서는 대형화의 요망이 강해지고 있다. 대형 표시 장치를 형성하기 위해서는, 보다 많은 표시 소자를 높은 정밀도로 투명 기 판상에 형성하고, 이들 소자를 배선 패턴과 전기적으로 접속할 필요가 있다. 이 경우, 투명 기판상에는 배선 패턴 외에 절연막, TFT 소자, 발광 소자 등이 다층화된 상태로 형성되어 있다. 그 결과, 투명 기판상에는 계단 형상으로 단차가 생기는 것이 보통이며, 배선 패턴은 이들 단차를 넘어서 배선되어 있다.
또한, 표시 장치를 대형화할 때, 배선 패턴 자체가 길어지기 때문에, 당해 배선 패턴의 저항을 낮게 하는 것이 필요하게 되어 온다. 배선 패턴을 저(低)저항화하는 수법으로서, 일본 특허 공개 평성 제4-170519호 공보(이하, 특허 문헌 1이라고 함)에서는, 액정 디스플레이와 같은 평면 디스플레이용 배선을 형성하기 위해서, 유리 기판과 같은 투명 기판 표면에 홈을 형성하여 당해 홈 중에 배선 패턴을 실시하는 기술이 개시되어 있다. 또한, 특허 문헌 1에는, 투명 기판 표면에 배선 패턴을 형성하고, 당해 배선 패턴과 거의 동일 높이로 되도록 투명한 절연 재료를 배선 패턴에 접하도록 형성하는 것도 개시되어 있다.
또한, 일본 특허 공개 평성 제10-209463호 공보(이하, 특허 문헌 2이라고 함)에는, 배선의 저저항화와 표시 화면의 밝기(개구율)를 향상시키기 위해서, 표시용 기판의 표면에 ITO막 등의 투명 도전체막을 선택적을 형성하는 것에 의해서 제 1 배선 패턴을 마련하여, 당해 제 1 배선 패턴 및 표시용 기판 표면을 투명성을 갖는 레지스트막으로 덮은 후, 당해 레지스트막을 선택적으로 개구하고, 제 1 배선 패턴의 일부를 노출시켜, 노출한 제 1 배선 패턴상에 당해 제 1 배선 패턴보다도 두께가 두껍고 또한 폭이 좁은 제 2 배선 패턴을 무전해 도금에 의해 형성하는 배선 형성 방법이 개시되어 있다.
이와 같이, 제 1 배선 패턴으로서 비교적 넓은 폭을 갖는 투명 도전성막을 사용하는 것에 의해, 두께 방향에서 광을 차단하는 것은 제 2 배선 패턴만으로 되어, 두께 방향의 차광 면적을 작게 할 수 있고, 또한, 두께가 두꺼운 제 2 배선 패턴을 형성하는 것에 의해 배선 패턴 전체의 저항을 낮게 할 수 있다.
특허 문헌 1에는, 유리 기판 자체에 홈을 형성하고, 홈에만 배선을 남기기 위해서, 홈을 형성한 투명 기판의 표면 전체에 배선 재료를 성막 또는 도포한 후, 당해 배선 재료의 표면을 연마하여 홈 이외의 투명 기판 표면을 노출시키고 있다. 마찬가지로, 배선 패턴을 투명 기판상에 절연 재료와 마찬가지의 높이로 하기 위해서도, 배선 재료의 연마를 실행하고 있다. 그러나, 이와 같이, 배선 패턴을 연마에 의해서 소정 부분에만 노출시키는 것은 고도의 기술이 필요로 되고, 특히, 대면적의 표시 장치와 같이 배선이 많아지면, 균일하게 연마하는 것이 힘들게 되어 버린다.
한편, 특허 문헌 2에서는, 제 1 배선 패턴을 갖는 기판상에 투명성을 갖는 레지스트막을 형성하고, 당해 레지스트막을 현상, 노광, 및 제거하는 것에 의해서, 테이퍼 형상의 홈이 제 1 배선 패턴상에 테이퍼 형상의 홈으로 이루어지는 개구부가 레지스트막에 형성된다. 그리고, 제 2 배선 패턴은 무전해 도금에 의해 제 1 배선 패턴의 내측에 형성된다. 이 방법에서는, 제 1 및 제 2 배선 패턴을 형성하는 것에 의해서, 제조 공정이 증가하기 때문에 시간과 비용이 들어서 실용적이지 않다. 또한, 제 1 배선 패턴을 덮는 레지스트막 표면의 융기(隆起)에 의해서 레지스트막의 평탄성이 손상되어 버린다고 하는 문제점이 있다. 이 결과, 레지스트막 표면에는 단차가 발생해 버린다.
이와 같이, 단차를 가지는 레지스트 표면 및 제 2 배선 패턴상에 다른 전극 패턴을 형성하고, 배선 및 전극 패턴을 전기적으로 접속하면, 전극 패턴 등에 단선 또는 단락 등의 사고가 발생하는 일이 많아, 표시 장치 제조에 있어서의 수율이 낮다고 하는 결점이 있다.
본 발명의 목적은 배선 패턴의 두께 및 폭의 관계를 최적화하는 것에 의해, 배선 패턴의 표면과 투명 기판의 표면을 실질상 동일 평면으로 하고, 이에 의해서, 단선, 단락 등의 발생을 저감할 수 있는 기판을 제공하는 것이다.
본 발명의 다른 목적은 연마 가공을 사용하는 일 없이, 간단하게 또한 넓은 면적에 걸쳐서 평탄한 표면을 갖는 배선이 부착된 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 후속 공정 등에 있어서 단선, 단락 등의 발생을 적게 할 수 있는 기판을 제공하는 것이다.
본 발명의 다른 목적은 투명한 감광성 수지 조성물을 이용하여, 전기적 접속 등을 용이하게 실행할 수 있는 기판을 제공하는 것이다.
본 발명의 다른 목적은 전기적인 배선 등의 가장자리에서의 단선, 단락 등의 발생을 적게 할 수 있는 기판을 제공하는 것이다.
발명의 개시
본 발명에 의하면, 투명 기체상에 당해 투명 기체 표면을 노출하도록 마련된 홈을 구비한 투명막과, 당해 홈 중에 스크린 인쇄 등에 의해 충전된 배선 패턴을 갖고, 당해 배선 패턴을 일체화한 구성을 구비한 투명한 기판을 얻을 수 있다. 이 경우, 홈내의 배선부는 홈의 최대폭 및 최소폭에 관련지어서 정해진 폭 및 두께를 갖고, 이에 의해서, 투명 기판의 표면과 배선 패턴의 표면이 실질적으로 동일 평면을 구성할 수 있다. 따라서, 투명 기판의 표면상에 표시 소자용의 전원 패턴 등을 형성한 경우, 투명 기판에 매립된 배선 패턴과의 콘택트를 바람직하게 실행할 수 있다. 이는, 배선 패턴과 투명 기판 사이에는 실질적으로 단차가 없어, 높은 평탄성을 갖고 있기 때문에, 전극 패턴 등을 배선 패턴상에 직접 형성할 수 있어, 단차에 의한 단선 등을 없앨 수 있는 것이다.
또한, 배선 패턴을 매설한 투명 기판은, 투명한 기체에 투명막을 형성하여, 이 투명막에 투명 기체의 하나의 주면을 노출하도록 홈을 형성하고, 상기 홈 중에 도전막을 스크린 인쇄 등에 의해 매설하는 것에 의해서 제조할 수 있다. 이 경우, 연마 가공 등을 필요로 하지 않기 때문에, 간단하게 또한 넓은 면적에 걸쳐서 배선 패턴을 저비용으로 형성할 수 있다.
홈내에 충전, 매설되는 배선은 불투명한 저저항 재료, 예를 들면, 동, 알루미늄 등의 금속을 사용하는 것이 대형의 표시 장치를 구성하는 경우에 바람직하다. 또한, 소형의 표시 장치이면, 비교적 저항이 높은 ITO 등의 투명 도전성 재료를 사용할 수도 있다.
또한, 배선 패턴을 매설하기 전에, 투명막 표면에 전(前)처리를 실시해 두고, 이 전처리에 의해서, 배선 패턴 재료를 홈 및 노출한 투명 기체의 표면에만 피 착시킬 수 있다.
여기서, 본 발명을 구성하는 투명 기체의 재료, 투명막, 전처리에서 사용되는 재료, 및, 배선부를 구성하는 재료에 대해서 설명해 놓는다.
먼저, 본 발명에 따른 배선 매설형 투명 기판은 액정 표시 장치뿐만 아니라, 유기 EL 장치, 무기 EL 장치 등, 평면 플랫 디스플레이 패널에 적용할 수 있다. 이를 고려하면, 본 발명에서는 투명 기체로서 석영 유리, 무알칼리 유리 등의 유리판, 판 형상 또는 필름 형상의 플라스틱판 등을 사용할 수 있다. 이 경우, 유리판으로서는 소다석회 유리, 바륨ㆍ스트론튬 함유 유리, 납유리, 붕규산 유리 등의 각종 유리에 의해서 형성되는 것도 사용할 수 있다. 판 형상 또는 필름 형상의 프라스틱판으로서는, 지환식(脂環式) 구조를 갖는 중합체, 폴리카보네이트, 아크릴 수지, 폴리에틸렌테레프탈레이트, 폴리에테르설파이드, 폴리술폰 등을 사용할 수 있다. 상기 지환식 구조를 갖는 중합체로서는, 예를 들면, 시클로알칸 구조, 시클로알켄 구조인 것이 있지만, 시클로알칸 구조인 것이 열안정성의 점에서 바람직하다. 또한, 지환식 구조를 구성하는 탄소 수에 특별히 제한은 없지만, 통상, 4~30개, 바람직하게는 5~20개, 보다 바람직하게는 6~15개이다. 구체적으로는, 지환식 구조를 갖는 중합체 중에서도, 투명성이나 성형성의 점에서, 노르보넨계 중합체가 바람직하고, 이 노르보넨계 중합체 중에서도, 내열성 및 투명성의 면에서, 노르보넨계 단량체의 개환 중합체 수소 첨가물이 가장 바람직하다.
또한, 투명 기체로서 플라스틱판을 이용하는 경우, 그 상부에 형성되는 감광성 투명 수지막과의 밀착성을 향상시키기 위해서, 물리적 또는 화학적 표면 처리를 실시해도 된다.
투명 기체상에 형성되는 투명막은 예를 들면 실리카계의 무기 재료 또는 유기 재료에 의해서 형성될 수 있다. 이 중, 투명막을 형성하는 유기 재료로서는, 아크릴계 수지, 실리콘계 수지, 불소계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 지환식 올레핀계 수지, 에폭시계 수지로 이루어지는 그룹으로부터 선택된 투명 수지가 사용 가능하다.
이들 투명 수지 중, 감광성 투명 수지막은 이후의 공정을 용이하게 하는 점에서 적절하다. 특히, 감광성 투명 수지막으로서는, 일본 특허 공개 제2001-188343호 공보 또는 일본 특허 공개 제2002-296780호 공보에 상술된 바와 같은 감광성 수지 조성물을 사용하는 것이 바람직하다. 이 경우, 감광성 투명 수지막을 형성하는 수지 조성물은, 지환식 올레핀 중합체에 아미드기나 카르복실기와 같은 산유도체형 잔기를 갖는 화합물을 변성 반응시켜서 얻어지는 알칼리 가용성 지환식 올레핀 중합체, 알콕시메틸화 멜라민이나 알콕시메틸화 글리콜우릴과 같은 가교제, 및, 할로겐 함유 트리아진 화합물과 같은 광산 발생제를 함유하는 조성물, 또는, 이 조성물에 용해 제어제를 가한 조성물이다. 또한, 본 발명에서 사용되는 감광성 투명 수지막은 포지티브형이더라도 무방하고, 네가티브형이더라도 무방하다.
다음에, 감광성 투명 수지막에 형성된 홈에 매설되는 배선부는 Ni, Cr, Cu, Al, W, Mo, Ta, Au, In, Ti, Ag, 및 이들 합금 등을 사용할 수 있다. 또한, 홈내의 배선부는 상기한 재료의 단층 구조이더라도 무방하고, 또는, 상기한 재료의 하나 이상을 적층한 구조이더라도 무방하다.
배선부를 형성하는 방법으로서는, 생산성 및 패턴 선택성의 점에서, 스크린 인쇄법 등의 인쇄법을 이용하는 것이 바람직하지만, 리프트오프법, 도금법을 사용하는 것도 가능하다. 또한, 스퍼터법 등에 의해 배선부를 형성하는 것도 가능하다.
도 1(a), (b), (c), (d), (e), 및 (f)는 본 발명에 따른 투명 기판의 작성 공정을 공정순으로 도시하는 도면,
도 2는 본 발명에 따른 배선 매설형 기판의 일례를 설명하는 단면도,
도 3은 본 발명에 따른 배선 매설형 기판의 다른 예를 나타내는 단면도,
도 4는 본 발명에 따른 전(前)처리를 설명하는 단면도,
도 5는 본 발명의 배선 매설형 기판을 이용하여, 액정 표시 장치를 구성한 경우에서의 표시 소자를 설명하는 평면도,
도 6은 도 5의 X-X'선을 따른 단면도,
도 7은 종래의 표시 소자를 설명하는 평면도이다.
발명을 실시하기 위한 최선의 형태
먼저, 도 1을 참조하여, 본 발명의 원리를 설명한다.
도 1(a)의 투명유리 기판(20)의 하나의 주면상에, 10㎚~10㎛(바람직하게는, 100㎚~5㎛ 범위) 두께의 감광성을 갖는 투명 수지막(이하, 감광성 투명 수지막 )(21)을 스핀코트 등의 수법에 의해 형성한다(도 1(b)). 이 감광성 투명 수지막(21)은 포토레지스트막으로서의 기능을 갖고 있다.
다음에, 감광성 투명 수지막(21)을 활성 방사선을 이용하여 선택적으로 노광, 현상, 및, 제거하는 것에 의해, 도 1(c)에 도시하는 바와 같이, 감광성 투명 수지막(21)에 홈(22)을 형성한다. 홈(22)은 도시되어 있는 바와 같이 테이퍼 형상의 단면 형상을 갖고, 감광성 투명 수지막(21) 표면으로부터 투명 기체(20)의 표면에 이르러, 투명판 표면(23)을 노출시키고 있다. 이 예에서는, 테이퍼 형상의 홈(22)은 감광성 투명 수지막(21) 표면에서 최대폭 W1을 가지고, 투명 기체(20)측의 바닥부에서 최소폭 W2를 갖고 있다. 이 경우에서의 활성 방사선으로서는 자외선, KrF 엑시머 레이저광, ArF 엑시머 레이저광, X선, 전자선 등을 사용할 수 있다. 또한, 도면에서는 홈(22)은 하나뿐이지만, 실제는 다수개 형성된다.
여기서, 감광성 투명 수지막(21)에 형성된 테이퍼 형상의 홈(22)의 바닥부에는, 감광성 투명 수지막(21)의 표면에 단차가 생기는 도체 패턴 등은 마련되어 있지 않다.
다음에, 도 1(d)에 도시하는 바와 같이 플라즈마 처리 장치내에서 기판상에 NF3 가스를 흘리고, 플라즈마에 의해 이 가스를 활성화시켜서 투명 수지 표면을 처리하는 것에 의해서, 카본을 함유하는 투명 수지(21)의 표면(홈(22)내의 측벽 표면도 포함함)에 플루오로카본으로 이루어지는 발수성의 배선 형성 보조층(30)이 마련된다. 이 때, 유리 기판(20)의 노출 표면(23)은 친수성을 유지하고 있다.
이어서, 도 1(e)에 나타내는 바와 같이 스크린(41)을 이용한 스크린 인쇄에 의해서 도전성의 잉크(40)를 선택적으로 홈(22)내에 도포한다. 잉크(40)는 구리 가루를 용제 중에 분산시킨 것으로, 발수성 보조층(30)상에는 튀겨져 오르지 않기 때문에, 마스크(41)의 정밀도보다도 높은 정밀도로 잉크(40)는 홈(22)내에 충전된다. 홈(22)의 바닥면은 친수성이기 때문에, 잉크(40)는 효율적으로 홈(22)내에 부착 체류한다.
다음에, 도 1(f)에 도시하는 바와 같이, 베이킹에 의해서 잉크(40)의 용제를 증발시켜서 배선(25)을 얻는다.
이렇게 하여, 테이퍼 형상의 홈(22)에, 도체에 의해 배선부(25)가 형성된다. 배선부(25)를 형성하는 방법으로서는, 상기한 바와 같은 인쇄법 외에, 도금법, 스퍼터법 등을 사용할 수 있다. 어떤 것으로 하더라도, 배선부(25)는 투명 기체(20)상에 마련되고, 감광성 투명 수지막(21)의 표면과는 실질적으로 동일 평면을 형성하는 두께를 갖고 있다. 도시되어 있는 바와 같이, 홈(22)의 바닥부에 노출한 투명 기체(20)와 배선부(25) 사이에는, 감광성 투명 수지막(21)의 표면에 단차가 생길 정도의 두께의 도전체막이 개재하고 있지 않는 것은 주의해야 할 점이다.
도 2를 참조하여, 배선부(25)의 두께를 감광성 투명 수지막(21)과 실질적으로 동일 평면으로 하기 위한 조건에 대해서 설명한다.
먼저, 도시된 홈(22)은 감광성 투명 수지막(21)의 표면측에 최대폭 W1을 가지고, 투명 기체(20)측의 바닥부에서 최소폭 W2를 갖고 있다. 이 경우, 홈(22)의 평균폭은 (W1+W2)/2로 나타낼 수 있다. 또한, 도 2에서 도 1과 동일 부분에는 동 일 참조 숫자가 부여되어 있다.
한편, 감광성 투명 수지막(21)의 두께를 t1으로 하고, 홈(22)의 평균폭 위치에서의 감광성 투명 수지막(21)의 두께를 t2로 하여, 도 1에 도시하는 바와 같이, 배선부(25)가 볼록 형상을 갖고 있는 것으로 한다. 이 경우, 홈(22)과 배선부(25)가 접촉하는 2점 사이의 거리가 배선부(25)의 최대 배선폭을 부여하고 있으며, 또한, 이 최대 배선폭 위치에서 배선부(25)는 최소의 두께를 갖고 있는 것을 알 수 있다. 여기서, 배선부(25)의 최대 배선폭을 Wi로 나타내고, 배선부(25)의 최소 두께를 timin으로 나타내는 것으로 한다.
본 발명에서는 배선부(25)의 최대 배선폭 Wi가 홈(22)의 최대폭 W1과 최소폭 W2에 대하여, W2≤Wi≤W1의 관계를 만족하도록, 최대 배선폭 Wi를 갖는 배선부(25)를 형성한다. 한편, 최소의 두께 timin은 다음 식에 의해서 표현되는 범위로 되도록 배선부(25)가 실시된다.
t2≤timin≤t1
배선부(25)의 최소 두께 timin을 상기 식에 의해서 정해진 범위로 한 두께로 설정하면, 배선부(25) 두께의 최대 두께는 주로 배선부(25)를 형성하는 재료의 표면 장력에 의해서 정해지므로, 배선부(25)를 실질적으로 감광성 투명 수지막(21)의 표면과 동일한 두께로 할 수 있다. 이 결과, 배선부(25)의 표면은 감광성 투명 수지막(21)의 표면과 실질적으로 동일 평면으로 할 수 있다. 환언하면, 배선부(25)의 최대폭 Wi 및 최소 두께 timin을 상기한 범위로 설정하면, 배선부(25)상에 다른 배선층 등을 형성하더라도, 이들 다른 배선층에는 단선 등이 발생하지 않는 것이 밝혀졌다.
또한, 도 2에 도시된 예에서는, 감광성 투명 수지막(21) 표면에 있어서 최대폭을 갖고, 그 바닥면에서 최소폭을 갖는 홈(22)에 대해서 설명하였다. 반대로, 감광성 투명 수지 표면(21)에 있어서 최소폭을 가지고, 그 바닥면에서 최대폭을 가지는 역테이퍼 형상의 홈에 대해서도 마찬가지인 것이 확인되었다.
한편, 배선부(25)의 최대폭 Wi가 도 3에 도시하는 바와 같이 배선부(25)의 재료와의 관계에서, 도 2와는 반대로 배선부(25)의 재료 중에 포함되는 바인더 등의 비산 등에 의해 오목부를 형성하고 있는 경우에도, 상기 식을 만족하면, 당해 배선부(25)상에 다른 배선, 전극, 또는, 절연층 등의 상층을 배치하더라도 이들 상층 등에 단차에 의한 단선은 발생하지 않는 것이 확인되었다. 이 경우, 배선부(25)의 홈(22)과의 접촉하는 2점 사이의 거리가 최대폭 Wi이고, 그 최대폭 위치에 있어서의 두께가 배선부(25)의 최대 두께를 규정하고 있다. 이 최대 두께로 배선부(25)를 형성하는 재료 중에 바인더 등에 영향에 의해서 정해지는 두께 정도, 얇게 되더라도, 당해 배선부(25)상의 다른 배선등에는 단선 등이 발생하지 않는 것이 실험적으로 확인되었다. 또한, 홈(22)내의 배선부(25)의 폭 Wi는 홈(22)의 평균폭 ((W1+W2)/2)보다 넓은 폭을 갖고 있으면 된다.
여기서, 도 2에서, 최대폭 W1 및 최소폭 W2가 각각 2.15 및 1.85㎛의 홈(22)이 두께 2㎛의 감광성 투명 수지막(21)에 형성되어 있는 것으로 한다. 이 경우, 배선부(25)의 최대폭 Wi 위치에서의 최소 두께 (timin)는, 홈(22)의 평균폭 (2㎛) 위치에서의 감광성 투명 수지막(21)의 두께 (t2)보다도 두껍고, 또한, 감광성 투명 수지막(21)의 두께 (t1=2㎛)보다도 얇으면 된다.
배선부(25)를 신속 또한 간단하게 형성하는 방법은 도 1에서 설명했지만, 여기서는, 보다 일반적인 형성 방법에 대해서 설명한다. 먼저, 배선부(25)를 형성하는 방법으로서, 시간 및 비용의 면에서 문제는 있지만, 무전해 도금법을 이용할 수 있다. 그러나, 이 경우에도, 홈(22)이 형성된 감광성 투명 수지막(21) 및/또는 투명 기체(20)의 표면에 전처리를 실시하고, 이 전처리에 의해서, 홈(22)에 배선부(25)를 형성하는 것을 용이하게 하는 수법을 이용하는 것이 바람직하다.
여기서는, 감광성 투명 수지막(21)의 표면에 배선 형성을 보조하는 배선 형성 보조층을 형성하는 경우에 대해서 설명한다. 이 배선 형성 보조층으로서는, 배선부(25)를 형성하는 방법에 따라서, 예를 들면, 발수층, 발유층 등을 형성한다.
배선부(25)를 도금법에 의해 형성하는 경우는, 도 4에 도시하는 바와 같이, 감광성 투명 수지막(21)의 표면에 배선 형성 보조층(30)으로서 발수층이 형성된다. 이 발수층으로서는, 예를 들면, 도 1에서도 설명한 플라즈마 처리 등에 의해 활성화하는 불소계 발수 처리를 실시해도 되고, 또는, 감광성 투명 수지막(21) 중에 함유되어 있는 발수제를 활성화하는 것에 의해서 형성하는 것도 가능하다. 또한, 도시된 바와 같은 발수층을 형성하는 것에 의해서, 배선부(25)를 홈(22)내에만 도금에 의해서 형성할 수 있어, 배선부(25)의 형성 후의 처리를 간략화할 수 있다.
배선부(25)를 스퍼터법에 의해서 형성하는 경우에는, 감광성 투명 수지막(21)의 표면에만 리프트오프층을 배선 형성 보조층(30)으로서 형성해 두고, 당해 리프트오프층을 배선층 재료를 스퍼터 성막한 후, 박리하는 수법을 사용해도 된다.
또한, 도 1에서 나타낸 바와 같이, 배선부(25)는 스크린 인쇄법 등의 인쇄법에 의해서 형성할 수 있다. 이 인쇄법에서 이용되는 배선 잉크에 대하여, 발(撥)잉크성을 갖는 재료의 층을 배선 형성 보조층(30)으로서 형성해 놓으면, 당해 배선 형성 보조층(30)상에는 잉크가 부착하지 않기 때문에, 용이하게 배선부(25)의 홈(22)에만 배선부(25)를 형성할 수 있다.
감광성 투명 수지막(21)은 노광부가 광화학 반응을 일으켜, 현상액에 가용으로 되는 포지티브형 포토레지스트, 노광부가 현상액에 불용으로 되는 네가티브형의 포토레지스트 중 어느 쪽도 사용할 수 있다. 또한, 배선 형성 보조층(30)으로서는 친(親)잉크성을 갖는 재료의 층을 형성해도 된다.
상기한 예는, 투명 기체(20)에 형성된 감광성 투명 수지막(21)의 표면에 배선 형성 보조층(30)을 형성하는 경우에 대해서 설명했지만, 배선 형성 보조층(30)은 투명 기체(20)의 표면에 형성되더라도 무방하다.
즉, 투명 기체(20)의 표면상에, 팔라듐 등을 포함하는 단분자층 내지는 수(數)분자층의 절연성을 갖는 촉매막을 배선 형성 보조층으로서 형성해 두어, 당해 촉매막상에 감광성 투명 수지막(21)을 형성하고, 계속해서, 당해 감광성 투명 수지막(21)을 선택적으로 제거하는 것에 의해서 홈(22)을 마련하여, 촉매막을 노출시킨 후, 무전해 도금 용액 등에 담그는 것에 의해, 배선부(25)를 형성하는 것도 가능하다.
또한, 홈(22)의 바닥부에 친수성 또는 친잉크성을 갖는 재료로 이루어지는 배선 형성 보조막을 마련하여, 이 배선 형성 보조막을 형성한 상태에서, 배선부 (25)를 형성해도 된다. 또한, 홈(22)의 바닥부뿐만 아니라, 홈(22)의 측면에도 이들 친수성 또는 친잉크성의 배선 형성 보조막을 형성해도 된다. 이 경우, 홈(22) 이외의 감광성 투명 수지막(21)의 표면에는, 발수성, 발잉크성의 재료로 이루어지는 배선 형성 보조막이 형성되어 있더라도 무방하다.
이와 같이, 감광성 투명 수지막(21) 또는 투명 기체(20)에 배선 형성 보조막을 마련하는 것에 의해, 이후에 실행되는 배선부(25)의 형성을 단시간에 저렴하게 실행할 수 있다. 예를 들면, 도 4에 도시하는 바와 같이, 감광성 투명 수지막(21)의 표면을 발잉크성의 배선 형성 보조막(30)에 의해서 덮은 상태에서, 도전성의 잉크액에 기판을 침적하거나, 도전성의 잉크를 토사, 분류(噴流), 제트(jet) 등에 의해서 홈부만 또는 기판 표면 전체에 닿게 하면, 잉크를 홈(22)에만 피착하여 배선부(25)를 극히 간단하게 형성할 수 있다. 이 경우, 배선부(25)가 홈(22)에만 형성되므로, 이후, 실질상 잉크의 제거 작업 등은 불필요하게 되어, 배선부(25)의 형성을 신속하게 실행할 수 있다. 이러한 방법이나 다른 인쇄 기술을 사용한 경우, 넓은 면적에 걸쳐서 균일하게 배선부(25)를 형성할 수 있으므로, 대면적의 액정 표시 장치용의 배선 매설형 기판(40)을 용이하게 작성할 수 있다.
도 5 및 도 6을 참조하면, 전술한 배선 매설형 기판을 30인치 QXGA(2048×1516 화소)의 액정 표시 장치의 TFT(Thin Film Transistor)측의 기판에 적용한 예가 도시되어 있다.
도 5의 평면도에서는, 액정 표시 장치의 1화소분의 표시 소자가 도시되어 있으며, 도시된 표시 소자는 가로 방향으로 평행하게 배열된 게이트 배선(51(n)과 51(n+1))과, 세로 방향으로 형성된 소스 배선(52(n)과 52(n+1))을 구비하고, 또한, TFT(53)를 갖고 있다. TFT(53)는 게이트 배선(51(n+1))에 접속된 게이트 전극, 소스 배선(52(n))에 접속된 소스 전극을 갖고, 그 드레인 전극은 보조 용량(55)에 접속되며, 보조 용량(55)은 보조 용량선 및 그 인출선(57)과 전기적으로 결합되어 있다.
도 6을 참조하면, 도 5의 X-X'선을 따른 단면도가 도시되어 있으며, 당해 표시 소자는 도 2 또는 도 3에 도시된 배선 매설형 기판을 사용하여 구성되어 있다.
도 6에 도시되어 있는 바와 같이, 투명 기체(20)상에는 감광성 투명 수지막(21)이 형성되어 있으며, 당해 감광성 투명 수지막(21)에는 감광성 투명 수지막(21)의 표면과 실질적으로 동일 평면으로 되도록 형성된 배선부(25)를 구비하고 있다(또한, 도 6에서는 홈의 테이퍼는 설명을 간략화하기 위해서 생략되어 있음).
도 5 및 도 6으로부터도 명백한 바와 같이, 감광성 투명 수지막(21)에 매설된 배선부(25)는 게이트 배선(25a 및 25b)과, 보조 용량선(25c)에 의해서 구성되어 있으며, 이들 매설 배선(25a, 25b, 25c)은 앞서 설명한 수법으로 형성되어 있다. 이 결과, 도시된 배선 매설형 기판(40)은 실질상 평탄한 주면을 형성하고 있다. 보조 용량선(25c)은 도 5에 도시된 보조 용량 인출선(57)에 접속되어 있다.
실질상 평탄한 주면을 갖는 배선 매설형 기판(40)의 표면에는, TFT(53)의 영역에 있어서 게이트 절연막으로서 기능하는 절연막(61)이 게이트 배선(25b)상에 형성되고, 또한, 당해 게이트 절연막상에는 비정질 실리콘(amorphous silicon) 등에 의해서 형성된 반도체 영역(62)이 마련되어 있다. 이 반도체 영역(62)에는 소스 배선(52(n)) 및 드레인 배선(54)이 마련되고, 이에 의해서, TFT(53)가 형성되어 있다.
도시된 예에서는, 소스 배선(52(n)) 및 TFT(53)를 덮도록, 보호 절연막(65)이 형성되어 있으며, 당해 보호 절연막(65)에는 ITO 등에 의해서 형성된 화소 전극(66)이 드레인 배선(54)과 전기적으로 접속하도록 형성되어 있다. 화소 전극(66) 및 보호 절연막(65)상에는 간격을 두고서 공통 전극(67)이 배치되어 있다. 공통 전극(67)과 화소 전극(66) 사이에는 액정이 수용되고, 화소 전극(66), 공통 전극(67), 및 액정에 의해서 액정 셀을 구성하고 있다.
여기서, 도 5 및 도 6에 도시된 배선 매설형 기판(40)의 배선부(25)의 치수에 대해서 설명한다. 도 5의 게이트 배선(51(n) 및 51(n+1))의 폭은 3㎛이고, 소스 배선(52(n) 및 52(n+1))의 폭은 2㎛의 폭을 갖는다. 또한, 보조 용량선(25c)의 인출 배선인 보조 용량 인출선(57)은 3㎛의 폭을 갖고 있다. 한편, 게이트 배선(51(n) 및 52(n+1))을 형성하는 각 배선부(25a, 25b)의 두께는 2㎛이다.
여기서, 도 5에 도시된 본 발명에 따른 표시 소자의 치수를 비교하기 위해서, 도 7을 참조하여 종래의 액정 표시 장치의 1화소분의 표시 소자를 설명한다.
도 7에 도시된 표시 소자도 도 5와 마찬가지로, 게이트 배선(51(n), 51(n+1)), 소스 배선(52(n), 52(n+1)), TFT(53), 드레인 배선(54), 보조 용량(55), 및, 보조 용량 인출선(57)을 구비하고 있다.
도 7에 도시된 표시 소자는 도 5에 도시된 표시 소자와 마찬가지로 세로 297.5㎛, 가로 99.3㎛의 화소 사이즈를 갖고 있는 것으로 하면, 도 7에 도시된 표 시 소자에서는 게이트 배선(51(n), 51(n+1))은 20㎛의 폭을 필요로 한다. 마찬가지로, 도 7의 표시 소자의 소스 배선(52(n), 52(n+1))은 15㎛의 폭, 보조 용량 인출선(57)은 30㎛의 폭을 구비하고 있을 필요가 있다. 이는, 소스 배선(52)이 게이트 배선(51) 및 보조 용량 인출선(57)과 기판상에서 단차를 가지고 교차하기 때문이다.
상기한 것으로부터도 명백한 바와 같이, 본 발명에 따른 배선 매설형 기판을 이용하여, 종래와 동일 사이즈의 표시 소자를 형성한 경우, 게이트 배선(51) 및 소스 배선(52)의 폭을 약 1/7로 할 수 있고, 또한, 보조 용량 인출선(57)의 폭을 1/10로 할 수 있다. 이는, 본 발명에서는 게이트 배선(51), 소스 배선(52), 및, 보조 용량 인출선(57)의 두께를 종래의 표시 소자와 비교해서 두껍게 할 수 있어, 표시 소자의 개구율을 대폭 개선할 수 있는 것을 의미하고 있다. 환언하면, 본 발명에 따른 기판을 사용한 경우, 표시 소자를 보다 소형화할 수 있어, 고선명의 표시 패널을 구성할 수 있다.
이와 같이, 본 발명에 따른 배선 매설형 기판을 이용한 경우, 당해 기판 표면이 평탄하기 때문에, 기판 표면상에 배치되는 소스 배선 등의 폭을 좁게 하더라도 단선, 또는, 단락 등의 사고 등은 발생하지 않는다. 이 결과, 본 발명의 배선 매설형 기판을 사용해서 액정 표시 장치를 구성한 경우, 개구율이 매우 높은 표시 장치를 얻을 수 있다.
또한, 상기한 실시예에서는, 액정 표시 장치에 대해서만 설명했지만, 본 발명은 평면 디스플레이 패널을 구성하는 각종 기판에 적용할 수 있다.
또한, 배선부(25)를 구성하는 재료로서, 동, 알루미늄, 텅스텐 등의 불투명한 금속을 이용할 뿐만 아니라, 예를 들면, ITO와 같은 투명한 도전성막을 배선부(25)에 형성해도 된다.
(실시예)
여기서, 본 발명에 따른 배선 매설형 기판의 실시예에 대해서 도 1을 참조하여 설명한다. 먼저, 투명 기체(20)로서 유리 기체를 준비한다. 이 유리 기체로서는, 30인치의 대형 화면을 형성할 수 있는 사이즈의 유리 기체를 이용할 수 있다. 이 유리 기판을 이소프로필알콜로 5분간 초음파 세정한 후, 순수한 물로 또한 5분간 린스하여 유리 기판으로부터 이소프로필알콜을 제거하였다. 그 후, 질소 분위기내에서 130℃, 30분 이상 건조하였다.
건조한 유리 기판을 헥사메틸디실라잔의 증기 처리 후, 표면에, 포지티브형 포토레지스트액을 스피너를 이용하여 도포하고, 핫플레이트상에서 100℃로 120초간 가열 프리 베이크(pre bake) 처리하는 것에 의해, 1500㎚의 두께를 갖는 감광성 투명 수지막(21)을 형성하였다. 또한, 상기한 포지티브형 포토레지스트는 일본 특허 공개 제2002-296780호 공보에 기재된 알칼리 가용성 지환식 올레핀계 수지를 함유한 것을 사용하였다.
다음에, 마스크 얼라이너(mask aligner)에 의해, g, h, i의 혼합광을 마스크 패턴을 거쳐서 감광성 투명 수지막(21)에 선택적으로 조사하였다. 그 후, 0.3중량% 테트라메틸암모늄히드록시드 수용액으로 90초간 현상한 후, 순수한 물로 60초간 린스 처리를 실행하여, 유리 기체(20)상에, 소정의 패턴을 갖는 홈(22)을 형성하였다. 그 후, 질소 분위기내에서 230℃, 60분의 열처리를 하여, 투명 감광성 수지막을 경화하였다.
계속해서, 홈(22)을 형성한 감광성 투명 수지막이 부착된 유리 기체를 NF3 플라즈마 처리하여 감광성 투명 수지막상에 발수층(30)을 형성하였다. 다음에, 배선 재료로서 저저항율의 Cu를 함유하는 잉크제를 이용하여, 스크린 인쇄에 의해 홈(22)내에 선택적으로 잉크를 충전한 후, 수소를 1체적% 혼합한 질소 분위기내에서 280℃, 60분의 열처리에 의해 잉크 용제를 증발시켜, 불투명한 배선부(25)를 형성하였다. 이 경우, 배선부(25)는 감광성 투명 수지막(21)의 표면과 실질상 단차가 없어, 동일 평면을 형성하도록 홈(22)내에 충전되고, 이에 의해서, 두꺼운 배선부(25)를 갖는 배선 매설형 기판(40)을 얻을 수 있었다.
본 발명에 의하면, 투명 기체상에 마련된 감광성 투명 수지막에 선택적으로 투명 기체에 이르는 홈을 형성하고, 당해 홈에 배선부를 매설하는 것에 의해서, 종래와 비교해서 두께가 두꺼운 배선부를 구성할 수 있다.
또한, 배선을 두껍게 함으로써 폭을 좁게 할 수 있기 때문에, 표시 소자의 경우 개구부를 크게 할 수 있다.
또한, 배선 기판으로서는 배선의 기생 용량을 감소시킬 수 있어, 구동시의 신호의 속도를 올려, 소비 전력을 저감시킬 수 있다.
또한, 감광성 투명 수지막 또는 투명 기체의 표면에 배선 형성 보조막을 형성하는 등의 전처리를 실시하는 것에 의해, 배선부를 홈에만 한정해서 형성할 수 있기 때문에, 배선부를 용이하게 또한 신속하게 실행할 수 있다.

Claims (21)

  1. 투명 기체와, 당해 투명 기체의 하나의 주면에 이르는 홈을 형성한 투명막과, 상기 홈내에 형성된 배선부를 갖고,
    상기 홈은 최대폭 및 최소폭을 갖고, 상기 홈내의 배선부는 상기 홈의 최대폭 및 최소폭에 관련지어서 정해진 폭 및 두께를 갖고 있는 것
    을 특징으로 하는 기판.
  2. 제 1 항에 있어서,
    상기 투명막은 투명 수지에 의해서 형성되어 있는 것을 특징으로 하는 기판.
  3. 제 1 항에 있어서,
    상기 투명막은 감광성 투명 수지에 의해서 형성되어 있는 것을 특징으로 하는 기판.
  4. 제 1 항에 있어서,
    상기 배선부는 투명 또는 불투명한 것을 특징으로 하는 기판.
  5. 제 1 항에 있어서,
    상기 투명막은 무기물을 포함하고 있는 것을 특징으로 하는 기판.
  6. 제 1 항에 있어서,
    상기 투명막은 알칼리 가용성 지환식 올레핀 수지와 감방사선 성분을 함유하는 수지 조성물을 이용하여 형성되어 있는 것을 특징으로 하는 기판.
  7. 제 1 항에 있어서,
    상기 투명막과 상기 배선부의 표면은 실질적으로 동일 평면을 형성하고 있는 것을 특징으로 하는 기판.
  8. 제 1 항에 있어서,
    상기 홈의 횡단면에서의 최대폭을 W1, 최소폭을 W2로 했을 때, 상기 홈내의 배선부의 최대 배선폭 Wi는 W2≤Wi≤W1의 관계에 있는 것을 특징으로 하는 기판.
  9. 제 8 항에 있어서,
    상기 홈내의 배선부의 최대 배선폭 Wi에서의 두께를 ti로 하고, 상기 투명막의 두께를 t1 및 상기 홈의 평균폭 ((W1+W2)/2) 위치에서의 상기 투명막의 두께를 t2로 했을 때, 상기 최대 배선폭 위치에서의 두께 ti는 t2≤ti≤t1의 범위에 있는 것
    을 특징으로 하는 기판.
  10. 제 1 항에 있어서,
    상기 투명 기체는 유리 또는 플라스틱 재료에 의해서 형성되어 있는 것을 특징으로 하는 기판.
  11. 청구항 1에 기재된 상기 기판을 이용하여 제조된 표시 장치.
  12. 제 11 항에 있어서,
    상기 표시 장치는 액정 표시 장치 또는 EL 표시 장치인 것을 특징으로 하는 표시 장치.
  13. 투명 기체 표면상에 투명 수지막을 형성하는 공정과,
    상기 투명 수지막 표면을 선택적으로 제거하여 상기 투명 기체에 이르는 홈을 형성하는 공정과,
    상기 홈내에 상기 투명 기체 표면에 이르는 배선부를 형성하는 공정
    을 갖고,
    상기 배선부를 형성하는 공정에서는, 상기 배선부의 표면과 상기 투명 수지막 표면이 실질적으로 동일 평면으로 되도록 상기 배선부를 형성하고, 이에 의해서, 상기 배선부를 매설한 기판을 얻는 것
    을 특징으로 하는 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 투명 수지막의 표면을 상기 배선부를 형성하는 공정 전에 처리하는 전처리 공정을 포함하며, 상기 전처리 공정에서는, 상기 투명 수지막 표면에 배선 형성 보조층을 형성하고, 상기 배선부를 형성하는 재료가 상기 배선 형성 보조층상에 형성되는 것을 방지하여, 이에 의해서, 상기 배선부를 형성하는 재료가 홈내에 형성되는 것을 보조하는 것
    을 특징으로 하는 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 전처리 공정은 상기 투명 수지 표면에 배선 형성 보조층을 형성하는 것을 포함하고, 상기 배선 형성 보조층은 상기 배선부를 형성하는 공정과 관련해서 선택되는 것을 특징으로 하는 기판의 제조 방법.
  16. 제 13 항에 있어서,
    상기 투명 기체의 표면에, 상기 배선부를 형성하는 재료의 피착을 보조하는 배선 형성 보조층을 상기 홈의 바닥면에 형성하는 전처리 공정을 포함하는 것을 특징으로 하는 기판의 제조 방법.
  17. 제 13 항에 있어서,
    상기 투명 수지막은 감광성 수지 조성물에 의해서 형성되고, 당해 감광성 수지 조성물은 아크릴계 수지, 실리콘계 수지, 불소계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 지환식 올레핀계 수지, 및, 에폭시계 수지로 이루어지는 그룹으로부터 선택된 수지를 포함하고 있는 것
    을 특징으로 하는 기판의 제조 방법.
  18. 투명 기체 표면상에 희생막으로 되는 배선 형성 보조층을 선택적으로 마련하는 공정과,
    노출한 상기 투명 기체 표면 및 상기 배선 형성 보조층상에 투명 수지막을 형성하는 공정과,
    상기 투명 수지막에 홈을 형성하는 공정과,
    상기 홈내에 배선부를 형성하는 공정
    을 갖고,
    상기 배선부를 형성하는 공정에서는, 상기 배선부의 표면과 상기 감광성 투명 수지 표면이 실질적으로 동일 평면으로 되도록 상기 배선부를 형성하고, 이에 의해서, 상기 배선부를 매설한 기판을 얻는 것
    을 특징으로 하는 기판의 제조 방법.
  19. 제 13 항에 있어서,
    상기 배선부를 형성하는 공정은, 상기 홈에 배선부를 형성하는 도체를 충전하는 공정인 것을 특징으로 하는 기판의 제조 방법.
  20. 제 14 항에 있어서,
    상기 배선 형성 보조층은 리프트오프층, 촉매층, 발수층, 무전해 도금 보조층 중 어느 하나인 것을 특징으로 하는 기판의 제조 방법.
  21. 기판을 청구항 13으로 형성하는 것을 특징으로 하는 플랫 패널 표시 장치의 제조 방법.
KR1020057023077A 2003-06-04 2004-06-01 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법 KR100803426B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00159315 2003-06-04
JP2003159315 2003-06-04

Publications (2)

Publication Number Publication Date
KR20060030473A true KR20060030473A (ko) 2006-04-10
KR100803426B1 KR100803426B1 (ko) 2008-02-13

Family

ID=33508505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057023077A KR100803426B1 (ko) 2003-06-04 2004-06-01 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법

Country Status (7)

Country Link
US (2) US20070024800A1 (ko)
EP (1) EP1651018A4 (ko)
JP (1) JP4858682B2 (ko)
KR (1) KR100803426B1 (ko)
CN (1) CN1799292B (ko)
TW (1) TWI241544B (ko)
WO (1) WO2004110117A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150028543A (ko) * 2013-09-06 2015-03-16 주식회사 잉크테크 전도성 패턴 형성 방법 및 전도성 패턴

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057530A1 (ja) 2003-11-28 2005-06-23 Zeon Corporation 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
EP1850374A3 (en) * 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
AT503027B1 (de) 2006-05-08 2007-07-15 Austria Tech & System Tech Leiterplattenelement mit optoelektronischem bauelement und licht-wellenleiter
JP2008103653A (ja) 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
JP5329038B2 (ja) 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
CN101802987B (zh) * 2007-09-11 2012-03-21 国立大学法人东北大学 电子器件的制造方法
JP4539786B2 (ja) * 2008-06-24 2010-09-08 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法
KR20110054025A (ko) * 2008-08-25 2011-05-24 가부시키가이샤 간토가쿠인다이가쿠 효멘코가쿠겐큐쇼 적층체 및 그의 제조 방법
KR20120048590A (ko) 2009-07-31 2012-05-15 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 장치, 반도체 장치의 제조 방법, 및 표시 장치
KR20110052226A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 Ｒｃｔ 소자 및 그 ｒｃｔ 소자를 포함하는 디스플레이 장치
KR20120109856A (ko) 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6063766B2 (ja) * 2013-02-20 2017-01-18 株式会社ジャパンディスプレイ 半導体装置
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN106561070B (zh) * 2015-10-06 2019-06-11 鹏鼎控股(深圳)股份有限公司 柔性电路板制作方法
TWI818898B (zh) * 2016-09-21 2023-10-21 日商日產化學工業有限公司 硬化膜形成組合物
CN108575056A (zh) * 2017-03-07 2018-09-25 宏启胜精密电子(秦皇岛)有限公司 柔性电路板制作方法
CN110944467B (zh) * 2019-12-06 2021-06-15 北京万物皆媒科技有限公司 一种双层透明电路基板及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279308A (ja) * 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
US5163220A (en) * 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
JPH07152024A (ja) * 1993-05-17 1995-06-16 Sharp Corp 液晶表示素子
FR2708170B1 (fr) * 1993-07-19 1995-09-08 Innovation Dev Cie Gle Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant.
JPH07333648A (ja) * 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
DE69735023T2 (de) * 1996-09-19 2006-08-17 Seiko Epson Corp. Verfahren zur Herstellung einer Matrixanzeigevorrichtung
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JPH10268343A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置およびその製造方法
JP3299167B2 (ja) * 1998-02-13 2002-07-08 日本板硝子株式会社 埋設電極付き基板の製造方法
KR100577903B1 (ko) * 1998-03-17 2006-05-10 세이코 엡슨 가부시키가이샤 박막패터닝용 기판 및 그 표면처리
JP4526138B2 (ja) * 1998-09-10 2010-08-18 シャープ株式会社 電極基板の製造方法ならびに液晶表示素子
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
JP2000323276A (ja) * 1999-05-14 2000-11-24 Seiko Epson Corp 有機ｅｌ素子の製造方法、有機ｅｌ素子およびインク組成物
JP2001188343A (ja) * 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2001251039A (ja) * 2000-03-07 2001-09-14 Seiko Epson Corp ガラス基板およびその製造方法ならびに半導体装置
JP4360015B2 (ja) * 2000-03-17 2009-11-11 セイコーエプソン株式会社 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
US6723576B2 (en) * 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP2003015548A (ja) * 2001-06-29 2003-01-17 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP2002098948A (ja) * 2000-09-20 2002-04-05 Hitachi Ltd 液晶表示装置の製造方法
TW554405B (en) * 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
US6952036B2 (en) * 2001-02-19 2005-10-04 International Business Machines Corporation Thin-film transistor structure, method for manufacturing the thin-film transistor structure, and display device using the thin-film transistor structure
KR100909414B1 (ko) * 2002-12-18 2009-07-24 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법
JP2004311530A (ja) * 2003-04-02 2004-11-04 Seiko Epson Corp パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150028543A (ko) * 2013-09-06 2015-03-16 주식회사 잉크테크 전도성 패턴 형성 방법 및 전도성 패턴
US9832882B2 (en) 2013-09-06 2017-11-28 Inktec Co., Ltd. Method for making conductive pattern and conductive pattern

Also Published As

Publication number Publication date
JPWO2004110117A1 (ja) 2006-07-20
CN1799292B (zh) 2012-02-08
JP4858682B2 (ja) 2012-01-18
KR100803426B1 (ko) 2008-02-13
US20070024800A1 (en) 2007-02-01
EP1651018A1 (en) 2006-04-26
TWI241544B (en) 2005-10-11
EP1651018A4 (en) 2009-11-11
US20100184289A1 (en) 2010-07-22
CN1799292A (zh) 2006-07-05
WO2004110117A1 (ja) 2004-12-16
TW200523828A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
KR100803426B1 (ko) 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
US6746904B2 (en) Electronic devices comprising thin film transistors
KR20020070100A (ko) 패턴형성방법 및 액정표시장치 제조방법
JP2006253674A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP2006245557A (ja) 半導体装置、電子機器および半導体装置の作製方法
US20070020883A1 (en) Patterned structures fabricated by printing mask over lift-off pattern
KR100910445B1 (ko) 어레이 기판의 제조방법
KR20000076864A (ko) 능동 소자 어레이 기판의 제조 방법
JP2008103653A (ja) 半導体装置及び半導体装置の製造方法
EP1208404A1 (en) Method of manufacturing an active matrix device
JP5458486B2 (ja) アレイ基板、表示装置、及びその製造方法
CN100452304C (zh) 薄膜晶体管的制造方法及液晶显示器用的下基板
JP5810810B2 (ja) トップゲート型アクティブマトリックス基板、およびその製造方法
US20100072483A1 (en) Thin film transistor array panel and method for manufacturing the same
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
CN111816767A (zh) 有机半导体晶体管
KR100580397B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
GB2574265A (en) Transistor Arrays
JP2009271311A (ja) 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
JPH0815721A (ja) 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法
JP2006308922A (ja) 液晶表示装置及びその製造方法
JP2006058680A (ja) 液晶用マトリクス基板およびその製造方法
WO2020006717A1 (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee