CN100452304C - 薄膜晶体管的制造方法及液晶显示器用的下基板 - Google Patents
薄膜晶体管的制造方法及液晶显示器用的下基板 Download PDFInfo
- Publication number
- CN100452304C CN100452304C CNB200710001960XA CN200710001960A CN100452304C CN 100452304 C CN100452304 C CN 100452304C CN B200710001960X A CNB200710001960X A CN B200710001960XA CN 200710001960 A CN200710001960 A CN 200710001960A CN 100452304 C CN100452304 C CN 100452304C
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- layer
- manufacture method
- patterning
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 207
- 229920002120 photoresistant polymer Polymers 0.000 claims description 127
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 238000000059 patterning Methods 0.000 claims description 60
- 239000010409 thin film Substances 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- -1 evanohm Inorganic materials 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010421 TiNx Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 208000034189 Sclerosis Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明是有关于一种薄膜晶体管的制造方法及液晶显示器用的下基板，所述的制造方法是通过两道掩膜工艺来定义出源极和漏极，而使薄膜晶体管信道长度(L)能够降低至1.5至4.0μm之间。由于薄膜晶体管的信道长度(L)降低，所以Ion电流就可以增加。相对的，信道宽度(W)也可降低，而缩小薄膜晶体管组件面积，进而提高开口率。
Description
技术领域
本发明是关于一种薄膜晶体管的制造方法及液晶显示器用的下基板，尤指一种适用于大尺寸显示器的薄膜晶体管的制造方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)主要由薄膜晶体管数组(Thin FilmTransistor array；TFT array)基板、彩色滤光片(color filter；CF)数组基板和液晶(liquid crystal；LC)层所构成，其中薄膜晶体管数组基板是由复数个以数组排列的薄膜晶体管以及与每一薄膜晶体管对应配置的一像素电极(PixelElectrode)而构成复数个像素结构。而上述的薄膜晶体管主要包括栅极、半导体层、源极、漏极与信道，是用来作为液晶显示像素单元的开关组件。
目前液晶显示器的发展目标皆朝向大尺寸、高亮度、高对比、广视角、以及高色彩饱和度来发展。随着面板尺寸的增大，每一个薄膜晶体管所产生的Ion电流(开启状态下的电流)也需要随着提高，才能符合大尺寸液晶显示面板的需要。
通常大尺寸面板依工艺世代的不同，通常需要三或数十次曝光方可完成，因此曝光设备的对位精度要求极高，以避免画面不均产生，此亦为现行曝光工艺所亟待克服的缺点。
发明内容
本发明是以两道掩膜工艺来定义源极、漏极以及两者间的信道。如此，可以降低薄膜晶体管信道长度(L)，进而可以增加Ion电流，并相对的降低薄膜晶体管信道宽度(W)，故可以缩小薄膜晶体管组件面积，而提高开口率。
本发明提供一种薄膜晶体管的制造方法，包括以下步骤：(A)提供一基板；(B)在该基板上连续形成一图案化的第一金属层、一图案化的半导体层以及一第二金属层，其中第一金属层为栅极；(C)在第二金属层上分别形成图案化的第一光阻层与第二光阻层，其中部分第一光阻层是位于第一金属层一侧边的上方，且部分第二光阻层是位于第一金属层相对该侧边的另一侧边的上方；(D)移除未被第一光阻层、与第二光阻层覆盖的第二金属层；以及(E)移除第一光阻层、与第二光阻层以曝露出第二金属层，而形成一源极以及一漏极。
本发明提供一种薄膜晶体管制造方法，是使用两次曝光方式，定义出源极/漏极(S/D)。因为曝光设备的对位精准度佳，因此，S/D的信道长度(L)可以为2μm，甚至1.5μm，如此一来薄膜晶体管的组件大小也可缩小，而提高开口率，并且缩小后依然可以达到相同的Ion电流。
本发明提供一种薄膜晶体管制造方法，使用两次曝光定义出源极和漏极可以达到降低薄膜晶体管信道长度(L)。因为信道长度(L)降低，则Ion电流就可以增加。相对的，信道宽度(W)就可降低，而缩小薄膜晶体管组件面积，进而提高开口率。
另外，本发明的薄膜晶体管制造方法也可适用于U型或双U型的源极/漏极(S/D)设计的薄膜晶体管组件。
本发明提供一种液晶显示器用下基板，不仅可增加Ion电流，还可缩小薄膜晶体管组件的面积，进而提高开口率。
附图说明
图1a至图1g为本发明一比较例的方法流程示意图。
图2a至图2h为本发明一实施例的方法流程示意图。
图3a至图3h为本发明另一实施例的方法流程示意图。
图4a至图4f为本发明又一实施例的方法流程示意图。
图5e至图5j为本发明又一实施例的方法流程示意图。
图6为图1h的俯视图。
图7为图2h的俯视图。
附图标号：
22 第一光阻层 24 第二光阻层
26 信道 30 基板
31 绝缘层 33 欧姆接触层
32 第一金属层 34 半导体层
36 第二金属层 52 源极
54 漏极 56 凹槽
58 信道 62 保护层
64 接触窗 72 透明导电层
74 第四半透光掩膜 75 负型光阻层75
76 第一掩膜 77 第二掩膜
具体实施方式
在本实施例中，薄膜晶体管是利用两次曝光方式，分别定义出源极以及漏极。由于曝光设备的对位精准度极限可以到1μm左右，比约为3～4um的曝光分辨率佳，因此，薄膜晶体管的信道长度(L)可以为2μm，甚至是1.5μm。
[实施例一]
请参阅图2a至图2h，为本发明实施例一的方法流程示意图。
如图2a所示，首先提供一基板30，其中基板30可为玻璃基板、石英基板或塑料基板。接着，进行第一图案化步骤，在基板30上形成一图案化的第一金属层32作为薄膜晶体管(TFT)的栅极。此第一金属的材料可为铝(Al)、钨(W)、铬(Cr)、铜(Cu)、钛(Ti)、氮化钛(TiNx)、铝合金、铬合金、钼(Mo)金属或上述组合所构成，其结构可为单层、也可为多层(Multiple-layered)结构。
如图2b所示，进行第二图案化步骤。在图案化第一金属层32上形成一图案化的半导体层34，此半导体层34可由非晶硅(α-Si，amorphous silicon)构成。
如图2c所示，在图案化半导体层34上形成一第二金属层36。此第二金属层36的材料可为铝、钨、铬、铜、钛、氮化钛、铝合金、铬合金、钼金属或上述组合所构成，其结构也可为单层或多层结构。第二金属层36的形成方法可使用化学或物理气相沉积工艺。
接着，进行第三图案化步骤。如图2d所示，在第二金属层36上，以第一掩膜(图中未示)利用黄光微影定义并形成一图案化的第一光阻层22。
为了避免后续黄光微影工艺会破坏上述已图案化的第一光阻层22的键结结构或物理或化学特性，因此，在本实施例中第三图案化步骤完成后且在实施第四图案化步骤之前，先进行烘烤工艺以定型第一光阻层22。其中，本实施例所使用的烘烤工艺为硬烤工艺，当然本发明可适用的烘烤工艺不限于本例所述的方法。
然后，进行第四图案化步骤。如图2e所示，在第二金属层上36与第一图案化的第一光阻层22上沉积一第二光阻层(未标示)，并且，以一第二掩膜(图中未示)利用黄光微影定义并形成一图案化的第二光阻层24，并曝露出位于图案化第一金属层32上方的部分第二金属层36。其中，部分第一光阻层22位于第一金属层32的上方，部分第二光阻层24位于第一金属层32的上方。因此，第一光阻层22与第二光阻层24间形成有一信道26，且此信道26位于第一金属层32的上方。由于现行曝光设备的对位精准度可以到1μm左右，因此，通过两次曝光方式可以使第一光阻层22和第二光阻层24之间的信道26(LPR)的长度达到1.5～2.5μm。
接着，对此薄膜晶体管进行蚀刻，用以移除未被第一光阻层22以及第二光阻层24覆盖的第二金属层36。然后，再将第一光阻层22以及第二光阻层24移除。如图2f所示，第一光阻层22以及第二光阻层24覆盖的部分第二金属层36被保留下来，而形成源极52、漏极54以及其它构件，例如数据线、漏极接触区等等。并且，源极52与漏极54之间的第二金属层36被移除后会形成一信道58。此信道58会和光阻层间的信道26一样，长度可达到1.5～2.5μm。具体而言，在本实施例中，第一光阻层22和第二光阻层24之间的信道26长度为1.5μm。并且源极52位置会对应部分第一光阻层22，漏极54位置会对应部分第二光阻层24。
然后，进行第五图案化步骤。如图2g所示，在基板30上形成一图案化的保护层62。并且，移除位于接触区上方的保护层62，使接触区的第二金属层36露出而形成一接触窗64。
最后，再进行第六图案化步骤。如图2h所示，在保护层62上形成图案化的导电层，在本实施例中，举例为透明导电层72。此透明导电层72为液晶显示器的像素电极，透明导电层72经由接触窗64电连接漏极54。
本实施例是分别通过第一掩膜以及第二掩膜来定义第二金属上方的第一光阻层、以及第二光阻层，也就是通过两道掩膜工艺的方式来定义源极及漏极的光阻图案。由于曝光设备的对位精准度较曝光精准度佳，因此，可以降低第一光阻层和第二光阻层间的信道长度，而达到降低薄膜晶体管信道长度(L)的功效。并且，因为信道长度(L)降低，则Ion电流就可以增加。相对的，信道宽度(W)也可降低，而缩小薄膜晶体管组件面积，进而提高开口率。
因此，本发明利用两道掩膜工艺的方式来定义源极与漏极如此，可以降低薄膜晶体管信道长度(L)，甚至缩小至曝光设备的曝光精度极限以下，进而可以增加Ion电流，并相对的降低薄膜晶体管信道宽度(W)，故可以缩小薄膜晶体管组件面积，而提高开口率。
[实施例二]
请参阅图3a至图3h，为本发明实施例二的方法流程示意图。需特别说明者，是本实施例基本上与前述的实施例一的工艺相似，其差异处将详细说明如后。
如图3a所示，首先提供一基板30，其中基板30可为玻璃基板、石英基板或塑料基板。接着，进行第一图案化步骤，在基板30上形成一图案化的第一金属层32作为薄膜晶体管(TFT)的栅极。此第一金属的材料可为铝(Al)、钨(W)、铬(Cr)、铜(Cu)、钛(Ti)、氮化钛(TiNx)、铝合金、铬合金、钼(Mo)金属或上述组合所构成，其结构可为单层、也可为多层(Multiple-layered)结构。
如图3b所示，在图案化第一金属层32上依续形成一绝缘层31、一半导体层34、一欧姆接触层33以及一第二金属层36。绝缘层31可由氧化硅(SiOx)、氮化硅(SiNy)或氮氧化硅(Silicon oxynitride)所构成。半导体层34可由非晶硅(α-Si，amorphous silicon)构成。欧姆接触层33可由掺杂半导体例如n+-Si(n-type dopedsilicon)所构成。此第二金属层36的材料，可为铝、钨、铬、铜、钛、氮化钛、铝合金、铬合金、钼金属或上述组合所构成。上述依续形成各层的方法可使用化学或物理气相沉积工艺。
如图3c所示，通过一第三掩膜(图中未示)进行第二图案化步骤，形成一图案化的第一光阻层22在第二金属层36上。
如图3d所示，通过一第四半透光(half-tone)掩膜74进行第三图案化步骤，形成一图案化的第二光阻层24在第二金属层36上，并且使第二光阻层24具有两种不同的厚度。部分第一光阻层22位于第一金属层32的上方，部分第二光阻层24位于第一金属层32的上方，且第二光阻层24厚度较薄的部分是覆盖在第一光阻层22上方，并形成一凹槽56在第一金属层32上方。
由于现行曝光设备的对位精准度可以到1μm左右，因此，通过两次曝光方式可以使凹槽56长度达到1.5μm～2.5μm。
如图3e所示，先移除未被第一光阻层22、第二光阻层24覆盖的部分第二金属层36、欧姆接触层33、半导体层34，接下来再移除部分第一光阻层22、部分第二光阻层24，以曝露出第二金属层36。
如图3f所示，连续移除曝露出的部分第二金属层36以及部分欧姆接触层33，其中位于第一金属层32上方的部分半导体层34被保留下来。再将剩余的第一光阻层22与剩余的第二光阻层24移除，以曝露出第二金属层36，而形成一源极52以及一漏极54。藉此两次曝光定义源极及漏极的方式，薄膜晶体管的信道长度(L)可达到1.5～2.5μm。
然后，进行第四图案化步骤。如图3g所示，在第二金属层36上形成一图案化的保护层62。其中部分保护层62被移除，使部分漏极54露出而形成一接触窗64。
最后，再进行第五图案化步骤。如图3h所示，在保护层62上形成图案化的导电层，在本实施例中，举例为透明导电层72。此透明导电层72为液晶显示器的像素电极，透明导电层72经由接触窗64电连接漏极54。
本实施例是分别通过一第三掩膜以及一半透光第四掩膜来定义第二金属上方的第一光阻层、以及第二光阻层，也就是通过两道掩膜工艺的方式来定义源极及漏极。由于曝光设备的对位精准度较曝光精准度佳，因此，可以降低第一光阻层和第二光阻层间的凹槽宽度，而达到降低薄膜晶体管信道长度(L)的功效，甚至缩小至曝光设备的曝光精度极限以下，进而使Ion电流增加。相对的，信道宽度(W)也可降低，而缩小薄膜晶体管组件面积，进而提高开口率。
[实施例三]
请参阅图4a至4f，为本发明实施例三的方法流程示意图。需特别说明者，是本实施例基本上与前述的实施例一的工艺相似，其差异处将详细说明如后。
如图4a所示，首先提供一基板30，其中基板30可为玻璃基板、石英基板或塑料基板。接着，进行第一图案化步骤，在基板30上形成一图案化的第一金属层32作为薄膜晶体管(TFT)的栅极。此第一金属的材料可为铝(Al)、钨(W)、铬(Cr)、铜(Cu)、钛(Ti)、氮化钛(TiNx)、铝合金、铬合金、钼(Mo)金属或或上述组合所构成，其结构可为单层、也可为多层(Multiple-layered)结构。
如图4b所示，进行第二图案化步骤。在图案化第一金属层32上形成一图案化的半导体层34，此半导体层34可由非晶硅(α-Si，amorphous silicon)构成。
如图4c所示，在图案化半导体层34上形成一第二金属层36。此第二金属层36的材料可为铝、钨、铬、铜、钛、氮化钛、铝合金、铬合金、钼金属或上述组合所构成，其结构也可为单层或多层结构。第二金属层36的形成方法可使用化学或物理气相沉积工艺。
接着，进行第三图案化步骤。如图4d所示，先在第二金属层36上全面性的形成一负型光阻层75，再以一第一掩膜76对该负型光阻层75进行曝光，使部分负型光阻层75被硬化。此被硬化的负型光阻层75视为第一光阻层22。
然后，进行第四图案化步骤。如图4e所示，以一与第一掩膜76不同图案的第二掩膜77对该负型光阻层75再次进行曝光，使图4d中部分未被硬化的负型光阻层75被曝光硬化。此以第二掩膜77曝光硬化的部分负型光阻层75视为第二光阻层24。随之，对该负型光阻层75进行显影，以移除未被硬化的负型光阻层75，而得到如图4f所示的结构，其中，部分第一光阻层22以及部分第二光阻层24位于第一金属层32的上方。因此，第一光阻层24与第二光阻层26间形成有一信道26，且此信道26位于第一金属层32的上方。由于现行曝光设备的对位精准度可以到1μm左右，因此，通过两次曝光方式可以使第一光阻层22和第二光阻层24之间的信道26(LPR)达到1.5～2.5μm。
另外，由于第一光阻22、以及第二光阻24皆使用负型光阻，因此，本实施例只需要一道光阻形成步骤，然后对同一负型光阻层75使用不同掩膜先后曝光，即可形成第一光阻层22、以及第二光阻层24。而且，第一光阻层22、以及第二光阻层24的先后形成顺序不限定，也可为形成第二光阻层24再形成第一光阻层22。因此，本实施例相较于实施例一具有节省光阻及生产工艺的优点。
接着，后续的工艺与实施例一的图2g至图2i所示的工艺步骤相同，故在此不再赘述。
由于本实施例是分别通过第一掩膜以及第二掩膜来定义第二金属上方的第一光阻层、以及第二光阻层，也就是通过两道掩膜工艺的方式来定义源极及漏极。由于曝光设备的对位精准度较曝光精准度佳，因此，本发明利用两道掩膜工艺的方式来定义源极与漏极，可以降低薄膜晶体管信道长度(L)，甚至缩小至曝光设备的曝光精度极限以下，进而可以增加Ion电流，并相对的降低薄膜晶体管信道宽度(W)，故可以缩小薄膜晶体管组件面积，而提高开口率。
[实施例四]
请参阅图5e至图5j，为本发明实施例四的方法流程示意图。需特别说明者，是本实施例基本上与前述的实施例一的工艺相似，其差异处将详细说明如后。
首先，起始的工艺与实施例一的图2a至图2d所示的工艺步骤相同，故在此不再赘述。
完成上述步骤之后，如图5e所示，移除未被第一光阻层22覆盖的第二金属层36，使部分基板30和第二金属层36露出。接着，如图5f所示，基板30上方全面性涂覆一透明导电层72。随之，如图5g所示，在透明导电层72上形成一第二光阻层24，再利用黄光微影定义使之图案化(第四图案化步骤)。如图5h所示，第二光阻层24图案化之后，部分的第二光阻层24位于第一金属层32的一侧边的上方。在本实施例中，第一光阻层22及第二光阻层24举例均使用正型光阻。
然后，如图5i所示，移除未被第二光阻层24覆盖的透明导电层78。此时，第一光阻层22与第二光阻层24间形成有一信道26，且此信道26位于第一金属层32的上方。由于现行曝光设备的对位精准度可以到1μm左右，因此，通过两次曝光方式可以使第一光阻层22和第二光阻层24之间的信道26(LPR)达到1.5～2.5μm。
最后，如图5j所示，移除第一光阻层22与第二光阻层24，使第一光阻层22以及第二光阻层24覆盖的第二金属层36、与透明导电层72被保留下来，而形成源极52、漏极54、像素电极(图中未示)以及其它构件。同样的，源极52与漏极54之间的信道58会和光阻层间的信道26一样，可达到1.5～2.5μm。具体而言，在本实施例中，第一光阻层22和第二光阻层24之间的信道26为1.5μm。并且源极52位置会对应部分第一光阻层22，漏极54与像素电极位置会对应部分第二光阻层24，而形成一源极、一漏极与一像素电极。
之后，可再在基板30上方形成一保护层62(如图5j所示)并对此保护层62进行曝光显影蚀刻(第五图案化步骤)，以形成电极位置的电性接触孔(图中未示)。
[比较例]
请参阅图1a至图1g，为本发明比较例的方法流程示意图。由于曝光设备的曝光精度极限为4μm左右，再配合蚀刻工艺后，故传统薄膜晶体管的信道长度(L)最小只能到4.5μm～5μm。本比较例的步骤详述如下：
如图1a所示，首先提供一基板30。接着，进行第一图案化步骤，在基板30上形成一图案化的第一金属层32作为TFT的栅极。接着，如图1b所示，进行第二图案化步骤。在第一金属层32上形成一图案化的半导体层34，例如非晶硅。接着，如图1c所示，在半导体层34上形成一第二金属层36。
如图1d所示，使用一道掩膜进行第三图案化步骤，形成一图案化的第一光阻层22和第二光阻层24在第二金属层36上，并且第一光阻层22与第二光阻层24之间形成一信道26。由于现行曝光设备的掩膜40曝光精准度可控制到4μm左右(目前曝光设备的曝光精准度极限)，因此，本比较例的信道26最小只能到4.5μm～5μm。
接着，如图1e所示，进行蚀刻以移除曝露出的第二金属层36。然后，再将第一光阻层22以及第二光阻层24移除，而形成源极以及漏极。
然后，进行第四图案化步骤。如图1f所示，在第二金属层36上形成一图案化的保护层62。部分保护层62被移除，使部分第二金属层36露出而形成一接触窗64。
最后，再进行第五图案化步骤。如图1g所示，在保护层62上形成具有图案的透明导电层72。此透明导电层72为液晶显示器的像素电极，透明导电层72经由接触窗64与薄膜晶体管电连接。
图6与图7分别为图1g和图2h的俯视图。比较两图可以看出，图6的开口率比图5为小，开口率明显可以随着信道26长度(L)缩小而增加。因此，在维持相同Ion电流情况下，本实施例可以通过缩小信道长度(L)使薄膜晶体管所占的面积降低，则显示器的开口率和穿透率提高，进而提升显示器的画面品质。另一方面，本发明也可以通过缩小信道长度(L)来提升薄膜晶体管的Ion电流，并且不会对开口造成影响。所以，本发明可在不需要变动曝光光源或掩膜的情况下，缩小线宽或信道宽度，甚至缩小至曝光设备的曝光精度极限以下，进而提升显示装置的开口率。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求所述为准，而非仅限于上述实施例。
Claims (11)
1.一种薄膜晶体管的制造方法，其特征是，该制造方法包括以下步骤：
(A)提供一基板；
(B)在所述的基板上依续形成一图案化第一金属层、一图案化半导体层、以及一第二金属层，该图案化第一金属层包含一栅极；
(C)在所述的第二金属层上形成一图案化的第一光阻层，其中部分该第一光阻层位于所述的第一金属层的一侧边的上方；
(D)在所述的第二金属层上形成一图案化的第二光阻层，其中，部分该第二光阻层位于所述的第一金属层相对所述的侧边的另一侧边的上方；
(E)移除未被所述的第一光阻层与所述的第二光阻层覆盖的第二金属层；以及
(F)移除所述的第一光阻层与所述的第二光阻层以曝露出图案化的第二金属层，而形成一源极以及一漏极。
2.如权利要求1所述的制造方法，其特征是，该制造方法还包含：(G)在所述的图案化第二金属层上形成一保护层。
3.如权利要求2所述的制造方法，其特征是，该制造方法还包含：(H)移除所述的图案化第二金属层上的部分保护层，以形成一接触窗。
4.如权利要求1所述的制造方法，其特征是，该制造方法还包含：形成一绝缘层介于所述的图案化第一金属层与所述的图案化半导体层之间。
5.如权利要求1所述的制造方法，其特征是，该制造方法还包含：形成一图案化欧姆接触层在所述的第二金属层与所述的图案化半导体层之间。
6.如权利要求5所述的制造方法，其特征是，该制造方法还包括：移除未被所述的第一光阻层和所述的第二光阻层覆盖的图案化欧姆接触层。
7.权利要求1所述的制造方法，其特征是，所述的源极与漏极之间的信道长度为1.5μm至4.0μm。
8.权利要求1所述的制造方法，其特征是，所述的源极与漏极之间的信道长度为1.5μm至2.5μm。
9.如权利要求1所述的制造方法，其特征是，所述的第一光阻层以及第二光阻层均为一正型光阻。
10.如权利要求1所述的制造方法，其特征是，所述的第一光阻层以及第二光阻层均为一负型光阻。
11.如权利要求1所述的制造方法，其特征是，所述的步骤(D)包括以下步骤：
利用一半透光掩膜在所述的第二金属层上形成图案化的第二光阻层，该第二光阻层具有两种不同厚度，其中该第二光阻层的厚度较大的部分位于所述的第一金属层的所述侧边的对边的上方，该第二光阻层的厚度较小的部分连接所述的第一光阻层与该第二光阻层厚度较大的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710001960XA CN100452304C (zh) | 2007-01-17 | 2007-01-17 | 薄膜晶体管的制造方法及液晶显示器用的下基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710001960XA CN100452304C (zh) | 2007-01-17 | 2007-01-17 | 薄膜晶体管的制造方法及液晶显示器用的下基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101013670A CN101013670A (zh) | 2007-08-08 |
| CN100452304C true CN100452304C (zh) | 2009-01-14 |
Family
ID=38701095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710001960XA Active CN100452304C (zh) | 2007-01-17 | 2007-01-17 | 薄膜晶体管的制造方法及液晶显示器用的下基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100452304C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264722B1 (ko) * | 2007-09-20 | 2013-05-15 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR101213707B1 (ko) * | 2008-07-08 | 2012-12-18 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 |
| US8907441B2 (en) * | 2010-02-09 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for double-patterning-compliant standard cell design |
| CN103227209B (zh) * | 2013-05-13 | 2016-01-06 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
| CN106229260A (zh) | 2016-08-31 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
| US10468492B2 (en) * | 2016-10-12 | 2019-11-05 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684435A (en) * | 1985-02-13 | 1987-08-04 | Sharp Kabushiki Kaisha | Method of manufacturing thin film transistor |
| US5656824A (en) * | 1995-06-02 | 1997-08-12 | Ois Optical Imaging Systems, Inc. | TFT with reduced channel length and method of making same |
| US6115099A (en) * | 1998-06-12 | 2000-09-05 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US20050077523A1 (en) * | 2003-10-14 | 2005-04-14 | Ahn Byung Chul | Thin film transistor substrate for display device and fabricating method thereof |
-
2007
- 2007-01-17 CN CNB200710001960XA patent/CN100452304C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684435A (en) * | 1985-02-13 | 1987-08-04 | Sharp Kabushiki Kaisha | Method of manufacturing thin film transistor |
| US5656824A (en) * | 1995-06-02 | 1997-08-12 | Ois Optical Imaging Systems, Inc. | TFT with reduced channel length and method of making same |
| US6115099A (en) * | 1998-06-12 | 2000-09-05 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US20050077523A1 (en) * | 2003-10-14 | 2005-04-14 | Ahn Byung Chul | Thin film transistor substrate for display device and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101013670A (zh) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507594B2 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| KR100976931B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| US20080030637A1 (en) | Liquid crystal display device and a manufacturing method of the same | |
| WO2018214485A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN100452304C (zh) | 薄膜晶体管的制造方法及液晶显示器用的下基板 | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| CN106024705A (zh) | Tft基板的制作方法 | |
| US8003451B2 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR101319304B1 (ko) | 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법 | |
| CN109037348B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| JP2004157151A (ja) | 表示装置用マトリクス基板およびその製造方法 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| TWI396024B (zh) | 畫素結構、顯示面板以及光電裝置的製造方法 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| US7015508B2 (en) | Thin film transistor structure | |
| KR100436009B1 (ko) | 박막트랜지스터기판의제조방법 | |
| KR100671521B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |