CN103227209B - 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 - Google Patents
薄膜晶体管、薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN103227209B CN103227209B CN201310176072.7A CN201310176072A CN103227209B CN 103227209 B CN103227209 B CN 103227209B CN 201310176072 A CN201310176072 A CN 201310176072A CN 103227209 B CN103227209 B CN 103227209B
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- shaped
- drain electrode
- source electrode
- shaped raceway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000004140 cleaning Methods 0.000 claims abstract description 34
- 239000012530 fluid Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 11
- 238000007664 blowing Methods 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种薄膜晶体管，其包括第一漏极、第二漏极、第一源极以及第二源极，第一漏极与第一源极定义一第一U形沟道，第一U形沟道的开口朝第一方向设置，第二漏极和第二源极定义一第二U形沟道，第二U形沟道的开口朝不同于第一方向的第二方向设置，第二U形沟道的底部宽度大于第一U形沟道的底部宽度。本发明还公开了一种具有该薄膜晶体管的阵列基板和该阵列基板的制造方法。通过上述方式，本发明能够避免因薄膜晶体管U形沟道底部残留清洗液所导致的源极与漏极短路。
Description
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管、薄膜晶体管阵列基板及其制造方法。
背景技术
随着TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜晶体管液晶显示器)的迅速发展，薄膜晶体管的制造技术也日趋成熟。
请参阅图1，图1是现有技术薄膜晶体管的结构示意图。现有技术的薄膜晶体管包括第一U形漏极11、第二U形漏极12、第一条状源极13以及第二条状源极14，其中第一U形漏极11与第一条状源极13定义第一U形沟道15，第二U形漏极12与第二条状源极14定义第二U形沟道16，第一U形沟道15的底部宽度为D1，第二U形沟道16的底部宽度为D2，且D1＝D2。但是现有技术的薄膜晶体管在生产过程中，清洗完薄膜晶体管阵列基板后，第一U形沟道15和第二U形沟道16的底部会残留清洗液，因此会采用吹风设备进行吹干处理，但是只有开口方向与吹风方向同向的第一U形沟道15底部残留的清洗液才会被吹干，而开口方向与吹风方向反向的第二U形沟道16的底部会残留清洗液。请进一步参阅图2，图2是图1中A-A＇方向的剖视图。第一U形漏极11、第二U形漏极12、第一条状源极13以及第二条状源极14下方还设置有欧姆接触层17。如图2所示，当第二U形沟道16底部残留清洗液时，其对应下方的欧姆接触层17无法被蚀刻，导致第二U形漏极12与第二条状源极14之间短路。
因此，需要提供一种薄膜晶体管、薄膜晶体管阵列基板及其制造方法，以解决上述问题。
发明内容
本发明主要解决的技术问题是提供一种薄膜晶体管、薄膜晶体管阵列基板及其制造方法，能够避免因薄膜晶体管U形沟道底部残留清洗液导致的源极与漏极短路。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种薄膜晶体管，其包括第一漏极、第二漏极、第一源极以及第二源极，第一漏极与第一源极定义一第一U形沟道，第一U形沟道的开口朝第一方向设置，第二漏极和第二源极定义一第二U形沟道，第二U形沟道的开口朝不同于第一方向的第二方向设置，第二U形沟道的底部宽度大于第一U形沟道的底部宽度。
其中，第二U形沟道的底部宽度与第一U形沟道的底部宽度的差值在0.25μm～1.25μm之间。
其中，第一漏极为第一U形漏极，第二漏极为第二U形漏极，第一源极为第一条状源极，第二源极为第二条状源极，第一条状源极从第一U形漏极的开口延伸至第一U形漏极的内部且与第一U形漏极间隔设置，第二条状源极从第二U形漏极的开口延伸至第二U形漏极的内部且与第二U形漏极间隔设置，第一U形沟道的底部宽度为第一条状源极的端部与第一U形漏极的底部之间的宽度，第二U形沟道的底部宽度为第二条状源极的端部与第二U形漏极的底部之间的宽度。
其中，第一U形漏极的底部与第二U形漏极的底部部分重叠设置。
其中，第一方向为薄膜晶体管的清洗过程中用于吹干清洗液的吹风方向。
其中，第一方向与第二方向互为反向。
其中，第一漏极、第二漏极、第一源极以及第二源极由同一漏源层制成，薄膜晶体管进一步包括设置于漏源层下方的欧姆接触层，欧姆接触层对应于第一U形沟道和第二U形沟道的区域被蚀刻，以避免第一漏极与第一源极之间以及第二漏极与第二源极之间通过欧姆接触层相互导通。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种薄膜晶体管阵列基板，薄膜晶体管阵列基板包括基板以及设置于基板上的上述的薄膜晶体管。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种薄膜晶体管阵列基板的制造方法，其包括：于基板上形成漏源层；蚀刻漏源层，以形成第一漏极、第二漏极、第一源极以及第二源极，第一漏极与第一源极定义一第一U形沟道，第一U形沟道的开口朝第一方向设置，第二漏极和第二源极定义一第二U形沟道，第二U形沟道的开口朝不同于第一方向的第二方向设置，第二U形沟道的底部宽度大于第一U形沟道的底部宽度；利用清洗液清洗基板；沿第一方向吹干清洗液。
其中，在于基板上形成漏源层的步骤之前，进一步包括：于漏源层下方形成一欧姆接触层；在沿第一方向吹干清洗液的步骤之后，进一步包括：蚀刻欧姆接触层对应于第一U形沟道和第二U形沟道的区域，以避免第一漏极与第一源极之间以及第二漏极与第二源极之间通过欧姆接触层相互导通。
本发明的有益效果是：区别于现有技术的情况，本发明通过将第二U形沟道的底部宽度设置为大于第一U形沟道的底部宽度，使得当第二U形沟道的底部残留有清洗液时，其下方对应的欧姆接触层仍能够被蚀刻，从而能够避免第二漏极与第二源极之间通过欧姆接触层导通，进而能够防止薄膜晶体管源极与漏极之间的短路。
附图说明
图1是现有技术薄膜晶体管的结构示意图；
图2是图1中A-A＇方向的剖视图；
图3是本发明的薄膜晶体管的第一优选实施例的结构示意图；
图4是图3中B-B＇方向的剖视图；
图5是本发明的薄膜晶体管的第二优选实施例的结构示意图；
图6是本发明薄膜晶体管阵列基板的优选实施例的结构示意图；
图7是本发明薄膜晶体管阵列基板的制造方法第一优选实施例的流程示意图；
图8是本发明薄膜晶体管阵列基板的制造方法第二优选实施例相对于薄膜晶体管阵列基板的制造方法第一优选实施例增加的流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
请一并参阅图3和图4，本发明的薄膜晶体管的第一优选实施例的结构示意图，图4是图3中B-B＇方向的剖视图。在本实施例中，薄膜晶体管优选地包括：第一漏极21、第二漏极22、第一源极23、第二源极24、欧姆接触层28、半导体活性层29、钝化层30以及栅极层31。第一漏极21、第二漏极22、第一源极23以及第二源极24由同一漏源层27制成，欧姆接触层28设置在漏源层27的下方，半导体活性层29、钝化层30以及栅极层31依次设置在欧姆接触层28的下方，即栅极层31、钝化层30、半导体活性层29、欧姆接触层28、漏源层27依次层叠设置。在本实施例中，半导体活性层29优选为非晶硅层，钝化层30优选为氮化硅层，在其他实施例中，半导体活性层29和钝化层30也可是其他材料，且上述膜层也可以采用其他方式进行设置。
第一漏极21与第一源极23定义第一U形沟道25，第一U形沟道25的开口朝第一方向设置，第二漏极22和第二源极24定义第二U形沟道26，第二U形沟道26的开口朝不同于第一方向的第二方向设置。具体地，在本实施例中，第一漏极21优选为第一U形漏极21，第二漏极22优选为第二U形漏极22，即第一漏极21与第二漏极22均为U形。第一源极23优选为第一条状源极23，第二源极24优选为第二条状源极24，即第一源极23和第二源极24均为条状。第一条状源极23从第一U形漏极21的开口延伸至第一U形漏极21的内部且与第一U形漏极21间隔设置，以在间隔区域形成第一U形沟道25。第二条状源极24从第二U形漏极22的开口延伸至第二U形漏极22的内部且与第二U形漏极22间隔设置，以在间隔区域形成第二U形沟道26。在本实施例中，第一U形漏极21的底部与第二U形漏极22的底部部分重叠设置。在本实施例中，第一方向与第二方向互为反向，即第一U形沟道25的开口方向与第二U形沟道26的开口方向相反，也就是说第一U形漏极21的开口方向与第二U形漏极22的开口方向相反。在本实施例中，第一方向优选为薄膜晶体管的清洗过程中用于吹干清洗液的吹风方向。在其他实施例中，第一方向与第二方向也可以采取其他方式进行设置。
在本实施例中，第一U形沟道25和第二U形沟道26均包括弧形底部以及与弧形底部两端连接的两个直线形侧部。第二U形沟道26的底部宽度L2大于第一U形沟道25的底部宽度L1。其中，第一U形沟道25的底部宽度L1为第一条状源极23的端部与第一U形漏极21的底部之间的宽度，第二U形沟道26的底部宽度L2为第二条状源极24的端部与第二U形漏极22的底部之间的宽度。在本实施例中，第二U形沟道26的底部宽度L2与第一U形沟道25的底部宽度L1的差值优选为在0.25μm～1.25μm之间，在其他实施例中，第二U形沟道26的底部宽度L2与第一U形沟道25的底部宽度L1的差值也可是其他值。
请再参阅图3和图4，在薄膜晶体管的制程中，欧姆接触层28对应于第一U形沟道25和第二U形沟道26的区域被蚀刻，以避免第一漏极21与第一源极23之间以及第二漏极22与第二源极24之间通过欧姆接触层28相互导通。由于第一方向为薄膜晶体管的清洗过程中用于吹干清洗液的吹风方向，因此只有开口方向与第一方向同向的第一U形沟道25残留的清洗液才会被吹干，而第二U形沟道26的底部仍然残留有清洗液260。在蚀刻时，欧姆接触层28对应与第一U形沟道25的区域可以被完整蚀刻，第一漏极21与第一源极23之间连接的欧姆接触层28部分被切断。但是由于第二U形沟道26的底部残留有清洗液260，导致欧姆接触层28对应于清洗液260的区域无法被蚀刻掉，然而由于本实施例的第二U形沟道26的底部宽度L2被增加，因此欧姆接触层28的未被清洗液覆盖的区域仍然可以被蚀刻掉，因此可以避免第二漏极22与第二源极24之间通过欧姆接触层28相互导通，即可以避免薄膜晶体管源极与漏极之间的短路。
进一步，在本实施例中，第一U形沟道25的底部宽度L1优选设置成等于其侧部宽度L3，而第二U形沟道26的底部宽度L2优选设置成大于其侧部宽度L4，且其侧部宽度L4优选设置成等于第一U形沟道25的侧部宽度L3。在本实施例中，第二U形沟道26的底部宽度L2与其侧部宽度L4的差值优选为在0.25μm～1.25μm之间，在其他实施例中，第二U形沟道26的底部宽度L2也可以小于或者等于侧部宽度L4，第二U形沟道26的底部宽度L2与其侧部宽度L4的差值也可以是其他值。
值得注意的是，在本实施例中，第二U形沟道26的底部呈规则的弧形，在其他实施例中，第二U形沟道26的底部也可以是其他形状，如图5所示，图5是本发明的薄膜晶体管的第二优选实施例中的结构示意图，在本实施例中，第一漏极21、第一源极23以及第一U形沟道25为本发明第一优选实施例中的第一漏极21、第一源极23以及第一U形沟道25，此处不再赘述。其中，第一U形沟道25的底部宽度为L5。第二漏极42和第二源极43之间形成第二U形沟道46，第二漏极42的底部向内凹陷，由此增加第二U形沟道46的底部宽度L6，L6的值大于第一U形沟道25的底部宽度L5。
请参阅图6，图6本发明薄膜晶体管阵列基板的优选实施例的结构示意图。在本实施例中，薄膜晶体管阵列基板包括：基板51和薄膜晶体管52。薄膜晶体管阵52设置于基板上。薄膜晶体管阵52为上述任意一实施例所描述的薄膜晶体管。
请参阅图7，图7是本发明薄膜晶体管阵列基板的制造方法第一优选实施例的流程示意图。在本实施例中，薄膜晶体管阵列基板的制造方法优选地包括一下步骤：
步骤S61：于基板上方形成欧姆接触层。
步骤S62：于欧姆接触层上形成漏源层。
在步骤S61和步骤S62中，欧姆接触层先形成于基板上方，然后漏源层形成与欧姆接触层上，应理解，在基板上方形成欧姆接触层之前还可以先形成其他层。
步骤S63：蚀刻漏源层，以形成第一漏极、第二漏极、第一源极以及第二源极。
在步骤S63中，第一漏极与第一源极定义一第一U形沟道，第一U形沟道的开口朝第一方向设置，第二漏极和第二源极定义一第二U形沟道，第二U形沟道的开口朝不同于第一方向的第二方向设置，第二U形沟道的底部宽度大于第一U形沟道的底部宽度。第一方向和第二方向优选为互为反向，在其他实施例中，第一方向与第二方向也可以不是互为反向。
步骤S64：利用清洗液清洗基板。
步骤S65：沿第一方向吹干清洗液。
步骤S66：蚀刻欧姆接触层对应于第一U形沟道和第二U形沟道的区域。
在步骤S66中，蚀刻欧姆接触层对应于第一U形沟道和第二U形沟道的区域是为了避免第一漏极与第一源极之间以及第二漏极与第二源极之间通过欧姆接触层相互导通。
值得注意的是，在其他实施例中，薄膜晶体管阵列基板的制造方法中步骤S61中的欧姆接触层也可以是需要进行蚀刻掉的其他膜层。
请参阅图8，本发明薄膜晶体管阵列基板的制造方法第二优选实施例相对于薄膜晶体管阵列基板的制造方法第一优选实施例增加的流程示意图。本发明薄膜晶体管阵列基板的制造方法第二优选实施例在本发明薄膜晶体管阵列基板的制造方法第一优选实施例的步骤S61之前增加了以下步骤：
步骤S67：于基板上形成栅极层。
步骤S68：于栅极层上形成钝化层。
在步骤S68中，钝化层为氮化硅层，在其他实施例中，钝化层也可以是其他材料。
步骤S69：于钝化层上形成半导体活性层。
在步骤S69中，半导体活性层为非晶硅层，在其他实施例中，半导体活性层也可以是其他材料。
在其他实施例中，步骤S67、步骤S68、步骤S69三者也可以是其他执行顺序。
区别于现有技术，本发明通过将第二U形沟道的底部宽度设置为大于第一U形沟道的底部宽度，使得当第二U形沟道的底部残留有清洗液时，其下方对应的欧姆接触层能够被蚀刻，从而能够避免第二漏极与第二源极之间通过欧姆接触层导通，进而能够防止薄膜晶体管源极与漏极之间的短路。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (4)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括第一漏极、第二漏极、第一源极以及第二源极，所述第一漏极与所述第一源极定义一第一U形沟道，所述第一U形沟道的开口朝第一方向设置，所述第二漏极和所述第二源极定义一第二U形沟道，所述第二U形沟道的开口朝不同于所述第一方向的第二方向设置，所述第一漏极、所述第二漏极、所述第一源极以及所述第二源极由同一漏源层制成，所述薄膜晶体管进一步包括设置于所述漏源层下方的欧姆接触层，所述欧姆接触层对应于所述第一U形沟道和所述第二U形沟道的区域被蚀刻，以避免所述第一漏极与所述第一源极之间以及所述第二漏极与所述第二源极之间通过所述欧姆接触层相互导通，所述第二U形沟道的底部宽度大于所述第一U形沟道的底部宽度以使得当所述第二U型沟道的底部残留有清洗液时，所述第二U形沟道的下方对应的欧姆接触层仍能被蚀刻，从而能够避免所述第二漏极与所述第二源极之间通过所述欧姆接触层导通，其中，所述第一漏极为第一U形漏极，所述第二漏极为第二U形漏极，所述第一U形漏极的底部与所述第二U形漏极的底部部分重叠设置，所述第一方向为所述薄膜晶体管的清洗过程中用于吹干清洗液的吹风方向，所述第一方向与所述第二方向互为反向，所述第二U形沟道的底部宽度与所述第一U形沟道的底部宽度的差值在0.25μm～1.25μm之间。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一源极为第一条状源极，所述第二源极为第二条状源极，所述第一条状源极从所述第一U形漏极的开口延伸至所述第一U形漏极的内部且与所述第一U形漏极间隔设置，所述第二条状源极从所述第二U形漏极的开口延伸至所述第二U形漏极的内部且与所述第二U形漏极间隔设置，所述第一U形沟道的底部宽度为所述第一条状源极的端部与所述第一U形漏极的底部之间的宽度，所述第二U形沟道的底部宽度为所述第二条状源极的端部与所述第二U形漏极的底部之间的宽度。
3.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括基板以及设置于所述基板上的如权利要求1-2任意一项所述的薄膜晶体管。
4.一种薄膜晶体管阵列基板的制造方法，其特征在于，所述制造方法包括：
于基板上形成欧姆接触层；
于所述欧姆接触层上形成漏源层；
蚀刻所述漏源层，以形成第一漏极、第二漏极、第一源极以及第二源极，所述第一漏极与所述第一源极定义一第一U形沟道，所述第一U形沟道的开口朝第一方向设置，所述第二漏极和所述第二源极定义一第二U形沟道，所述第二U形沟道的开口朝不同于所述第一方向的第二方向设置；
利用清洗液清洗所述基板；
沿所述第一方向吹干所述清洗液；
蚀刻所述欧姆接触层对应于所述第一U形沟道和所述第二U形沟道的区域，以避免所述第一漏极与所述第一源极之间以及所述第二漏极与所述第二源极之间通过所述欧姆接触层相互导通；
其中，所述第二U形沟道的底部宽度大于所述第一U形沟道的底部宽度，以使得当所述第二U型沟道的底部残留有清洗液时，所述第二U形沟道的下方对应的欧姆接触层仍能被蚀刻，从而能够避免所述第二漏极与所述第二源极之间通过所述欧姆接触层导通，其中，所述第一漏极为第一U形漏极，所述第二漏极为第二U形漏极，所述第一U形漏极的底部与所述第二U形漏极的底部部分重叠设置，所述第一方向为薄膜晶体管的清洗过程中用于吹干清洗液的吹风方向，所述第一方向与所述第二方向互为反向，所述第二U形沟道的底部宽度与所述第一U形沟道的底部宽度的差值在0.25μm～1.25μm之间。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310176072.7A CN103227209B (zh) | 2013-05-13 | 2013-05-13 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
| US13/985,603 US9006743B2 (en) | 2013-05-13 | 2013-06-28 | Thin film transistor, thin film transistor array substrate, and method for making the same |
| PCT/CN2013/078364 WO2014183328A1 (zh) | 2013-05-13 | 2013-06-28 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310176072.7A CN103227209B (zh) | 2013-05-13 | 2013-05-13 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103227209A CN103227209A (zh) | 2013-07-31 |
| CN103227209B true CN103227209B (zh) | 2016-01-06 |
Family
ID=48837580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310176072.7A Expired - Fee Related CN103227209B (zh) | 2013-05-13 | 2013-05-13 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103227209B (zh) |
| WO (1) | WO2014183328A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306164B1 (en) * | 2015-01-30 | 2016-04-05 | International Business Machines Corporation | Electrode pair fabrication using directed self assembly of diblock copolymers |
| CN112925137B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925136B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013670A (zh) * | 2007-01-17 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制造方法及液晶显示器用的下基板 |
| CN102402087A (zh) * | 2011-07-06 | 2012-04-04 | 友达光电股份有限公司 | 像素结构、主动元件阵列基板以及平面显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253047B2 (en) * | 1999-09-01 | 2007-08-07 | Micron Technology, Inc. | Semiconductor processing methods of forming transistors, semiconductor processing methods of forming dynamic random access memory circuitry, and related integrated circuitry |
| KR100640210B1 (ko) * | 2002-12-31 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
| KR20060110665A (ko) * | 2005-04-21 | 2006-10-25 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| TWI390339B (zh) * | 2009-08-31 | 2013-03-21 | Au Optronics Corp | 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法 |
-
2013
- 2013-05-13 CN CN201310176072.7A patent/CN103227209B/zh not_active Expired - Fee Related
- 2013-06-28 WO PCT/CN2013/078364 patent/WO2014183328A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013670A (zh) * | 2007-01-17 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制造方法及液晶显示器用的下基板 |
| CN102402087A (zh) * | 2011-07-06 | 2012-04-04 | 友达光电股份有限公司 | 像素结构、主动元件阵列基板以及平面显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103227209A (zh) | 2013-07-31 |
| WO2014183328A1 (zh) | 2014-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139316B2 (en) | LTPS array substrate and method for manufacturing same | |
| CN105470267A (zh) | 一种阵列基板及其制备方法 | |
| CN103227209B (zh) | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 | |
| US20120181664A1 (en) | Substrate structure for semiconductor device fabrication and method for fabricating the same | |
| CN109659312B (zh) | 一种阵列基板及其制备方法 | |
| CN105448699A (zh) | 用于形成sram鳍部的掩膜版组件以及鳍部的制作方法 | |
| US20160380081A1 (en) | Finfet and method of fabricating the same | |
| CN105336726A (zh) | 半导体装置 | |
| CN111129032A (zh) | 一种阵列基板及其制作方法 | |
| US20170104033A1 (en) | Array substrate and manufacturing method for the same | |
| CN104538354A (zh) | 一种ltps tft像素单元及其制造方法 | |
| CN104882415A (zh) | Ltps阵列基板及其制造方法 | |
| CN103515210B (zh) | 一种后栅极工艺晶体管及其形成方法 | |
| CN101819974B (zh) | 沟槽式金属氧化物半导体晶体管 | |
| US8049273B2 (en) | Semiconductor device for improving the peak induced voltage in switching converter | |
| CN202948934U (zh) | 一种沟槽mosfet | |
| CN203521409U (zh) | 薄膜晶体管制备系统以及薄膜晶体管、阵列基板 | |
| CN105097827A (zh) | Ltps阵列基板及其制造方法 | |
| KR101315473B1 (ko) | 전이 박막트랜지스터 및 그의 제조방법 | |
| CN202205758U (zh) | 对称高压mos器件 | |
| CN102856378B (zh) | 包角晶体管及其制造方法 | |
| CN205508821U (zh) | Cmos器件测试结构及cmos器件 | |
| CN105206567A (zh) | 一种阵列基板及其制作方法 | |
| CN105633145B (zh) | 晶体管及其制作方法 | |
| CN104425217A (zh) | 图形化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160106 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |