TWI390339B - 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法 - Google Patents

用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法 Download PDF

Info

Publication number
TWI390339B
TWI390339B TW098129226A TW98129226A TWI390339B TW I390339 B TWI390339 B TW I390339B TW 098129226 A TW098129226 A TW 098129226A TW 98129226 A TW98129226 A TW 98129226A TW I390339 B TWI390339 B TW I390339B
Authority
TW
Taiwan
Prior art keywords
light shielding
layer
type light
island
forming region
Prior art date
Application number
TW098129226A
Other languages
English (en)
Other versions
TW201107869A (en
Inventor
Zong Long Chang
Chia Ming Chang
Hsiang Chih Hsiao
Chun Yi Chiang
Che Yung Lai
Chou Huan Yu
Ta Wen Liao
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098129226A priority Critical patent/TWI390339B/zh
Priority to US12/629,985 priority patent/US8153337B2/en
Publication of TW201107869A publication Critical patent/TW201107869A/zh
Priority to US13/415,478 priority patent/US8530144B2/en
Application granted granted Critical
Publication of TWI390339B publication Critical patent/TWI390339B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極/汲極的方法
本發明係有關於一種半導體技術，特別是有關於一種光罩，適用於平面顯示裝置中薄膜電晶體的製造。
由於平面顯示器，例如液晶顯示器(liquid crystal display,LCD)，具有輕薄、省電等優點，目前已廣泛應用於可攜式個人電腦、數位相機、投影機等電子產品上。上述液晶顯示器通常包括彩色濾光片(color filter)基板、陣列基板、以及設置於兩基板之間的液晶層，其中陣列基板的每一畫素包括由薄膜電晶體構成的電路。
上述陣列基板中由薄膜電晶體構成的電路通常需藉由微影製程及蝕刻製程來完成。每一微影製程需採用不同的光罩。因此，在傳統的陣列基板製造中通常需使用5至6道光罩。由於微影製程昂貴而會增加液晶顯示器的製造成本，因此有必要減少使用的光罩數量。
為了減少光罩數量，其中一方法就是不同蝕刻製程中使用一道光罩。亦即，可藉由提供不同厚度的光阻層來進行不同的蝕刻製程。在習知微影技術中，形成不同厚度的光阻層的方法之一就是採用半透型光罩(halftone mask,HTM)。半透型光罩具有一半透膜(translucent film)，使該區的曝光度(exposure degree)與其餘不同而形成不同厚度的光阻層。
儘管採用半透型光罩可減少光罩使用數量而降低製造成本，然而其製程穩定度低於一般傳統二元光罩(binary mask)，而降低薄膜電晶體的良率。因此，有必要尋求一種新的半透型光罩設計以維持或增加薄膜電晶體的良率。
本發明一實施例提供一種光罩，適用於薄膜電晶體的製造，包括：透明基板、半透膜、第一遮光層、第二遮光層、第三遮光層、第四遮光層、及複數島型遮光層。透明基板具有U形通道形成區及相鄰的矩形通道形成區。半透膜層設置於透明基板上，具有第一部及第二部分別覆蓋U形通道形成區及矩形通道形成區。第一及第二遮光層設置於半透膜層上，且分別位於U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區。第三及第四遮光層設置於半透膜層上，且分別位於矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中該第三遮光層的一端延伸至第一遮光層。島型遮光層設置於半透膜層上，且位於矩形通道形成區內。
本發明另一實施例提供一種光罩，適用於薄膜電晶體的製造，包括：透明基板、半透膜層、第一遮光層、第二遮光層、第三遮光層、及第四遮光層。透明基板具有U形通道形成區及矩形通道形成區鄰近於U形通道形成區。半透膜層設置於透明基板上，覆蓋矩形通道形成區及露出U形通道形成區，其中半透膜層具有一透光率(transmittance)在30%至35%的範圍。第一及第二遮光層設置於半透膜層上，且分別位於U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區，且第一及第二遮光層之間的一間距相同於U形通道形成區的寬度，其中間距在1.7微米至2.5微米之間的範圍。第三及 第四遮光層設置於半透膜層上，且分別位於矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中第三遮光層的一端延伸至第一遮光層。
本發明又另一實施例提供一種薄膜電晶體的源極/汲極的製造方法。提供一基板，其中基板上具有相鄰且彼此電性連接的第一閘極及第二閘極以及依序覆蓋第一及第二閘極的一閘極介電層、半導體層、及金屬層。在金屬層上塗佈光阻材料。藉由光罩對光阻材料進行曝光，其中光罩包括：透明基板、半透膜、第一遮光層、第二遮光層、第三遮光層、第四遮光層、及複數島型遮光層。透明基板具有U形通道形成區及相鄰的矩形通道形成區。半透膜層設置於透明基板上，具有第一部及第二部分別覆蓋U形通道形成區及矩形通道形成區。第一及第二遮光層設置於半透膜層上，且分別位於U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區。第三及第四遮光層設置於半透膜層上，且分別位於矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中第三遮光層的一端延伸至第一遮光層。島型遮光層設置於半透膜層上，且位於矩形通道形成區內。對曝光後的光阻材料進行顯影，以在金屬層上形成具有不同厚度的光阻圖案層，其中對應於U形通道形成區及矩形通道形成區的光阻圖案層的厚度小於對應於第一源極/汲極形成區及第二源極/汲極形成區的光阻圖案層的厚度。以光阻圖案層作為蝕刻罩幕對金屬層進行蝕刻，以分別在第一及第二閘極上方形成一對第一源極/汲極及一對第二源極/汲極。
本發明又另一實施例提供一種薄膜電晶體的源極/汲 極的製造方法。提供一基板，其中基板上具有相鄰且彼此電性連接的第一閘極及第二閘極以及依序覆蓋第一及第二閘極的閘極介電、半導體層、及金屬層。在金屬層上塗佈光阻材料。藉由光罩對光阻材料進行曝光，其中光罩包括：透明基板、半透膜層、第一遮光層、第二遮光層、第三遮光層、及第四遮光層。透明基板具有U形通道形成區及矩形通道形成區鄰近於U形通道形成區。半透膜層設置於透明基板上，覆蓋矩形通道形成區及露出U形通道形成區，其中半透膜層具有一透光率在30%至35%的範圍。第一及第二遮光層設置於半透膜層上，且分別位於U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區，且第一及第二遮光層之間的一間距相同於U形通道形成區的寬度，其中間距在1.7微米至2.5微米之間的範圍。第三及第四遮光層設置於半透膜層上，且分別位於矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中第三遮光層的一端延伸至第一遮光層。對曝光後的光阻材料進行顯影，以在金屬層上形成具有不同厚度的光阻圖案層，其中對應於U形通道形成區及矩形通道形成區的光阻圖案層的厚度小於對應於第一源極/汲極形成區及第二源極/汲極形成區的光阻圖案層的厚度。以光阻圖案層作為蝕刻罩幕對金屬層進行蝕刻，以分別在第一及第二閘極上方形成一對第一源極/汲極及一對第二源極/汲極。
以下說明本發明實施例之製作與使用。然而，可輕易了解本發明所提供的實施例僅用於說明以特定方法製作 及使用本發明，並非用以侷限本發明的範圍。
第1A及1B圖係分別繪示出根據本發明一實施例之光罩平面示意圖及剖面示意圖，其中第1B圖係繪示出第1A圖中沿1B-1B’線的剖面示意圖。在本實施例中，光罩200可用於薄膜電晶體的製造，其包括：透明基板100、半透膜102、第一、第二、第三及第四遮光層106a、106b、108a及108b以及複數第一島型遮光層110(未繪示於第1B圖)。透明基板100，例如玻璃、石英或塑膠，具有U形通道形成區100a及矩形通道形成區100b，其中矩形通道形成區100b鄰近於U形通道形成區100a。舉例而言，矩形通道形成區100b鄰近於U形通道形成區100a的一對長邊10的其中之一。
半透膜層102，設置於透明基板100上。在本實施例中，半透膜層102具有第一部104a覆蓋U形通道形成區100a，且具有第二部104b覆蓋矩形通道形成區100b。
第一及第二遮光層106a及106b，設置於半透膜層102上，且分別位於U形通道形成區100a的外側與內側。亦即，U形通道形成區100a夾設於第一及第二遮光層106a及106b之間，第一及第二遮光層106a及106b用以作為對應U形通道形成區100a的一對源極/汲極形成區。第一及第二遮光層106a及106b可由鉻金屬或其他習知非透明的遮光材料所構成。再者，在一實施例中，位於U形通道形成區100a外側的第一遮光層106a具有U形的上視輪廓，而位於U形通道形成區100a內側的第二遮光層106b具有條形的上視輪廓。
第三及第四遮光層108a及108b同樣設置於半透膜層 102上，且分別位於矩形通道形成區100b的相對兩側，使矩形通道形成區100b夾設於第三及第四遮光層108a及108b之間，用以作為對應矩形通道形成區100b的一對源極/汲極形成區。第三及第四遮光層108a及108b同樣可由鉻金屬或其他習知非透明的遮光材料所構成。再者，在一實施例中，第三及第四遮光層108a及108b具有條形的上視輪廓，其中第三遮光層108a的一端延伸至第一遮光層106a並與其相連。舉例而言，第三遮光層108a的一端側向延伸至U形第一遮光層106a的一對長邊10的其中之一。
由於矩形通道形成區100b與U形通道形成區100a的面積差異引起兩處曝光度不一致，因此用於定義光阻圖案時會形成不同厚度的光阻層而不利於後續蝕刻製程的進行。舉例而言，曝光度在面積較大的矩形通道形成區100b大於U形通道形成區100a，使得對應於矩形通道形成區100b的光阻厚度會小於對應於U形通道形成區100a的光阻厚度。因此，在本實施例中，特別的是將島型遮光層110，設置於矩形通道形成區100b的半透膜層102上，其可相對降低矩形通道形成區100b的曝光度，使矩形通道形成區100b與U形通道形成區100a的曝光度大體相同。同樣地，島型遮光層110可由鉻金屬或其他習知非透明的遮光材料所構成。
請參照第2A至2D圖，其分別繪示出根據本發明不同實施例之第一島型遮光層110排列平面示意圖。請參照第2A圖，第一島型遮光層110可具有矩形的上視輪廓，且依一既定間距S及矩形短邊之延伸方向平行排列配 置，其排列方向與第三及第四遮光層108a及108b之延伸方向垂直。需注意的是第一島型遮光層110的數量係依需求而定，而非侷限於第2A圖中的3個第一島型遮光層110。在一實施例中，每一第一島型遮光層110與第三及第四遮光層108a或108b之間的一既定距離D可在2.5微米(μm)至3.5微米的範圍。再者，第一島型遮光層110之間的既定間距S可在2.0微米至2.5微米的範圍，使得的既定距離D與既定間距S之間的比率在1.25至1.5的範圍。另外，上視輪廓為矩形的島型遮光層110的短邊寬度可在0.7微米至1.0微米的範圍。
請參照第2B圖，在本實施例中，除了如第2A圖中所排列的島型遮光層110之外，更包括複數第二島型遮光層112，其設置於半透膜層102的第二部104b上，且位於矩形通道形成區100b。第二島型遮光層112與第一島型遮光層110具有相同的上視輪廓及排列方式，且第二島型遮光層112與第一島型遮光層110並行排列，其排列方向與第三及第四遮光層108a及108b之延伸方向相同，其中第二島型遮光層112與第一島型遮光層110之間的距離可相同於第一島型遮光層110與第三及第四遮光層108a或108b之間的既定距離D。在本實施例中，矩形通道形成區100b內具有兩列的第一及第二島型遮光層110及112。然而，在其他實施例中，矩形通道形成區100b內也可具有兩列以上的第一及第二島型遮光層110及112。
請參照第2C圖，在本實施例中，除了如第2A圖中所排列的第一島型遮光層110之外，更包括一對第三島型遮光層114，其設置於半透膜層102的第二部104b上， 且位於矩形通道形成區100b內的相對兩側，使複數第一島型遮光層110位於此對第三島型遮光層114之間，且依一既定間距S與第一島型遮光層110平行排列配置。在本實施例中，第三島型遮光層114具有矩形的上視輪廓。再者，每一第三島型遮光層114的寬度W在0.7微米至1.0微米的範圍，且其長度大於每一第一島型遮光層110的長度。
請參照第2D圖，在本實施例中，除了如第2B圖中所排列的第一及第二島型遮光層110及112之外，更包括一對第三島型遮光層114其設置於半透膜層102的第二部104b上，且位於矩形通道形成區100b內的相對兩側，使第一及第二島型遮光層110及112位於此對第三島型遮光層114之間，且依一既定間距S與島型遮光層110及112平行排列配置。
請參照第4A至4C圖，其繪示出根據本發明一實施例之薄膜電晶體的源極/汲極的製造方法。請參照第4A圖，提供一基板400，其可由玻璃、石英、塑膠，或其他用於製作陣列基板材料所構成。基板400具有複數排列成陣列的畫素區(未繪示)，此處為簡化圖式，僅以單一畫素區表示之。基板400上具有相鄰且彼此電性連接的閘極401及403以及依序覆蓋閘極401及403的閘極介電層402、半導體層405、及金屬層408，其中半導體層405可包括未摻雜的半導體層404a及位於上方的摻雜的半導體層404b。閘極401及403、閘極介電層402、半導體層405、及金屬層408可藉由一般沈積製程製作而成。
接下來，在金屬層408上塗佈光阻材料410。之後， 藉由一光罩對光阻材料410進行曝光。在本實施例中，特別的是使用光罩200(如第1A及1B圖所示)對光阻材料410進行曝光，其中，光罩200中可具有不同的島型遮光層排列，如第2A至2D圖所示。
接下來，請參照第4B圖，對曝光後的光阻材料410進行顯影，以在金屬層408上形成具有不同厚度的光阻圖案層412，其中對應於U形通道形成區100a的光阻圖案層厚度d2及對應於矩形通道形成區100b的光阻圖案層厚度d3小於對應於各對源極/汲極形成區的光阻圖案層厚度d1。在本實施例中，光罩200的半透膜層102具有第一部104a覆蓋U形通道形成區100a，且具有第二部104b覆蓋矩形通道形成區100b，由於光罩200的矩形通道形成區100b中設有島型遮光層110，因此以光罩200進行曝光時可降低U形通道形成區100a與矩形通道形成區100b之間的曝光度差異，使對應於U形通道形成區100a的光阻圖案層厚度d2實質相等於對應於矩形通道形成區100b的光阻圖案層厚度d3。
接下來，請參照第4C圖，以光阻圖案層412作為蝕刻罩幕對金屬層408進行蝕刻，以在閘極401上方形成一對源極/汲極414a，且在閘極403上方形成一對源極/汲極414b。然而，在對金屬層408進行蝕刻之前，需對光阻圖案層412進行氧電漿蝕刻，若光阻圖案層厚度d2大於光阻圖案層厚度d3，在進行氧電漿蝕刻期間，在對應於矩形通道形成區100b的光阻圖案層412會先被除去而使該處露出的金屬層408表面發生氧化。氧化的金屬層408會引發不完全蝕刻，造成薄膜電晶體短路問題而降低其良 率。而根據上述實施例，由於對應於U形通道形成區100a的光阻圖案層厚度d2實質相等於對應於矩形通道形成區100b的光阻圖案層厚度d3，因此可避免不完全蝕刻，進而維持或增加薄膜電晶體的良率。
第3A及3B圖係分別繪示出根據本發明另一實施例之光罩平面示意圖及剖面示意圖，第3B圖係繪示出第3A圖中沿3B-3B’線的剖面示意圖，其中相同於第1A及1B圖的部件係使用相同的標號併省略其說明。不同於第1A及1B圖的實施例，在本實施例中，光罩300的半透膜層102，設置於透明基板100上，並覆蓋矩形通道形成區100b及露出U形通道形成區100a，其中半透膜層102具有一透光率(transmittance)在30%至35%的範圍。再者，遮光層106a及遮光層106b之間形成一狹縫，而狹縫寬度(即，遮光層106a及遮光層106b之間的間距)d相同於U形通道形成區100a的寬度(即，對應於U形通道形成區100a的源極至汲極的距離)，其中狹縫寬度/間距d在1.7微米至2.5微米之間的範圍。在其他實施例中，位於矩形通道形成區100b中的島型遮光層110、112、及114同樣可具有各種不同排列，如第2A至2D圖所示。在上述實施例中，藉由在遮光層106a及遮光層106b之間形成狹縫以及調整矩形通道形成區100b的半透膜的透光率，可使矩形通道形成區100b與U形通道形成區100a的曝光度大體相同。
請參照第5A至5C圖，其繪示出根據本發明另一實施例之薄膜電晶體的源極/汲極的製造方法，其中相同於第4A至4C圖的部件係使用相同的標號併省略其說明。 請參照第5A圖，提供基板400，其具有相鄰且彼此電性連接的閘極401及403以及依序覆蓋閘極401及403的閘極介電層402、半導體層405、及金屬層408，其中半導體層405可包括未摻雜的半導體層404a及位於上方的摻雜的半導體層404b。
接下來，在金屬層408上塗佈光阻材料410。之後，藉由光罩300對光阻材料410進行曝光。其中，光罩300中可具有不同的島型遮光層排列，如第2A至2D圖所示。接下來，請參照第5B圖，對曝光後的光阻材料410進行顯影，以在金屬層408上形成具有不同厚度的光阻圖案層412，其中對應於U形通道形成區100a的光阻圖案層厚度d2及對應於矩形通道形成區100b的光阻圖案層厚度d3小於對應於各對源極/汲極形成區的光阻圖案層厚度d1。在本實施例中，光罩300的半透膜層102，設置於透明基板100上，並覆蓋矩形通道形成區100b及露出U形通道形成區100a，由於光罩300的矩形通道形成區100b中的半透膜102的透光率在30%至35%的範圍，且遮光層106a及遮光層106b之間狹縫的寬度在1.7微米至2.5微米之間的範圍，因此以光罩300進行曝光時可降低U形通道形成區100a與矩形通道形成區100b之間的曝光度差異，使對應於U形通道形成區100a的光阻圖案層厚度d2相近於對應於矩形通道形成區100b的光阻圖案層厚度d3。另外，在光罩300的矩形通道形成區100b中排列島型遮光層110、112及114(如第2A至2D圖所示)，也可降低U形通道形成區100a與矩形通道形成區100b之間的曝光度差異。
接下來，請參照第5C圖，以光阻圖案層412作為蝕刻罩幕對金屬層408進行蝕刻，以在閘極401上方形成一對源極/汲極414a，且在閘極403上方形成一對源極/汲極414b。根據上述實施例，由於對應於U形通道形成區100a的光阻圖案層厚度d2實質相等於對應於矩形通道形成區100b的光阻圖案層厚度d3，因此同樣可避免不完全蝕刻，進而維持或增加薄膜電晶體的良率。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧長邊
100‧‧‧透明基板
100a‧‧‧U形通道形成區
100b‧‧‧矩形通道形成區
102‧‧‧半透膜
104a‧‧‧第一部
104b‧‧‧第二部
106a‧‧‧第一遮光層
106b‧‧‧第二遮光層
108a‧‧‧第三遮光層
108b‧‧‧第四遮光層
110‧‧‧第一島型遮光層
112‧‧‧第二島型遮光層
114‧‧‧第三島型遮光層
200、300‧‧‧光罩
400‧‧‧基板
401、403‧‧‧閘極
402‧‧‧閘極介電層
404a‧‧‧未摻雜的半導體層
404b‧‧‧摻雜的半導體層
405‧‧‧半導體層
408‧‧‧金屬層
410‧‧‧光阻材料
412‧‧‧光阻圖案層
414a、414b‧‧‧源極/汲極
d‧‧‧狹縫寬度
D‧‧‧既定距離
S‧‧‧既定間距
W‧‧‧寬度
第1A圖係繪示出根據本發明一實施例之光罩平面示意圖；第1B圖係繪示出第1A圖中沿1B-1B’線的剖面示意圖；第2A至2D圖係繪示出根據本發明不同實施例之島型遮光層排列平面示意圖；第3A圖係繪示出根據本發明另一實施例之光罩平面示意圖；第3B圖係繪示出第3A圖中沿3B-3B’線的剖面示意圖；第4A至4C圖係繪示出根據本發明一實施例之薄膜電晶體的源極/汲極的製造方法剖面示意圖；以及第5A至5C圖係繪示出根據本發明另一實施例之薄膜電晶體的源極/汲極的製造方法剖面示意圖。
10‧‧‧長邊
100‧‧‧透明基板
100a‧‧‧U形通道形成區
100b‧‧‧矩形通道形成區
102‧‧‧半透膜
104a‧‧‧第一部
104b‧‧‧第二部
106a‧‧‧第一遮光層
106b‧‧‧第二遮光層
108a‧‧‧第三遮光層
108b‧‧‧第四遮光層
110‧‧‧第一島型遮光層
200‧‧‧光罩

Claims (38)

  1. 一種用於製造薄膜電晶體的光罩，包括：一透明基板，具有一U形通道形成區及一矩形通道形成區鄰近於該U形通道形成區；一半透膜層設置於該透明基板上，且覆蓋該U形通道形成區及該矩形通道形成區；一第一遮光層及一第二遮光層，設置於該半透膜層上，且分別位於該U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區；一第三遮光層及一第四遮光層，設置於該半透膜層上，且分別位於該矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中該第三遮光層的一端延伸至該第一遮光層；以及複數第一島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內。
  2. 如申請專利範圍第1項所述之用於製造薄膜電晶體的光罩，其中該矩形通道形成區鄰近於該U形通道形成區的一對長邊的其中之一。
  3. 如申請專利範圍第1項所述之用於製造薄膜電晶體的光罩，其中該等第一島型遮光層依一既定間距平行排列配置。
  4. 如申請專利範圍第3項所述之用於製造薄膜電晶體的光罩，其中每一第一島型遮光層與該第三或第四遮光層之間具有一既定距離，其與該等第一島型遮光層之間的該既定間距的比率在1.25至1.5的範圍。
  5. 如申請專利範圍第3項所述之用於製造薄膜電晶體的光罩，其中該既定間距在2.0微米至2.5微米的範圍。
  6. 如申請專利範圍第1項所述之用於製造薄膜電晶體的光罩，更包括複數第二島型遮光層，設置於該半透膜層上，位於該矩形通道形成區且與該等第一島型遮光層並行排列。
  7. 如申請專利範圍第6項所述之用於製造薄膜電晶體的光罩，更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一及第二島型遮光層位於該對第三島型遮光層之間。
  8. 如申請專利範圍第1項所述之用於製造薄膜電晶體的光罩，更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一島型遮光層位於該對第三島型遮光層之間。
  9. 如申請專利範圍第8項所述之用於製造薄膜電晶體的光罩，其中每一第一島型遮光層及每一第三島型遮光層具有矩形的上視輪廓，且平行排列配置。
  10. 如申請專利範圍第8項所述之用於製造薄膜電晶體的光罩，其中每一第三島型遮光層的寬度在0.7微米至1.0微米的範圍，且其長度大於每一第一島型遮光層的長度。
  11. 一種用於製造薄膜電晶體的光罩，包括：一透明基板，具有一U形通道形成區及一矩形通道形成區鄰近於該U形通道形成區；一半透膜層，設置於該透明基板上，並覆蓋該矩形通道形成區及露出該U形通道形成區，其中該半透膜層具有一透光率在30%至35%的範圍；一第一遮光層及一第二遮光層，設置於該半透膜層 上，且分別位於該U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區，且該第一遮光層及該第二遮光層之間的一間距相同於該U形通道形成區的寬度，其中該間距在1.7微米至2.5微米之間的範圍；以及一第三遮光層及一第四遮光層，設置於該半透膜層上，且分別位於該矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中該第三遮光層的一端延伸至該第一遮光層。
  12. 如申請專利範圍第11項所述之用於製造薄膜電晶體的光罩，其中該矩形通道形成區鄰近於該U形通道形成區的一對長邊的其中之一。
  13. 如申請專利範圍第11項所述之用於製造薄膜電晶體的光罩，更包括複數第一島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內。
  14. 如申請專利範圍第13項所述之用於製造薄膜電晶體的光罩，其中該等第一島型遮光層依一既定間距平行排列配置。
  15. 如申請專利範圍第14項所述之用於製造薄膜電晶體的光罩，其中每一第一島型遮光層與該第三或該第四遮光層之間具有一既定距離，其與該等第一島型遮光層之間的該既定間距的比率在1.25至1.5的範圍。
  16. 如申請專利範圍第14項所述之用於製造薄膜電晶體的光罩，其中該既定間距在2.0微米至2.5微米的範圍。
  17. 如申請專利範圍第13項所述之用於製造薄膜電晶體的光罩，更包括複數第二島型遮光層，設置於該半透膜層上，位於該矩形通道形成區且與該等第一島型遮光層並 行排列。
  18. 如申請專利範圍第17項所述之用於製造薄膜電晶體的光罩，更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一及第二島型遮光層位於該對第三島型遮光層之間。
  19. 如申請專利範圍第13項所述之用於製造薄膜電晶體的光罩，更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一島型遮光層位於該對第三島型遮光層之間。
  20. 如申請專利範圍第19項所述之用於製造薄膜電晶體的光罩，其中每一第一島型遮光層及每一第三島型遮光層具有矩形的上視輪廓，且平行排列配置。
  21. 如申請專利範圍第19項所述之用於製造薄膜電晶體的光罩，其中每一第三島型遮光層的寬度在0.7微米至1.0微米的範圍，且其長度大於每一第一島型遮光層的長度。
  22. 一種薄膜電晶體的源極/汲極的製造方法，包括：提供一基板，其中該基板上具有相鄰且彼此電性連接的一第一閘極及一第二閘極以及依序覆蓋該第一及該第二閘極的一閘極介電層、一半導體層、及一金屬層；在該金屬層上塗佈一光阻材料；藉由一光罩對該光阻材料進行曝光，其中該光罩包括：一透明基板，具有一U形通道形成區及一矩形通道形成區分別對應於該第一及該第二閘極；一半透膜層，設置於該透明基板上，且覆蓋該U形 通道形成區及該矩形通道形成區；一第一遮光層及一第二遮光層，設置於該半透膜層上，且分別位於該U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區；一第三遮光層及一第四遮光層，設置於該半透膜層上，且分別位於該矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中該第三遮光層的一端延伸至該第一遮光層；以及複數第一島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內；對該曝光後的光阻材料進行顯影，以在該金屬層上形成具有不同厚度的光阻圖案層，其中對應於該U形通道形成區及該矩形通道形成區的該光阻圖案層的厚度小於對應於該對第一源極/汲極形成區及該對第二源極/汲極形成區的該光阻圖案層的厚度；以及以該光阻圖案層作為蝕刻罩幕對該金屬層進行蝕刻，以分別在該第一及該第二閘極上方形成一對第一源極/汲極及一對第二源極/汲極。
  23. 如申請專利範圍第22項所述之薄膜電晶體的源極/汲極的製造方法，其中對應於該U形通道形成區的該光阻圖案層的厚度與對應於該矩形通道形成區的該光阻圖案層的厚度實質相等。
  24. 如申請專利範圍第22項所述之薄膜電晶體的源極/汲極的製造方法，其中該等第一島型遮光層依一既定間距平行排列，且每一第一島型遮光層與該第三或第四遮光層之間具有一既定距離，其與該等第一島型遮光層之間的 該既定間距的比率在1.25至1.5的範圍。
  25. 如申請專利範圍第24項所述之薄膜電晶體的源極/汲極的製造方法，其中該既定間距在2.0微米至2.5微米的範圍。
  26. 如申請專利範圍第22項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括複數第二島型遮光層，設置於該半透膜層上，位於該矩形通道形成區且與該等第一島型遮光層並行排列。
  27. 如申請專利範圍第26項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一及第二島型遮光層位於該對第三島型遮光層之間。
  28. 如申請專利範圍第22項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一島型遮光層位於該對第三島型遮光層之間。
  29. 如申請專利範圍第28項所述之薄膜電晶體的源極/汲極的製造方法，其中每一第一島型遮光層及每一第三島型遮光層具有矩形的上視輪廓，每一第三島型遮光層具有一寬度在0.7微米至1.0微米的範圍，且其長度大於每一第一島型遮光層的長度。
  30. 一種薄膜電晶體的源極/汲極的製造方法，包括：提供一基板，其中該基板上具有相鄰且彼此電性連接的一第一閘極及一第二閘極以及依序覆蓋該第一及該第 二閘極的一閘極介電層、一半導體層、及一金屬層；在該金屬層上塗佈一光阻材料；藉由一光罩對該光阻材料進行曝光，其中該光罩包括：一透明基板，具有一U形通道形成區及一矩形通道形成區分別對應於該第一及該第二閘極；一半透膜層，設置於該透明基板上，並覆蓋於該矩形通道形成區及露出該U形通道形成區，其中該半透膜層具有一透光率在30%至35%的範圍；一第一遮光層及一第二遮光層，設置於該半透膜層上，且分別位於該U形通道形成區的外側與內側，以作為一對第一源極/汲極形成區，且該第一遮光層及該第二遮光層之間的一間距相同於該U形通道形成區的寬度，其中該間距在1.7微米至2.5微米之間的範圍；以及一第三遮光層及一第四遮光層，設置於該半透膜層上，且分別位於該矩形通道形成區的相對兩側，以作為一對第二源極/汲極形成區，其中該第三遮光層的一端延伸至該第一遮光層；對該曝光後的光阻材料進行顯影，以在該金屬層上形成具有不同厚度的光阻圖案層，其中對應於該U形通道形成區及該矩形通道形成區的該光阻圖案層的厚度小於對應於該對第一源極/汲極形成區及該對第二源極/汲極形成區的該光阻圖案層的厚度；以及以該光阻圖案層作為蝕刻罩幕對該金屬層進行蝕刻，以分別在該第一及該第二閘極上方形成一對第一源極/汲極及一對第二源極/汲極。
  31. 如申請專利範圍第30項所述之薄膜電晶體的源極/汲極的製造方法，其中對應於該U形通道形成區的該光阻圖案層的厚度與對應於該矩形通道形成區的該光阻圖案層的厚度實質相等。
  32. 如申請專利範圍第30項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括複數第一島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區。
  33. 如申請專利範圍第32項所述之薄膜電晶體的源極/汲極的製造方法，其中該等第一島型遮光層依一既定間距排列成一直線，且每一第一島型遮光層與該第三或該第四遮光層之間具有一既定距離，其與該等第一島型遮光層之間的該既定間距的比率在1.25至1.5的範圍。
  34. 如申請專利範圍第33項所述之薄膜電晶體的源極/汲極的製造方法，其中該既定間距在2.0微米至2.5微米的範圍。
  35. 如申請專利範圍第32項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括複數第二島型遮光層，設置於該半透膜層上，位於該矩形通道形成區且與該等第一島型遮光層並行排列。
  36. 如申請專利範圍第35項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括一對第三島型遮光層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一及第二島型遮光層位於該對第三島型遮光層之間。
  37. 如申請專利範圍第32項所述之薄膜電晶體的源極/汲極的製造方法，其中該光罩更包括一對第三島型遮光 層，設置於該半透膜層上，且位於該矩形通道形成區內的相對兩側，使該等第一島型遮光層位於該對第三島型遮光層之間。
  38. 如申請專利範圍第37項所述之薄膜電晶體的源極/汲極的製造方法，其中每一第一島型遮光層及每一第三島型遮光層具有矩形的上視輪廓，每一第三島型遮光層具有一寬度在0.7微米至1.0微米的範圍，且其長度大於每一第一島型遮光層的長度。
TW098129226A 2009-08-31 2009-08-31 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法 TWI390339B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098129226A TWI390339B (zh) 2009-08-31 2009-08-31 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法
US12/629,985 US8153337B2 (en) 2009-08-31 2009-12-03 Photomask and method for fabricating source/drain electrode of thin film transistor
US13/415,478 US8530144B2 (en) 2009-08-31 2012-03-08 Photomask and method for fabricating source/drain electrode of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098129226A TWI390339B (zh) 2009-08-31 2009-08-31 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法

Publications (2)

Publication Number Publication Date
TW201107869A TW201107869A (en) 2011-03-01
TWI390339B true TWI390339B (zh) 2013-03-21

Family

ID=43625516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098129226A TWI390339B (zh) 2009-08-31 2009-08-31 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法

Country Status (2)

Country Link
US (2) US8153337B2 (zh)
TW (1) TWI390339B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227209B (zh) * 2013-05-13 2016-01-06 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
CN103969940A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 相移掩模板和源漏掩模板
CN113467179B (zh) * 2021-06-23 2022-06-03 惠科股份有限公司 掩膜版、阵列基板的制作方法及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
GB0215243D0 (en) * 2002-07-02 2002-08-14 Koninkl Philips Electronics Nv Mask and manufacturing method using mask
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP4896671B2 (ja) * 2006-11-06 2012-03-14 三菱電機株式会社 ハーフトーンマスク及びこれを用いたパターン基板の製造方法
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构

Also Published As

Publication number Publication date
US8153337B2 (en) 2012-04-10
US20120270397A1 (en) 2012-10-25
TW201107869A (en) 2011-03-01
US20110053323A1 (en) 2011-03-03
US8530144B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
TWI291763B (en) Gray tone mask and method for manufacturing the same
US6653028B2 (en) Photo mask for fabricating a thin film transistor liquid crystal display
JP4593094B2 (ja) 液晶表示装置及びその製造方法
KR100965181B1 (ko) 그레이톤 마스크 및 그레이톤 마스크의 제조방법
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP5036328B2 (ja) グレートーンマスク及びパターン転写方法
JP4221314B2 (ja) 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
JP4587837B2 (ja) グレートーンマスクの製造方法及びグレートーンマスク
US7871743B2 (en) Gray scale mask
CN106992149B (zh) Tft基板的制作方法
WO2017117835A1 (zh) 液晶显示面板、阵列基板及其制造方法
WO2017177498A1 (zh) Tft基板及其制作方法
US8178262B2 (en) Method for fabricating color filter layer
WO2016206164A1 (zh) 液晶显示面板及液晶显示面板的制造方法
TWI390339B (zh) 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法
WO2014153866A1 (zh) 一种掩膜板及其制造方法
CN101650529B (zh) 用于制造tft的掩膜及制造tft的源极/漏极的方法
JP3706043B2 (ja) 液晶用マトリクス基板の製造方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
KR102493944B1 (ko) 포토마스크, 근접 노광용 포토마스크의 제조 방법 및 표시 장치의 제조 방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
WO2013026395A1 (zh) 阵列基板及其制造方法
WO2019056472A1 (zh) 一种彩色滤光片基板及其制作方法
TWI260431B (en) Color filter substrate and fabricating method thereof
JP4519602B2 (ja) 液晶表示装置の製造方法と液晶表示装置