CN103969940A - 相移掩模板和源漏掩模板 - Google Patents
相移掩模板和源漏掩模板 Download PDFInfo
- Publication number
- CN103969940A CN103969940A CN201410163165.0A CN201410163165A CN103969940A CN 103969940 A CN103969940 A CN 103969940A CN 201410163165 A CN201410163165 A CN 201410163165A CN 103969940 A CN103969940 A CN 103969940A
- Authority
- CN
- China
- Prior art keywords
- mask plate
- pattern
- phase shifting
- shifting mask
- shading strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000009826 distribution Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 23
- 239000012528 membrane Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 239000007772 electrode material Substances 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 15
- 230000004304 visual acuity Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000001795 light effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006552 photochemical reaction Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- -1 and typically Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种相移掩模板和源漏掩模板。一种相移掩模板，包括由不透光的图案覆盖的不透光区和未被所述图案覆盖的透光区，所述图案在与所述透光区相对的区域包括至少两个拐点，在所述透光区对应着相邻的至少两个所述拐点之间的所述图案的外侧相应设置有光学遮挡单元，所述光学遮挡单元使得设置有所述光学遮挡单元的所述透光区的光强降低。该相移掩模板和相应的源漏掩模板，使得相移掩模板和源漏掩模板在不透光图案存在拐点时，光强分布更均匀，减小半导体器件不良的产生几率。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种相移掩模板和源
漏掩模板。
背景技术
掩模板（mask）又称光掩模或光罩，是连接设计端与工艺制造端的纽带和桥梁。随着设计技术与制造工艺的进步，目前出现了相移掩模板，相移掩模板即在衬底上方形成图案的同时，还形成相移层区和非相移层区，在利用相移掩模板进行曝光工艺时，通过相移层区的光线会产生180°的相位改变，从而达到更好的控制图案关键尺寸（CD）的目的。
如图1A和图1B所示为现有技术中常用的相移掩模板的结构为：在具有较稳定的热光电性能的衬底1上通过一定的工艺形成图案（包括有图案的不透光区和透光区），通常采用石英等透明介质作为衬底1；在衬底1上方通过图案材料的沉积、光刻，显影，刻蚀，剥离等工序形成透过率低（8%左右）的具有图案的图像相移层2，通常图像相移层2使用光透过率低且能使光线的相位反转180°±10°的材料。使用该相移掩模板可以将图案投影在基板上，从而在基板上方完成半导体器件的各构成层的图形的转印，进而制备完成半导体器件。通过相移掩模板的相移层区的光线的相位发生了反转（180°），而通过非相移层区的光线的相位保持不改变。相移掩模板中，由于相消干涉（即光的干涉被破坏），因此能提高采用相移掩模板图案形成的图形的分辨率。
未来平板显示的技术发展趋势之一就是高分辨率的实现，为了这个目标，相移掩模板作为一种重要的提高高分辨率的技术，也应用于薄膜晶体管（Thin Film Transistor：简称TFT）的制备中。但是，经模拟和实测都发现，在对具有对称图案的一侧接入额外图案，在曝光过程中会出现光强分布不对称，从而导致本该形成对称分布的图形呈不对称分布的问题。例如图1C所示的相移掩模板上，内含棒状漏极（Drain）的U型的源极（Source）图案在接入数据线（data line）时光强分布受到影响，呈不对称分布（如图1C中虚线圈所示）；而曝光结果也证实了U型图案的边缘有不良发生（通常发生在靠近透光区的图案的拐点之间的区域）。这将导致薄膜晶体管出现不良，例如：使得TFT中沟道的宽长比（即沟道宽度/沟道长度，W/L）发生变化，进而导致TFT的导通电流Ion变小，影响显示质量。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种相移掩模板和源漏掩模板，使得相移掩模板和源漏掩模板在不透光图案存在拐点时，光强分布更均匀，减小半导体器件不良的产生几率。
解决本发明技术问题所采用的技术方案是该相移掩模板，包括由不透光的图案覆盖的不透光区和未被所述图案覆盖的透光区，所述图案在与所述透光区相对的区域包括至少两个拐点，在所述透光区对应着相邻的至少两个所述拐点之间的所述图案的外侧相应设置有光学遮挡单元，所述光学遮挡单元使得设置有所述光学遮挡单元的所述透光区的光强降低。
优选的是，所述光学遮挡单元为条状分布的遮光条，所述遮光条设置于所述图案的相邻的两个所述拐点对应的外侧，且所述遮光条与两个所述拐点对应的所述图案相离形成间隙条。
优选的是，所述遮光条还以所述拐点为始点，沿所述图案的外侧、向远离由两个所述拐点对应的所述图案的延伸方向的一端或两端延伸至相邻的下一所述拐点。
优选的是，所述遮光条采用无机膜形成，所述无机膜包括铬膜。
优选的是，所述遮光条的透光率小于等于5%。
优选的是，所述图案为条状分布，所述遮光条的宽度为条状分布的所述图案的宽度的1/8-1/4。
优选的是，所述遮光条的宽度范围为0.3-0.7μm，所述间隙条的宽度范围为0.3-0.5μm。
优选的是，所述遮光条与所述图案同层设置。
优选的是，还包括衬底，所述图案采用相移膜形成在所述衬底的上方；或者，所述图案采用无机膜形成在所述衬底的上方，所述无机膜的上方设置有采用相移膜形成的相移层，所述无机膜包括铬膜。
一种源漏掩模板，用于对半导体器件的构成层进行曝光，所述构成层在曝光工艺中采用权利要求1-9任意一项所述的所述相移掩模板。
优选的是，所述半导体器件为薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极的图形，所述漏极为棒状，所述源极设置于所述漏极的外侧且至少包围所述漏极的相对两侧以及连接该相对两侧的相对垂直侧；相应的，所述源漏掩模板对应着形成所述漏极的漏极图案为棒状图案、对应着形成所述源极的源极图案为U型图案，所述遮光条至少设置于对应着U型图案的竖直边与圆弧边形成的拐点的外侧。
优选的是，在曝光工艺中，用于对形成所述源极和所述漏极的电极材料膜层进行遮挡用的光刻胶采用正性光刻胶。
本发明的有益效果是：
本发明的相移掩模板中，利用光的干涉效应，通过在不透光图案的拐点之间外侧的透光区域增加光学遮挡单元，从而降低不透光图案的拐点区域的外侧边缘的光透过率，使得透过相移掩模板的光强均匀分布，减少或防止相移掩模板中拐点区域图案在曝光过程中不良的产生；
相应的，源漏掩模板中的源极图案接入数据线（data line）时所受的影响得到消减，从而消除或减轻使用源漏掩模板制作U型的源极图形时在具有拐点的U型图形边缘出现不良的几率，特别适合应用于高分辨率显示产品的相移掩模板中，进一步减少应用相移掩模板制备半导体器件的构成层时产生的不良，进而提高显示产品的显示质量。
附图说明
图1A为现有技术中相移掩模板的俯视图；
图1B为图1的AA剖视图；
图1C为现有技术中相移掩模板的曝光光强示意图；
图2为本发明实施例1中相移掩模板的俯视图；
图3A为本发明实施例1中源漏掩模板的俯视图；
图3B为图3A的AA剖视图；
图3C为本发明实施例1中源漏掩模板的曝光光强示意图；
图4A为本发明实施例2中源漏掩模板的俯视图；
图4B为图4A的AA剖视图；
图5为本发明实施例3中源漏掩模板的剖视图；
图6A-图6D为图5中源漏掩模板的形成流程图；
图中：
1-衬底；2-图像相移层；21-相移层；210-相移膜；22-图像层；220-无机膜；3-不透光区；31-源极图案；32-漏极图案；33-数据线图案；34-拐点；4-透光区；5-遮光条；6-间隙条；7-光刻胶。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明相移掩模板和源漏掩模板作进一步详细描述。
一种相移掩模板，包括由不透光的图案覆盖的不透光区和未被所述图案覆盖的透光区，所述图案在与所述透光区相对的区域包括至少两个拐点，在所述透光区对应着相邻的至少两个所述拐点之间的所述图案的外侧相应设置有光学遮挡单元，所述光学遮挡单元使得设置有所述光学遮挡单元的所述透光区的光强降低。
一种源漏掩模板，用于对半导体器件的构成层进行曝光，所述构成层在曝光工艺中采用上述相移掩模板。
上述相移掩模板和相应的源漏掩模板，使得相移掩模板和源漏掩模板在不透光图案存在拐点时，具有拐点图案周边的光强分布更均匀，减小半导体器件不良的产生几率。
本实施例1：
本实施例提供一种相移掩模板以及相应的源漏掩模板。
如图2所示，一种相移掩模板，包括不透光区3和透光区4（由不透光的图案覆盖的区域形成不透光区3，未被图案覆盖的区域形成透光区4）。其中，不透光的图案在与透光区4相对的区域包括至少两个拐点34，在透光区4对应着图案的相邻的至少两个拐点34的外侧还相应设置有光学遮挡单元，光学遮挡单元使得设置有光学遮挡单元的透光区的光强降低，减少或防止相移掩模板上具有拐点图案周边的透光区的曝光光强受影响。
在本实施例中，拐点34指的是不透光的图案形状发生变化的转折点，例如：由具有夹角的两条直线连接形成一条连接线的连接点，由直线与曲线连接形成连接线的连接点，等等。通俗地说，拐点34即指构成不透光图案的外边缘轮廓的线段的方向发生变化的转折点。如图2所示，不透光区3的图案在与透光区4相对的区域包括六个拐点34，该六个拐点34中至少两个拐点34之间的图案的外侧相应设置有光学遮挡单元。
具体的，光学遮挡单元为条状分布的遮光条5，遮光条5设置于图案的相邻的至少两个拐点34对应的外侧。在图2中，遮光条5根据六个拐点34的分布位置依次相连形成，并与六个拐点34对应的图案相离形成间隙条6。
优选的是，遮光条5采用无机膜形成，无机膜包括铬膜，通常而言，铬膜具有较低的光透过率。进一步优选的是，遮光条5的透光率小于等于5%，以达到较好的遮光效果。
在制备相移掩模板的工艺中，图案为条状分布，即该不透光图案由多段直线、一段曲线互相连接构成，最终形成完整的条状分布的图案；遮光条5的宽度为条状分布的图案的宽度的1/8-1/4。优选的是，遮光条5的宽度范围为0.3-0.7μm，间隙条6的宽度范围为0.3-0.5μm。
在半导体领域，掩模板常用于对半导体器件的构成层进行曝光，其中，构成层在曝光工艺中采用上述相移掩模板。
一种具体的应用是，半导体器件为薄膜晶体管，薄膜晶体管包括栅极、源极和漏极的图形。相应的，半导体器件的构成层即指构成薄膜晶体管的各层图案，例如：依次形成在基板上方的包括栅极图形的栅极层、栅绝缘层、半导体层以及包括源极图形和漏极图形的源漏电极层等。
如图3A和图3B所示，在形成源极和漏极的相移掩模板（在本实施例中称为源漏掩模板）中，漏极为棒状，源极设置于漏极的外侧且至少包围漏极的相对两侧以及连接该相对两侧的相对垂直侧，源漏掩模板对应着形成漏极的漏极图案32为棒状图案、对应着形成源极的源极图案31为U型图案，数据线图案33与源极图案31连接。
图3A中，在远离数据线图案33的一侧，遮光条5包括两条，其中一条设置于对应着U型图案的竖直边与一侧（左侧）圆弧边形成的四个拐点34的外侧，另一条设置于U型图案的另一侧（右侧）圆弧边与数据线的延伸段形成的两个拐点34的外侧。U型图案与棒状图案之间对应形成薄膜晶体管的沟道区。因为根据模拟和实测结果，U型图案的底端出现不良的几率较小，因此图3A中遮光条5可以不覆盖到U型图案的底端，故此区域可以不用设置遮光条，形成分离的两条遮光条5。
其中，漏极图案32的最小尺寸为D2，源极图案31的最小尺寸为D1，漏极图案32与源极图案31之间的间隙宽度为d1，一般情况下源极图案31的最小尺寸D1＜漏极图案32的最小尺寸D2，间隙条6的宽度d2＜漏极图案32与源极图案31之间的间隙宽度d1。
另外，图3A和图3B中，源漏掩模板中的数据线图案33用于形成数据线，数据线与源极电连接。
这里应该理解的是，遮光条5根据光学像模拟配置于靠近需要减弱光强的主体图案边缘（例如图3A和图3B中的源极图案31，源极图案31的最小尺寸为D1），两者之间的距离即间隙条6的宽度d2。典型尺寸为：源极图案的最小尺寸D1≥光刻设备使用相移掩模板时光刻解像力（例如3μm），遮光条5的宽度D3＜光刻设备使用相移掩模板时解像力（例如3μm），间隙条6的宽度d2＜光刻设备使用相移掩模板时光刻解像力（例如3μm）。有代表性的是：遮光条5的宽度D3为源极图案的最小尺寸D1的1/8-1/4，这时光强分布较均匀。遮光条5的宽度越小，减弱光强的效果越差，但另一方面，遮光条5的宽度太大则会导致在主体图案之外出现不需要的图案，影响构成层的实际成像图形。其中，光刻解像力也称光刻分辨力，是指光刻时能分辨（或解像）的最小线宽（或间距）。光刻设备的分辨力一般在设备组装时都已固定，所以生产过程中的光刻解像力是不变的，例如MPA-7800光刻设备的解像力为4μm。
在本实施例的相移掩模板中，图案采用相移膜形成在衬底1的上方，其中，衬底1具有较稳定的热光电性能，通常采用石英等透明介质形成；不透光图案采用光透过率低且能使光线的相位反转的MoSiON等材料形成。同时，为了节约相移掩模板的制备工艺，优选遮光条5与不透光的图案同层设置。例如：相移掩模板还包括衬底1，不透光的图案采用相移膜形成在衬底1的上方，遮光条5采用无机膜与不透光的图案同层形成在衬底1的上方。
在制备如图3B所示的源漏掩模板时，首先采用相移膜、通过一次构图工艺形成不透光图案，不透光图案包括源极图案31、漏极图案32和数据线图案33；然后再采用无机膜层，例如铬膜(Cr)、通过一次构图工艺形成遮光条5。源极图案31、漏极图案32和数据线图案33和遮光条5设置在同一层，均位于衬底1的上方。
相应的，在曝光工艺中，采用上述相移掩模板形成源极和漏极时，用于对形成源极和漏极的电极材料膜层进行遮挡用的光刻胶采用正性光刻胶。在曝光过程中，对应源漏掩模板的透光区部分的正性光刻胶经光照后，会发生光化学反应，在后续的显影过程中会溶于显影液中，从而被去除，从而使得原来被其遮挡的电极材料膜层裸露出来；而不透光区部分的正性光刻胶因不溶于显影液得以保留，继续遮挡对应区域的电极材料膜层。此时，正性光刻胶即形成了与源漏掩模板中不透光图案相同的图形。在刻蚀过程中，没有正性光刻胶遮挡的区域的电极材料膜层将被刻蚀除去，从而在电极材料膜层中形成预定的源漏掩模板上的源极和漏极的图形。
采用本实施例的源漏掩模板进行曝光，如图3C所示，相移掩模板上U型的源极图案在接入数据线（data line）图案时光强分布受到的影响较小，基本呈对称分布；经后续的显影、刻蚀工艺后，电极材料膜层得到的包括源极和漏极图形的构成层与现有技术中包括源极和漏极图形相比，包括拐点的U型图案边缘出现不良现象有所减小
实施例2：
本实施例提供一种相移掩模板和源漏掩模板，本实施例中的相移掩模板与实施例1的区别在于，本实施例的相移掩模板中遮光条还以拐点34为始点，沿不透光的图案的外侧、向远离由两个拐点34对应的图案的延伸方向的一端或两端延伸至相邻的下一拐点34。
如图4A和图4B所示，本实施例的源漏掩模板中，遮光条5不仅设置于图案的相邻的至少两个拐点34对应的外侧，与两个拐点34对应的图案相离形成间隙条6；遮光条5还以拐点34为始点，沿图案的外侧、向远离由两个拐点34对应的图案的延伸方向至覆盖到U型图案的对应的底端区域。即，在图4A中，遮光条5根据六个拐点34的分布位置依次相连形成，并与六个拐点34对应的图案相离形成间隙条6。
本实施例中相移掩模板与源漏掩模板的其他结构与参数设置与实施例1相同，这里不再赘述。
本实施例中相移掩模板和相应的源漏掩模板由于设置了遮光条，采用该相移掩模板和相应的源漏掩模板进行曝光工艺时，使得光强分布较为均匀；使得包括拐点的不透光图案形成的半导体器件的构成层的边缘出现不良现象减小。
实施例3：
本实施例与实施例1或实施例2的区别在于，本实施例中的相移掩模板和源漏掩模板与实施例1或实施例2的相移掩模板和源漏掩模板的构成结构不同。
在本实施例的源漏掩模板中，如图5所示，不透光的图案和遮光条5的图案采用相移膜形成在衬底1的上方，上述图案除包括图像层22外还包括了遮光相位反转的相移层21（对应着无机膜形成的遮光条图案的下方、且处于衬底1上方的相移膜部分）；然后采用采用无机膜，例如铬膜在遮光相位反转层的上方形成遮光条5。也即，相对实施例1或实施例2，本实施例中的相移掩模板与源漏掩模板，遮光条5的图案与相移是分离的，遮光条5的图案形成在图像层22，相位反转由相移层21完成。
具体的，如图6A-图6D所示，在制备图5所示的源漏掩模板时：首先，在衬底1的上方连续形成相移膜210、无机膜220（例如铬膜）和光刻胶7，如图6A所示；接着，对图6A经过曝光、显影和干法刻蚀得到图6B，图6B的形成利用了干法刻蚀具有高度的取向性，即在一个方向上的刻蚀率远高于其他方向上的刻蚀率的性质，使得刻蚀掉的相移膜210、无机膜220的尺寸与光刻胶7的曝光尺寸基本相同，从而形成相移层21（该层包括掩模板实际构图中不透光的图案和遮光条的相位反转部分）、具有图案的无机膜220；然后，经过第二次曝光及显影得到的图6C，由于对图6A进行曝光时，曝光区不包括遮光条区域，所以遮光条上方的光刻胶7并未受光照发生光化学反应，仍能保护下方的无机膜220和相移层21；再次只针对无机膜220进行第二次刻蚀后得到图6D，此次刻蚀为湿法刻蚀，形成图像层22，最终形成遮光条5（包括具有图案的图像部分和相位反转部分）；最后，将遮光条5的上方的光刻胶7剥离去除，从而制备得到图5所示的源漏掩模板的图形。通过上述的制备过程，间隔d2即是预定值，且遮光条5的上下两层结构之间不存在对位偏差，不会出现错位现象。
本发明的相移掩模板中，利用光的干涉效应，通过在不透光图案的拐点之间外侧的透光区域增加光学遮挡单元，从而降低不透光图案的拐点区域的外侧边缘的光透过率，使得透过相移掩模板的光强均匀分布，减少或防止相移掩模板中拐点区域图案在曝光过程中不良的产生。尤其适于应用在具有对称图案的一侧接入额外图案的相移掩模板中，用来保证曝光过程中对称图案两侧的光强分布对称，以保证该相移掩模板的对称图案能形成对称分布的构成层图形；
相应的，源漏掩模板中的源极图案接入数据线（data line）时所受的影响得到消减，从而消除或减轻使用源漏掩模板制作U型的源极图形时在具有拐点的U型图形边缘出现不良的几率，特别适合应用于高分辨率显示产品的相移掩模板中，进一步减少应用相移掩模板制备半导体器件的构成层时产生的不良，进而提高显示产品的显示质量。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种相移掩模板，包括由不透光的图案覆盖的不透光区和未被所述图案覆盖的透光区，所述图案在与所述透光区相对的区域包括至少两个拐点，其特征在于，在所述透光区对应着相邻的至少两个所述拐点之间的所述图案的外侧相应设置有光学遮挡单元，所述光学遮挡单元使得设置有所述光学遮挡单元的所述透光区的光强降低。
2.根据权利要求1所述的相移掩模板，其特征在于，所述光学遮挡单元为条状分布的遮光条，所述遮光条设置于所述图案的相邻的两个所述拐点对应的外侧，且所述遮光条与两个所述拐点对应的所述图案相离形成间隙条。
3.根据权利要求2所述的相移掩模板，其特征在于，所述遮光条还以所述拐点为始点，沿所述图案的外侧、向远离由两个所述拐点对应的所述图案的延伸方向的一端或两端延伸至相邻的下一所述拐点。
4.根据权利要求2或3所述的相移掩模板，其特征在于，所述遮光条采用无机膜形成，所述无机膜包括铬膜。
5.根据权利要求2或3所述的相移掩模板，其特征在于，所述遮光条的透光率小于等于5%。
6.根据权利要求2或3所述的相移掩模板，其特征在于，所述图案为条状分布，所述遮光条的宽度为条状分布的所述图案的宽度的1/8-1/4。
7.根据权利要求6所述的相移掩模板，其特征在于，所述遮光条的宽度范围为0.3-0.7μm，所述间隙条的宽度范围为0.3-0.5μm。
8.根据权利要求2或3所述的相移掩模板，其特征在于，所述相移掩模板还包括衬底，所述图案采用相移膜形成在所述衬底的上方，所述遮光条采用无机膜与所述图案同层形成在所述衬底的上方。
9.根据权利要求2或3所述的相移掩模板，其特征在于，所述相移掩模板还包括衬底，所述图案采用无机膜形成在所述衬底的上方，所述无机膜的上方设置有采用相移膜形成的相移层，所述无机膜包括铬膜。
10.一种源漏掩模板，用于对半导体器件的构成层进行曝光，其特征在于，所述构成层在曝光工艺中采用权利要求1-9任意一项所述的所述相移掩模板。
11.根据权利要求10所述的源漏掩模板，其特征在于，所述半导体器件为薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极的图形，所述漏极为棒状，所述源极设置于所述漏极的外侧且至少包围所述漏极的相对两侧以及连接该相对两侧的相对垂直侧；相应的，所述源漏掩模板对应着形成所述漏极的漏极图案为棒状图案、对应着形成所述源极的源极图案为U型图案，所述遮光条至少设置于对应着U型图案的竖直边与圆弧边形成的拐点的外侧。
12.根据权利要求11所述的源漏掩模板，其特征在于，在曝光工艺中，用于对形成所述源极和所述漏极的电极材料膜层进行遮挡用的光刻胶采用正性光刻胶。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410163165.0A CN103969940A (zh) | 2014-04-22 | 2014-04-22 | 相移掩模板和源漏掩模板 |
| US14/494,627 US9638993B2 (en) | 2014-04-22 | 2014-09-24 | Phase-shift mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410163165.0A CN103969940A (zh) | 2014-04-22 | 2014-04-22 | 相移掩模板和源漏掩模板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103969940A true CN103969940A (zh) | 2014-08-06 |
Family
ID=51239608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410163165.0A Pending CN103969940A (zh) | 2014-04-22 | 2014-04-22 | 相移掩模板和源漏掩模板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9638993B2 (zh) |
| CN (1) | CN103969940A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104252098A (zh) * | 2014-09-18 | 2014-12-31 | 京东方科技集团股份有限公司 | 相移掩膜板及其制作方法、阵列基板及其制作方法 |
| CN108363270A (zh) * | 2018-02-11 | 2018-08-03 | 京东方科技集团股份有限公司 | 一种相移掩模板、阵列基板、其制备方法及显示装置 |
| WO2018205752A1 (zh) * | 2017-05-09 | 2018-11-15 | 京东方科技集团股份有限公司 | 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5248575A (en) * | 1990-10-12 | 1993-09-28 | Seiko Epson Corporation | Photomask with phase shifter and method of fabricating semiconductor device by using the same |
| JPH06138646A (ja) * | 1992-09-08 | 1994-05-20 | Oki Electric Ind Co Ltd | 位相シフトマスクの修正方法 |
| US20020142597A1 (en) * | 2001-03-30 | 2002-10-03 | Ji-Soong Park | Mask for a photolithography process and method of fabricating the same |
| CN101179082A (zh) * | 2006-09-27 | 2008-05-14 | 三星电子株式会社 | 薄膜晶体管基板及其制造方法 |
| CN103149790A (zh) * | 2013-02-22 | 2013-06-12 | 京东方科技集团股份有限公司 | 掩模板 |
| CN103454851A (zh) * | 2012-06-01 | 2013-12-18 | Hoya株式会社 | 光掩模、光掩模的制造方法以及图案的转印方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315517A (zh) * | 2007-05-30 | 2008-12-03 | 北京京东方光电科技有限公司 | 像素沟道区的掩模版及用该掩模版形成的薄膜晶体管 |
| CN101382728B (zh) * | 2007-09-07 | 2010-07-28 | 北京京东方光电科技有限公司 | 灰阶掩膜版结构 |
| CN101650526B (zh) * | 2008-08-13 | 2012-05-30 | 北京京东方光电科技有限公司 | 掩模板及其制造方法 |
| TWI390339B (zh) * | 2009-08-31 | 2013-03-21 | Au Optronics Corp | 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法 |
| JP2011215226A (ja) * | 2010-03-31 | 2011-10-27 | Hoya Corp | 多階調フォトマスク、多階調フォトマスクの製造方法、多階調フォトマスク用ブランク及びパターン転写方法 |
-
2014
- 2014-04-22 CN CN201410163165.0A patent/CN103969940A/zh active Pending
- 2014-09-24 US US14/494,627 patent/US9638993B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5248575A (en) * | 1990-10-12 | 1993-09-28 | Seiko Epson Corporation | Photomask with phase shifter and method of fabricating semiconductor device by using the same |
| JPH06138646A (ja) * | 1992-09-08 | 1994-05-20 | Oki Electric Ind Co Ltd | 位相シフトマスクの修正方法 |
| US20020142597A1 (en) * | 2001-03-30 | 2002-10-03 | Ji-Soong Park | Mask for a photolithography process and method of fabricating the same |
| CN101179082A (zh) * | 2006-09-27 | 2008-05-14 | 三星电子株式会社 | 薄膜晶体管基板及其制造方法 |
| CN103454851A (zh) * | 2012-06-01 | 2013-12-18 | Hoya株式会社 | 光掩模、光掩模的制造方法以及图案的转印方法 |
| CN103149790A (zh) * | 2013-02-22 | 2013-06-12 | 京东方科技集团股份有限公司 | 掩模板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104252098A (zh) * | 2014-09-18 | 2014-12-31 | 京东方科技集团股份有限公司 | 相移掩膜板及其制作方法、阵列基板及其制作方法 |
| CN104252098B (zh) * | 2014-09-18 | 2019-03-01 | 京东方科技集团股份有限公司 | 相移掩膜板及其制作方法、阵列基板及其制作方法 |
| WO2018205752A1 (zh) * | 2017-05-09 | 2018-11-15 | 京东方科技集团股份有限公司 | 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法 |
| US11221555B2 (en) | 2017-05-09 | 2022-01-11 | Boe Technology Group Co., Ltd. | Mask plate, manufacturing method of patterned film layer and manufacturing method of thin film transistor |
| CN108363270A (zh) * | 2018-02-11 | 2018-08-03 | 京东方科技集团股份有限公司 | 一种相移掩模板、阵列基板、其制备方法及显示装置 |
| US11360378B2 (en) | 2018-02-11 | 2022-06-14 | Beijing Boe Display Technology Co., Ltd. | Phase shift mask, array substrate, fabrication method thereof and display apparatus |
| CN108363270B (zh) * | 2018-02-11 | 2023-05-26 | 京东方科技集团股份有限公司 | 一种相移掩模板、阵列基板、其制备方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9638993B2 (en) | 2017-05-02 |
| US20150301443A1 (en) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102169260B (zh) | Tft-lcd像素电极层结构、制备方法及其掩膜板 | |
| JP4959631B2 (ja) | グレースケールマスク | |
| US9730331B2 (en) | Display panel motherboard and manufacturing method thereof | |
| TWI569425B (zh) | 顯示面板 | |
| WO2017041438A1 (zh) | 光掩模板和曝光系统 | |
| CN104730753A (zh) | 掩膜版、滤光板及其制造方法、ips/ffs液晶显示装置 | |
| CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
| CN103969940A (zh) | 相移掩模板和源漏掩模板 | |
| KR970048753A (ko) | 패턴형성방법 및 액정표시장치의 제조방법 | |
| CN101183213A (zh) | 光掩模及薄膜晶体管基板的制造方法 | |
| JP5881567B2 (ja) | パターン形成方法 | |
| KR100938193B1 (ko) | Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법 | |
| CN215376078U (zh) | 掩膜版、光刻设备及显示面板 | |
| CN103034045A (zh) | 一种半色调掩模板及其制造方法 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| CN105137710A (zh) | 掩膜版及薄膜晶体管的制造方法 | |
| CN101650529B (zh) | 用于制造tft的掩膜及制造tft的源极/漏极的方法 | |
| JP2001203139A (ja) | 半導体装置の製造方法 | |
| CN104252098A (zh) | 相移掩膜板及其制作方法、阵列基板及其制作方法 | |
| CN104040428B (zh) | 相移掩模及使用该相移掩模的抗蚀图案形成方法 | |
| KR101216242B1 (ko) | 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크 | |
| CN112038288B (zh) | 阵列基板的制作方法及阵列基板 | |
| US20050019708A1 (en) | Phase-shifting mask and method of forming pattern using the same | |
| KR20040086794A (ko) | 그레이톤 마스크의 결함 검사 방법 및 그레이톤 마스크의제조방법 | |
| CN110161799B (zh) | 一种相移掩模板、阵列基板、其制备方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140806 |
|
| RJ01 | Rejection of invention patent application after publication |