KR100938193B1 - Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법 - Google Patents

Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법 Download PDF

Info

Publication number
KR100938193B1
KR100938193B1 KR1020080031273A KR20080031273A KR100938193B1 KR 100938193 B1 KR100938193 B1 KR 100938193B1 KR 1020080031273 A KR1020080031273 A KR 1020080031273A KR 20080031273 A KR20080031273 A KR 20080031273A KR 100938193 B1 KR100938193 B1 KR 100938193B1
Authority
KR
South Korea
Prior art keywords
channel region
mask
mask structure
source
semi
Prior art date
Application number
KR1020080031273A
Other languages
English (en)
Other versions
KR20080105987A (ko
Inventor
쯔롱 펑
Original Assignee
베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20080105987A publication Critical patent/KR20080105987A/ko
Application granted granted Critical
Publication of KR100938193B1 publication Critical patent/KR100938193B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

마스크는 채널 영역 반 노광 마스크 구조체, 드레인 마스크 구조체, 및 소스 마스크 구조체를 포함하고, 상기 채널 영역 반 노광 마스크 구조체는, 박막 트랜지스터의 상기 채널 영역에 대응되는 부분으로부터 확장되어 상기 채널 영역에 대응되는 부분 외부에 존재하는, 채널 영역 주변 반 노광 마스크 구조체를 포함한다. 본 발명에 따르면, 소스/드레인의 연결 및 채널 영역에서의 활성층의 분리와 같은 문제점들이 효과적으로 방지될 수 있다.

Description

ＴＦＴ 제조용 마스크, ＴＦＴ 및 그 제조 방법{Mask for manufacturing TFT, TFT and manufacturing thereof}
본 발명은 박막 트랜지스터(thin film transistor: TFT) 제조용 마스크, 상기 마스크를 이용한 TFT 제조 방법 및 이에 따라 제조된 TFT에 관한 것이다.
박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display:TFT-LCD)의 제조 방법에 있어서, 4 마스크 공정이 5 마스크 공정을 대신하는 추세이다. 반 노광 기술(half-exposure technology)이 사용되는 4 마스크 공정은 생산 기간을 줄이고 수율을 증대시키는 현저한 장점을 가진다. 그러나, 반 노광 기술이 채널 영역의 노광을 수행하는 데 사용되는 경우에 있어서, 실제로 생산을 하는 동안 채널의 특성이 나빠지는 문제가 발생하는 데, 이는 4 마스크 공정에서 거의 피할 수 없는 일이다. 5 마스크 공정과 달리, 4 마스크 공정에 있어서는 활성층(active layer) 및 소스/드레인 층(source/drain layer)이 동시에 노광 되며, 활성층의 채널 영역을 형성하기 위하여 반 노광 기술이 수행된다. 현재의 반 노광 기술은, 채널 영역 상에서 포토레지스터(photoresistor)의 반 노광을 제어하기 위하여, 그리드(grid) 형상 또는 메쉬(mesh) 형상에서 슬릿으로 형성되는 부분 광 차단 구조(partial light-blocking structure)를 채널 영역 마스크 구조체에 적용하고 있다.
도 1은 종래 기술에 있어서, 게이트 라인 및 게이트 전극 상에 제공되는 채널 영역용 반 노광 마스크를 보여주는 개략도이다. 도 1에 도시된 것과 같이, 게이트 라인 및 게이트 전극(4) 상으로 TFT의 채널 영역용 패턴을 형성하기 위하여, 반 노광 마스크는 채널 영역 반 노광 마스크 구조체(1), 드레인 마스크 구조체(2) 및 소스 마스크 구조체(3)를 포함한다.
도 2는 반 노광 마스크로 노광 및 현상(development)한 후의 채널 영역에서의 포토레지스터 패턴을 보여주는 평면도이다. 도 2에 도시된 것과 같이, 노광 및 현상 후의 채널 영역에서의 포토레지스터 패턴은 소스/드레인 금속층(9) 상에 형성된 드레인 포토레지스터(6), 채널 영역 포토레지스터(7) 및 소스 포토레지스터(8)를 포함한다.
도 3A는 도 2의 A-A선을 따라 취한 단면도이고, 도 3B는 도 2의 B-B선을 따라 취한 단면도이다. 도 3A 및 3B에 도시된 것과 같이, 게이트 절연층(14)은 게이트 라인 및 게이트 전극(4) 상에 형성되고, 활성층(12)은 게이트 절연층(14) 상에 형성되고, 소스/드레인 금속층(9)은 활성층(12) 상에 형성되며, 노광 포토레지스터 패턴은 소스/드레인 금속층(9) 상에 형성된다. 반 노광 영역에서 채널 영역 포토레지스터(7)의 두께는 (드레인 포토레지스터(6) 및 소스 포토레지스터(8)에 대응하는) 비 노광 영역(non-exposured region)에서의 포토레지스터의 두께보다는 얇지만, (소스/드레인 금속층(9)이 노광되는 영역에 대응되는) 전 노광 영역(fully exposured region)에서의 포토레지스터의 두께보다는 두껍다.
도 4는 반 노광 마스크로 식각(etching) 한 후의 채널 영역을 보여주는 평면도이다. 도 4에 도시된 것과 같이, 식각 후의 채널 영역은 채널 영역에서 노광된 활성층(12) 및 형성된 소스(13) 및 드레인(11)의 패턴을 포함한다.
실제 생산에 있어서, 노광 공정 동안, 전 노광 부분과 반 노광 부분 사이의 간섭뿐만 아니라, 반 노광 및 포토레지스터 두께의 불균일성 때문에 경계 영역에서 반 노광 부분의 두께가 감소 된다. 따라서, 습식 식각(wet etching), 건식 식각(dry etching), 클리닝(cleaning) 공정 등과 같은 노광 후속 공정은, 소스/드레인 금속 전극, 채널 영역 등의 주위의 활성층과 연결된 포토레지스터 부분에 손상을 주거나 하부 식각(under-etching)과 같은 파괴를 발생시킬 수 있다. 예를 들면, 도 5에 도시된 것과 같이, 채널의 분리(disconnection)와 같은 나쁜 특성이 발생할 수도 있다. 이러한 파괴들은 다음에는 채널 영역에서의 활성층을 파괴시켜, 결국 픽셀(pixel)의 전기적 특성에 영향을 끼친다. 현재의 생산 공정에 있어서 이에 대한 실재적인 대응책이 여전히 없으며, 실질적인 경제적 손실이 발생 되고 있다.
4 마스크 공정에서 반 노광 공정으로 실제로 생산하는 동안 발생하는 채널의 분리와 같은 문제점들의 관점에서, 본 발명의 실시예들은 반 노광된 채널 영역의 특성들을 향상시켜 소스/드레인의 연결 및 채널 영역에서 활성층의 분리와 같은 문제점들을 효과적으로 피할 수 있는 마스크를 제공한다.
본 발명의 제 1 특징에 따르면, 채널 영역 반 노광 마스크 구조체, 드레인 마스크 구조체, 및 소스 마스크 구조체를 포함하는 박막 트랜지스터(TFT) 제조용 마스크가 제공된다. 상기 채널 영역 반 노광 마스크 구조체는, TFT의 채널 영역에 대응되는 영역으로부터 확장되어 상기 영역 외부에 존재하는, 채널 영역 주변 반 노광 마스크 구조체를 포함한다.
본 발명의 제 2 특징에 따르면, 채널 영역을 포함하는 박막 트랜지스터(TFT)가 제공된다. 상기 TFT는 상기 채널 영역으로부터 확장되어 상기 채널 영역 외부에 존재하는 채널 영역 주변 확장 부분을 더 포함한다.
본 발명의 제 3 특징에 따르면, 채널 영역 및 채널 영역 주변 확장 부분을 포함하는 박막 트랜지스터(TFT) 제조 방법이 제공되며, 기판 상에 활성층 및 소스/드레인 금속층을 연속하여 형성한 후, 상기 반 노광 마스크로 상기 TFT의 상기 채널 영역은 소스/드레인 금속층 상에 도포된 포토레지스터를 패터닝하여 포토레지스터 패턴을 형성하는 단계에 의해 형성하고; 식각 마스크로서 상기 포토레지스터로 상기 활성층 및 소스/드레인 금속층을 패터닝하고; 상기 포토레지스터를 얇게 하여 상기 채널 영역 주변 확장 부분 및 상기 채널 영역의 소스/드레인 금속층을 노광하고, 상기 채널 영역 주변 확장 부분 및 상기 채널 영역의 소스/드레인 금속층을 식각 마스크로서 상기 잔류하는 포토레지스터 패턴으로 제거하여 활성 영역에서 상기 활성층을 노광하는 단계를 포함한다.
종래 기술과 비교할 때, 본 발명의 상기 실시예들에 따른 마스크는, 예를 들어, 마스크의 엽상 구조체(leaf-like structure) 등과 같은 확장 구조체를 주로 이용하여, 채널 영역의 활성층이 노광 및 식각 후에 바깥으로 확장되게 할 수 있으며, 여기서 반 노광 마스크 구조체는 채널 영역 주변 쪽으로 더 확장될 수 있다. 따라서, 손상될 수 있는 영역이 바깥쪽으로 이동되어 채널 영역의 무결점을 보존할 수 있다. 한편, 공정 중, 노광 균일성 및 포토레지스터의 두께 균일성을 상대적으로 제어하기 쉽기 때문에, 소스/드레인의 연결 및 활성층의 분리와 같은 문제들을 효과적으로 방지할 수 있다.
본 발명에 대한 다른 범주의 응용예는 이후 주어진 상세한 설명에 나타날 것이다. 그러나, 본 발명의 바람직한 실시예들로 제시되는 상세한 설명 및 구체적인 예시들은, 단지 예시의 방법으로 주어지는 것이며, 본 발명과 관련된 기술분야에서 통상의 지식을 가진자라면 다음의 상세한 설명으로부터 본 발명의 사상 및 범주 내에서 다양한 변형과 수정이 가능할 것임을 이해할 수 있을 것이다.
본 발명의 실시예들에 따른 박막 트랜지스터(TFT) 제조용 마스크는 소스/드레인 마스크 구조체 및 채널 영역 마스크 구조체를 포함하고, 상기 채널 영역 마스크 구조체는 채널 영역 주변 확장 마스크 구조체를 포함한다. 상기 마스크 구조체들의 재료는 크롬(chromium)과 같은 불투명 금속 또는 다른 재료일 수 있다. 현존하는 마스크 제조 공정이 상기 마스크를 제조하는데 사용될 수 있다.
종래 기술에 있어서의 채널 영역 반 노광 마스크 구조체와 대비하여 실제 생산에 있어서 채널 영역의 분리와 같은 문제의 관점에서 본다면, 본 발명에 따른 실시예들은 채널 영역 주변 확장 마스크 구조체가 부가적으로 제공되는 새로운 채널 영역 반 노광 마스크 구조체를 제공한다. 상기 채널 영역 주변 확장 마스크 구조체로, 공정 중 발생할 수 있는 상술한 결점들이 채널 영역 외부의 주변 영역으로 이동할 수 있다. 결과적으로 채널 영역의 정상적인 전기적 특성들이 더 이상 영향을 받지 않고, 명점 (bright-spot), 불균일 그레이 스케일(gray scale) 등과 같은 문제점들을 피할 수 있다.
제 1 실시예
도 6은 본 발명의 일 실시예에 따른 TFT의 채널 영역을 형성하는 반 노광 마스크를 보여주는 개략도이다.
도 6을 참조하면, 본 실시예의 마스크는 채널 영역 반 노광 마스크 구조체(1), 드레인 마스크 구조체(2), 및 소스 마스크 구조체(3)를 포함하며, 상기 채널 영역 반 노광 마스크 구조체(1)는 채널 영역 주변 반 노광 마스크 구조체(5)를 더 포함한다. 채널 영역 주변 반 노광 마스크 구조체(5)는 채널 영역으로부터 확 장되어 상기 채널 영역에 인접한 주변 영역에 배치된다. 여기서, 채널 영역은 "U"자 형상을 하고, 소스 마스크 구조체(3)는 U자 형상 부분을 포함하며, 드레인 마스크 구조체(2)는 소스 마스크 구조체(3)의 U자 형상 부분 쪽으로 부분적으로 확장된다.
도 6을 참조하면, 본 실시예에 있어서, 채널 영역 주변 반 노광 마스크 구조체(5)는 부분적으로 형성되거나, 그리드(grid) 형상(물론 메쉬(mesh) 형상이나 포어(pore) 형상도 가능하다)으로 형성된 부분을 가지며, 엽상 구조체(leaf-like structure)로 상기 드레인 마스크 구조체(2)의 양측에 대칭적으로 배치된다. 상기 구조(5)의 (채널 연장 방향에 수직인) 측면 방향의 가지(branch)들의 길이, 다시 말해 채널 영역에 수직인 방향을 따른 폭은, 상기 채널 영역으로부터 멀어질수록 줄어든다.
도 7은 반 노광 마스크로 노광 및 현상 한 후의 채널 영역을 보여주는 평면도이다. 도 8A는 도 7 의 C-C선을 따라 취한 단면도이고, 도 8B는 도 7의 D-D선을 따라 취한 단면도이다.
상기 도면들 7, 8A 및 8B에 도시된 것과 같이, 노광 및 현상 된 기판 표면 상의 포토레지스터 층에 있어서, (채널 영역 주변 확장 부분을 포함하여) 반 노광 영역에서의 포토레지스터(7)의 두께는 (드레인 포토레지스터(6) 및 소스 포토레지스터(8)에 대응하는) 비 노광 영역에서의 포토레지스터의 두께보다 얇고, (소스/드레인 금속층(9)을 노광하는 부분에 대응하는) 전 노광 영역에서의 포토레지스터의 두께보다는 두껍다.
도 9는 반 노광 마스크로 식각 한 후의 채널 영역을 보여주는 평면도이다. 도 9에 도시된 것과 같이, 식각 후의 채널 영역은 노광 된 채널영역에서의 활성층(12) 및 형성된 소스(13) 및 드레인(11)의 패턴을 포함한다. 종래 기술과 비교하면, 채널 영역의 활성층(12)이 바깥쪽으로 확장되고, 채널 영역 외부에 채널 영역 주변 연장 분분을 더 포함한다. 활성층(12)은 순차로 적층된 반도체층(예를 들면, 비정질 실리콘) 및 오믹층(예를 들면, n+ 도핑된 비정질 실리콘)을 포함할 수 있으며, 오믹층은 소스/드레인 금속층(9)과 접촉한다.
본 실시예에 따르면, 엽상 구조체 등에서의 확장 구조체는 마스크의 반 노광 부분에 형성되고, 반 노광 마스크 부분은 채널 영역의 주변 쪽으로 확장된다. 따라서, 채널 영역에서 활성층에 대한 손상이 효과적으로 방지될 수 있고, 공정 중 포토레지스터의 두께 균일성과 노광 균일성을 제어하기 쉽다. 또한, 채널 영역에서 활성층의 분리 및 소스/드레인의 연결과 같은 문제들이 효과적으로 방지될 수 있으며, 명점 및 그레이 스케일의 불균일 등과 같은 문제점들이 제거될 수 있다.
제 2 실시예
도 10은 본 발명의 다른 실시예에 있어서 채널 영역에 제공된 반 노광 마스크를 보여주는 개략도이다.
도 10을 참조하면, 본 실시예의 마스크는 채널 영역 반 노광 마스크 구조체(1), 드레인 마스크 구조체(2) 및 소스 마스크 구조체(3)를 유사하게 포함한다. 채널 영역 반 노광 마스크 구조체(1)는 채널 영역 주변 반 노광 마스크 구조체(5)를 더 포함한다. 본 실시예는 채널 영역 반 노광 마스크 구조체(1) 및 채널 영역 주변 반 노광 마스크 구조체(5)(즉, 채널 영역 주변 확장 부분) 모두 부분적으로 포어 형상 또는 메쉬 형상을 취한다는 점이 제 1 실시예와 다르고, 상기 구조(5)는 드레인 마스크 구조체(2)의 양 측면에 대칭적으로 정렬된다. 채널 영역 주변 반 노광 마스크 구조체(5)는 상기 채널 영역으로부터 바깥쪽으로 확장된다. 반 노광 마스크 구조체는 제 1 실시예와 동일한 효과 및 기능을 가진다.
제 3 실시예
도 11은 본 발명의 또 다른 실시예에 있어서 채널 영역에 제공된 반 노광 마스크를 보여주는 개략도이다.
도 11을 참조하면, 본 실시예의 마스크는 채널 영역 반 노광 마스크 구조체(1), 드레인 마스크 구조체(2), 및 소스 마스크 구조체(3)를 유사하게 포함한다. 채널 영역 반 노광 마스크 구조체(1)는 채널 영역 주변 반 노광 마스크 구조체(5)를 더 포함한다. 본 실시예는 채널 영역 반 노광 마스크 구조체(1) 및 채널 영역 주변 반 노광 마스크(5)의 형상이 제 1 실시예 및 제 2 실시예와 다르다. 본 실시예에 있어서, 채널 영역 반 노광 마스크 구조체(1)는 선분(line segment) 형상인 반면, 채널 영역 주변 반 노광 마스크 구조체(5)는 채널 영역에 수직 방향을 따라 확장된 선분 형상이다. 채널 영역 반 노광 마스크 구조체(1) 및 채널 영역 주변 반 노광 마스크 구조체(5)는 모두 부분적으로 포어 형상이나 메쉬 형상일 수 있다. 채널 영역 주변 반 노광 마스크 구조체(5)는 채널 영역으로부터 바깥쪽으로 확장된다. 반 노광 마스크 구조체는 제 1 실시예와 동일한 효과 및 기능을 가진다.
또한, 본 발명의 실시예들은 상기 실시예들에 기재된 마스크로 TFT를 제조하 는 방법, 및 그 방법에 의해 제조된 TFT를 제공한다.
본 발명의 실시예에 따른 제조 방법은 기판 상에 활성층 및 소스/드레인 금속층을 연속적으로 증착한 다음, 소스/드레인 금속층에 포토레지스터를 도포하는 과정을 포함한다. TFT용 채널 영역 상에 도포되어 형성된 포토레지스터는 상술한 실시예들에 의한 마스크에 의해 노광 및 현상되고, 반 노광된 포토레지스터 패턴은 상기 TFT의 채널 영역용의 식각 마스크로 얻어진다. 결과적인 식각 마스크는 채널 영역 주변 확장 부분을 가진다. 상기 식각 마스크로, 소스/드레인 금속층과 활성층이 패터닝되고; 다음, 포토레지스터 패턴은, 예를 들어, 에싱(ashing) 공정에 의해 얇아져, TFT의 채널 영역 및 주변 확장 부분에서의 소스/드레인 금속층을 노광하고; 마침내, 남아있는 포토레지스터 패턴을 식각 마스크로 하여, 채널 영역의 소스/드레인 금속층 및 TFT의 주변 확장 부분이 제거되어 채널 영역에서 활성층을 노광하고, 채널 영역 및 TFT의 주변 확장 부분을 형성한다.
채널 영역에서 활성층을 노광하기 위한 식각에 있어서, 활성층이 반도체층 과 함께 적층된 오믹층을 포함하는 경우에, 채널 영역의 오믹층은 또한 제거되고, 반도체층만 남는다. 즉, 채널 영역에서의 활성층은 반도체층만 포함한다.
결과적인 TFT 채널 영역은, 종래 기술에서는 존재하지 않는, 이와 연결된 채널 영역 주변 확장 부분을 가진다. 채널 영역 주변 확장 부분의 폭은 채널 영역에 수직한 방향을 따라 채널 영역으로부터 멀어질수록 줄어든다.
상술한 모든 실시예들은 본 발명에 대한 예시이다. 실제, 4 마스크 공정에 있어서, 채널 영역 반 노광 마스크를 확장하는 설계 구조에 의해 채널 영역을 상기 채널 영역으로부터 확장하는 모든 기술적 해법들은 채널 영역의 특별한 구조에 관계없이 본 발명의 범위 및 사상에 포함된다. 활성층은 채널 영역의 다른 구조를 이용하여 바깥쪽으로 확장될 수 있으며, 그 결과 채널 영역이 효과적으로 보호될 수 있다.
상술한 실시예들은 본 발명을 설명하는 데 사용되어야 할 것이며 본 발명을 제한해서는 안 된다. 비록 여기에 본 발명이 바람직한 실시예들에 관하여 상세하게 기술되었지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 필요하다면 본 발명은 다른 재료 및 장비에 의해서도 가능하며, 본 발명의 사상 및 범주로부터 분리되지 않고 이의 다양한 수정 및 균등범위가 도출될 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 있어서 채널 영역에 제공된 반 노광 마스크를 보여주는 개략도다.
도 2는 종래 기술에 있어서 반 노광 마스크로 노광 및 현상 한 후의 채널 영역을 보여주는 평면도이다.
도 3A는 도 2의 A-A선을 따라 취한 단면도이고, 도 3B는 도 2의 B-B선을 따라 취한 단면도이다.
도 4는 종래 기술에 있어서 반 노광 마스크로 식각 한 후의 채널 영역을 보여주는 평면도이다.
도 5는 종래 기술에 있어서 반 노광 마스크로 클리닝 한 후의 채널의 분리(disconnection)을 보여주는 개략도이다.
도 6은 본 발명의 일 실시예에 있어서 채널 영역에 제공된 반 노광 마스크를 보여주는 개략도이다.
도 7은 본 발명의 일 실시예에 있어서 반 노광 마스크로 노광 및 현상 후의 채널 영역을 보여주는 평면도이다.
도 8A는 도 7 의 C-C선을 따라 취한 단면도이고, 도 8B는 도 7의 D-D선을 따라 취한 단면도이다.
도 9는 본 발명의 일 실시예에 있어서 반 노광 마스크로 식각 한 후의 채널 영역을 보여주는 평면도이다.
도 10은 본 발명의 다른 실시예에 있어서 채널 영역에 제공된 반 노광 마스 크를 보여주는 개략도이다.
도 11은 본 발명의 또 다른 실시예에 있어서 채널 영역에 제공된 반 노광 마스크를 보여주는 개략도이다.

Claims (11)

  1. 채널 영역 반 노광 마스크 구조체, 드레인 마스크 구조체, 및 소스 마스크 구조체를 포함하고,
    상기 채널 영역 반 노광 마스크 구조체는, 박막 트랜지스터의 채널 영역에 대응되는 부분으로부터 확장되어 상기 채널 영역에 대응되는 부분 외부에 존재하는, 채널 영역 주변 반 노광 마스크 구조체를 포함하는 박막 트랜지스터 제조용 마스크.
  2. 제1항에 있어서,
    상기 채널 영역 반 노광 마스크 구조체는 그리드(grid) 형상, 메쉬(mesh) 형상 및 포어(pore) 형상으로 구성된 그룹으로부터 선택된 하나의 형상으로 된 박막 트랜지스터 제조용 마스크.
  3. 제1항에 있어서,
    상기 채널 영역에 수직 방향을 따라, 상기 채널 영역으로부터 거리가 멀어질수록 상기 채널 영역 주변 반 노광 마스크 구조체의 폭이 줄어드는 박막 트랜지스터 제조용 마스크.
  4. 제1항에 있어서,
    상기 채널 영역 반 노광 마스크 구조체는 전체적으로 엽상 구조체인 박막 트랜지스터 제조용 마스크.
  5. 제4항에 있어서,
    상기 엽상 구조체는 그리드 형상으로 된 부분을 가지는 박막 트랜지스터 제조용 마스크.
  6. 제4항에 있어서,
    상기 엽상 구조체는 메쉬 형상으로 된 부분을 가지는 박막 트랜지스터 제조용 마스크.
  7. 제4항에 있어서,
    상기 엽상 구조체는 포어 형상으로 된 부분을 가지는 박막 트랜지스터 제조용 마스크.
  8. 제1항에 있어서,
    상기 채널 영역 반 노광 마스크 구조체, 드레인 마스크 구조체, 소스 마스크 구조체 및 채널 영역 주변 반 노광 마스크 구조체는 크롬(chromium)으로 구성된 박막 트랜지스터 제조용 마스크.
  9. 채널 영역, 및 상기 채널 영역으로부터 확장되고 상기 채널 영역 외부에 존재하는, 채널 영역 주변 확장 부분을 포함하는 박막 트랜지스터.
  10. 제 9항에 있어서,
    상기 채널 영역에 수직 방향을 따라, 상기 채널 영역으로부터 거리가 멀어질수록 상기 채널 영역 주변 확장 부분의 폭이 줄어드는 박막 트랜지스터.
  11. 채널 영역 및 채널 영역 주변 확장 부분을 포함하는 박막 트랜지스터(TFT)의 제조 방법으로서,
    기판 상에 활성층 및 소스/드레인 금속층을 연속적으로 형성한 후, 상기 TFT의 상기 채널 영역 및 상기 채널 영역 주변 확장 부분은,
    상기 소스/드레인 금속층 상에 도포된 포토레지스터를 상기 청구항 제1항에 따른 반 노광 마스크로 패터닝하여 포토레지스터 패턴을 형성하는 단계;
    식각 마스크로서 상기 포토레지스터 패턴으로 상기 소스/드레인 금속층 및 활성층을 패터닝하는 단계; 및
    상기 포토레지스터를 에싱 공정에 의해 얇게 하여 상기 채널 영역 주변 확장 부분 및 상기 채널 영역의 소스/드레인 금속층을 노광하고, 잔류하는 상기 포토레지스터 패턴을 식각 마스크로 하여, 상기 채널 영역 주변 확장 부분 및 상기 채널 영역의 소스/드레인 금속층을 제거하여 상기 채널 영역에서 상기 활성층을 노광하는 단계;를 포함하는 TFT 제조 방법.
KR1020080031273A 2007-05-30 2008-04-03 Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법 KR100938193B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200710099780.X 2007-05-30
CNA200710099780XA CN101315517A (zh) 2007-05-30 2007-05-30 像素沟道区的掩模版及用该掩模版形成的薄膜晶体管

Publications (2)

Publication Number Publication Date
KR20080105987A KR20080105987A (ko) 2008-12-04
KR100938193B1 true KR100938193B1 (ko) 2010-01-21

Family

ID=40087147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031273A KR100938193B1 (ko) 2007-05-30 2008-04-03 Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8062811B2 (ko)
JP (1) JP5430075B2 (ko)
KR (1) KR100938193B1 (ko)
CN (1) CN101315517A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846875B (zh) * 2009-03-25 2011-11-16 华映视讯（吴江）有限公司 用以定义tft的源极、漏极与半导体层的图案的灰阶光罩
CN103969940A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 相移掩模板和源漏掩模板
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
CN105892221B (zh) * 2016-06-07 2019-10-01 深圳市华星光电技术有限公司 半色调掩模板及tft基板的制作方法
JP7258668B2 (ja) * 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
CN111081718B (zh) * 2019-12-11 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板
CN113917784A (zh) * 2021-10-11 2022-01-11 桂林理工大学 一种基于套刻技术的顶栅结构全固态记忆晶体管多变量掩膜版

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005037933A (ja) 2003-06-30 2005-02-10 Hoya Corp グレートーンマスクの製造方法及びグレートーンマスク
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
KR100800301B1 (ko) 2005-07-05 2008-02-01 주식회사 에스앤에스텍 그레이톤 블랭크마스크 및 포토마스크 제조방법
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100464204B1 (ko) * 2001-06-08 2005-01-03 엘지.필립스 엘시디 주식회사 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
JP4221314B2 (ja) 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
US7719008B2 (en) * 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP2005037933A (ja) 2003-06-30 2005-02-10 Hoya Corp グレートーンマスクの製造方法及びグレートーンマスク
KR100800301B1 (ko) 2005-07-05 2008-02-01 주식회사 에스앤에스텍 그레이톤 블랭크마스크 및 포토마스크 제조방법
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법

Also Published As

Publication number Publication date
US8062811B2 (en) 2011-11-22
US20080296665A1 (en) 2008-12-04
JP5430075B2 (ja) 2014-02-26
KR20080105987A (ko) 2008-12-04
JP2008300822A (ja) 2008-12-11
CN101315517A (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
KR100938193B1 (ko) Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US8349631B2 (en) Method for fabricating thin film transistor array substrate
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
TWI674662B (zh) 陣列基板的製造方法
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20100075451A1 (en) Method for manufacturing a thin film structure
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
KR20100133170A (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
KR100679516B1 (ko) 액정 표시 장치 및 그의 제조 방법
TW201322340A (zh) 畫素結構及其製作方法
CN111446264A (zh) 阵列基板及其制造方法
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
KR100735193B1 (ko) 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크
CN113267955B (zh) 半透过掩膜版和阵列基板制作的方法
CN111129037A (zh) Tft阵列基板及其制作方法
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20060056694A (ko) 마스크 및 이를 이용한 어레이 기판의 제조 방법
KR101291896B1 (ko) 표시장치용 박막트랜지스터 제조방법
KR102303957B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 11