KR20070001548A - 액정표시장치용 어레이 기판의 제조방법 - Google Patents
액정표시장치용 어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR20070001548A KR20070001548A KR1020050057107A KR20050057107A KR20070001548A KR 20070001548 A KR20070001548 A KR 20070001548A KR 1020050057107 A KR1020050057107 A KR 1020050057107A KR 20050057107 A KR20050057107 A KR 20050057107A KR 20070001548 A KR20070001548 A KR 20070001548A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- photoresist pattern
- layer
- forming
- gate electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 과잉 식각과 리프트 오프(lift-off) 공정에 의해 기판 내면에 게이트 전극을 증착시켜 어레이 기판을 형성하는 것이다. 이는, 게이트 전극에 의한 단차가 제거되어, 공정이 편리해지며, 배향액의 도포 및 러빙(rubbing)이 제대로 되어 화질 높은 액정표시장치를 제공하는 것을 목적으로 한다.
과잉 식각, 리프트 오프(lift-off)
Description
도 1은 일반적인 어레이 기판의 일부 평면도
도 2a 내지 2e는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 일반적인 5 마스크 공정에서 1 마스크 공정인 게이트 전극의 형성을 순서대로 도시한 공정 단면도
도 3a 내지 3g는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 게이트 전극의 형성 이후의 공정을 일반적인 5 마스크 공정 순서에 따라 도시한 공정 단면도
도 4a 내지 4e는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 본 발명의 실시예에 따른 일반적인 5 마스크 공정에서 1 마스크 공정인 게이트 전극의 형성을 순서대로 도시한 공정 단면도
도 5a 내지 5g는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 본 발명의 실시예에 따른 게이트 전극의 형성 이후의 공정을 일반적인 5 마스크 공정 순서에 따라 도시한 공정 단면도
본 발명은 액정표시장치에 관한 것으로, 특히 기판 내부에 게이트 전극을 증착시키는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
도 1은 일반적인 어레이 기판의 일부 평면도를 도시한 것으로서, 투명한 기판(10) 상에 게이트 배선(2)과 데이터 배선(12)이 교차하여 화소 영역(P)을 정의하며, 상기 게이트 배선(2)과 데이터 배선(12)의 교차점에 박막트랜지스터(T)가 위치한다. 박막트랜지스터(T)는 게이트 배선(2)과 연결되어 주사 신호를 인가 받는 게이트 전극(4)과, 데이터 배선(12)과 연결되어 화상 신호를 인가 받는 소스 전극(14) 및 이와 소정간격 이격된 드레인 전극(18), 그리고 게이트 전극(4) 상부에 위치하고 소스 전극(14) 및 드레인 전극(18)의 하부에 위치하는 반도체층(7)으로 구성된다. 또한, 화소 영역(P) 상에는 드레인 전극(18)과 연결되는 투명한 화소 전극(22)이 형성되어 있다. 상기 드레인 전극(18)은 콘택홀(17)을 통하여 화소 전극(22)과 연결되어 있다.
이와 같은 구성을 가진 어레이 기판은 일반적인 5 마스크 공정으로 제작된 것이며, 도면을 참조하여 일반적인 5 마스크 공정에 의한 어레이 기판의 제조 방법에 대해 설명한다.
도 2a 내지 2e는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 일반적인 5 마스크 공정 순서에 따라 도시한 공정 단면도로서, 특히 스위칭 소자인 박막트랜지스터 부분을 나타낸다.
먼저 도 2a에 도시한 바와 같이, 투명한 기판(10) 상에 제 1 금속층(1)을 형 성한 후, 제 1 마스크 공정을 거치게 된다. 즉, 도 2b에 도시한 바와 같이, 제 1 금속층(1) 상부로 포토레지스트 (이하 PR이라 한다)를 도포하여 PR층(3)을 형성하며, 이때 이 PR층(3)은 빛을 받은 부분이 노광되어 현상되는 포지티브형(positive type)을 예로 든다. 그리고 PR층(3)이 형성된 기판(10) 상부로 투과 영역(A)과 차단 영역(B)으로 구성된 마스크(40)를 위치시킨다. 연속하여, 상기 마스크(40) 상부에서 투명한 기판(10)을 향해 빛을 조사하는 노광 공정(exposure)과, 노광된 부분을 제거하는 현상 공정(develop)을 진행한다. 이와 같은 공정으로, 도 2c에 도시한 바와 같이, PR패턴(3)이 형성된다. 다음으로, 도 2d에 도시한 바와 같이, 상기 PR패턴(3) 주변으로 노출된 제 1 금속층(1)을 습식 식각하여 제거한 다음, 도 2e에 도시한 바와 같이, 상기 PR패턴(3)은 애싱 공정(ashing)에 의해 제거되어 게이트 전극(4)이 형성된다.
전술한 바와 같이, 종래의 어레이 기판은 제 1 마스크 공정에 의해 형성된 게이트 전극으로 인하여 단차가 형성된다. 이러한 단차는 게이트 전극 이후의 공정에 의해 형성될 반도체 층, 소스 및 드레인 전극과 중첩되면서 복잡하고 다양한 단차를 형성하게 된다. 한편, 액정표시장치의 셀(cell) 공정시, 액정 주입 이전에 배향액의 도포와 러빙(rubbing)이 이뤄지는데, 전술한 단차로 인하여 이러한 러빙(rubbing)이 제대로 되지 않아 화질의 열화가 발생할 수 있다.
연속하여, 제 1 마스크 공정에 의해 형성된 게이트 전극(4) 이후의 공정을 설명함으로써 종래의 어레이 기판의 제조방법을 완성한다.
도 3a 내지 3g는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 게이트 전극의 형성 이후 의 공정을 일반적인 5 마스크 공정 순서에 따라 도시한 공정 단면도이다.
도 3a에서 도시한 바와 같이, 게이트 전극(4)이 형성된 기판(10) 전면에 게이트 절연막(5)과, 순수 비정질 실리콘층(7a)과, 불순물 비정질 실리콘층(7b)을 적층한다. 상기 순수 비정질 실리콘층(7a)과 불순물 비정질 실리콘층(7b)을 합쳐서 반도체 층(7)이라고 부른다.
다음으로 제 2 마스크 공정이 진행되는 바, 도 3b에서 도시한 바와 같이, 상기 불순물 비정질 실리콘층(7b) 상부로 PR층(13)을 형성하고, 상기 PR층(13)이 형성된 기판 상부에 투과 영역(A)과 차단 영역(B)으로 구성된 마스크(50)를 위치시킨다. 연속하여, 노광 공정(exposure)과 현상 공정(develop)을 거쳐, 건식 식각(etching)공정과 애싱(ashing)공정을 진행하게 되면, 도 3c에서 도시한 바와 같이 반도체 층(7)이 형성된다.
연속하여, 도 3d에서 도시한 바와 같이, 상기 반도체층(7)과 노출된 게이트 절연막(5) 위로 제 2 금속층(11)을 적층한 뒤, 제 3 마스크 공정을 진행하여 도 3e에서 도시한 바와 같이, 소스 전극(14)과 드레인 전극(18)을 형성한다. 이후, 상기 소스 및 드레인 전극(14,18) 사이로 노출된 부분을 건식 식각하여 채널(CH)을 형성하여 하부의 순수 비정질 실리콘층(7a)을 노출시킨다.
연속하여, 도 3f에서 도시한 바와 같이, 상기 소스 및 드레인 전극(14,18) 위로 전면에 벤조사이클로부텐(BCB)과, 아크릴(acryl)계 수지(resin) 등의 투명한 유기절연물질 중 선택된 하나를 도포하거나, 질화 실리콘(SiNX)과 산화 실리콘 (SiO2) 등의 무기절연물질 중 선택된 하나를 증착하여 보호막(15)을 형성한 뒤, 제 4 마스크 공정을 진행하여 드레인 전극(18)을 노출시키는 드레인 콘택홀(17)을 형성한다.
연속하여, 도 3g에서 도시한 바와 같이,상기 보호층(15)위로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 중 선택된 하나를 증착하고, 제 5 마스크 공정을 진행하여 드레인 전극(18)과 접촉하는 화소 전극(22)을 형성함으로써 어레이 기판을 완성한다.
전술한 바와 같은 공정으로 종래의 방법에 따른 액정표시장치용 어레이 기판을 제작할 수 있다. 그러나, 게이트 전극 형성시부터 발생한 단차로 인하여, 그 이후에 형성된 소스 및 드레인 전극과 중첩되면서 더욱 복잡하고 다양한 단차가 발생한다. 이러한 단차로 인하여 배향액의 도포와 러빙(rubbing)이 제대로 되지 않아, 액정 분자의 배향이 일정하지 않으며, 이에 따라 빛의 투과율이 고르지 못하여, 표시 품질이 저하된다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 기판의 과잉 식각과 리프트 오프(lift off) 방법으로 게이트 전극을 기판 내부에 증착시킴으로써, 게이트 전극에 의해 발생하는 단차를 제거하여, 화질 높은 액정표시장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 상기 기판의 일부가 노출되는 형태의 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 하부로 언더컷(undercut)이 형성되도록 상기 기판을 과식각하는 단계와; 상기 노출된 기판과 상기 포토레지스트 패턴 전면에 금속 층을 형성하는 단계와; 리프트 오프(lift-off) 공정을 진행하여 상기 포토레지스트 패턴 및 그 상부의 상기 금속층을 제거함으로써 기판 내부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 내부에 형성된 상기 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 반도체 층과 소스 및 드레인 전극을 형성하는 단계와; 상기 노출된 절연막과 상기 소스 및 드레인 전극 위로 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 기판을 과식각하는 단계는, 상기 기판의 노출된 부분을 식각하는 단계와; 상기 포토레지스트 패턴에 의해 노출되지 않은 기판을 과식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 기판을 식각하는 단계는, 습식 식각하는 것을 특징으로 한다.
또한, 상기 기판의 노출된 부분을 식각하는 단계에서, 약 1500~3500Å의 깊이로 식각되는 것을 특징으로 한다.
또한, 상기 노출되지 않은 기판을 과식각하는 단계에서, 좌우로 각각 약 2㎛ 의 폭으로 식각되는 것을 특징으로 한다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 상기 기판의 일부가 노출되는 형태의 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 하부로 언더컷(undercut)이 형성되도록 상기 기판을 과식각하는 단계와; 상기 노출된 기판과 상기 포토레지스트 패턴 전면에 금속 층을 형성하는 단계와; 리프트 오프(lift-off) 공정을 진행하여 상기 포토레지스트 패턴 및 그 상부의 상기 금속층을 제거함으로써 기판 내부에 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.
본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 일부 평면도는 도 1에서 도시한 바와 같으며, 도 4a 내지 4e는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 본 발명의 실시예에 따른 일반적인 5 마스크 공정에서 1 마스크 공정인 게이트 전극의 형성을 순서대로 도시한 공정 단면도를 나타낸다.
또한, 도 4a 내지 4e의 각 위치는, 도 2a 내지 2e에서와 같이, 도 1의 평면도에서의 각 위치와 대응하며, 그 번호들은 100을 더한 숫자로 표기하였다.
먼저 도 4a에 도시한 바와 같이, 기판 상에 금속층을 형성하여 게이트 전극을 형성하는 종래의 제 1 마스크 공정과는 달리, 투명한 유리 기판(110) 전면에 포지티브(positive type)형 포토레지스트(photo-resist)를 도포하여 PR층(103)을 형성한다. 상기 PR층 위로 투과 영역(A)과 차단 영역(B)으로 구성된 마스크(140)를 위치시킨다. 연속하여, 상기 마스크(140) 상부에서 투명한 기판(110)을 향해 빛을 조사하는 노광 공정(exposure)과, 노광된 부분을 제거하는 현상 공정(develop)을 진행한다. 이와 같은 공정으로, 도 4b에 도시한 바와 같이, PR패턴(103)이 형성된다.
다음으로, 도 4c에 도시한 바와 같이, 투명한 기판(110)을 불소(HF)등이 포함된 식각액으로 습식 식각(wet etching)하게 되는데, 이때 후속 공정에서 형성되는 게이트 전극의 두께만큼 식각하는데, 예를 들어, 게이트 전극의 두께는 약 1500~3500Å정도이며, 바람직하게는 약 2500Å정도이다. 더욱이, 유리 기판(110)은 PR패턴(103)에 의해 노출되지 않은 부분까지 과잉 식각(over-etching)이 되는데, 이때 언더컷(undercut)이 발생하게 되며, 과잉 식각하는 이유는 이후에 진행되는 리프트 오프(lift-off)를 용이하게 하기 위함이다. 과잉 식각시, 리프트 오프(lift-off)가 충분히 가능하게 되는 범위는 약 2㎛ 정도이므로, 좌우로 약 2㎛ 정도 식각하면 된다. 한편, 식각 방법으로는 건식 식각(dry etching)과 습식 식각(wet etching)의 방법이 있는데, 건식 식각을 할 경우에는, 과잉 식각의 어려움이 있어, 언더컷(undercut)이 발생하지 않는 수직으로만 식각이 되므로 차후에 진행될 리프트 오프(lift-off)가 용이하지 않게 된다.
연속하여, 도 4d에서 도시한 바와 같이, 과잉 식각된 유리 기판(110)과 그 위에 형성된 PR패턴(103) 전면에 금속 물질(104a)을 증착시킨다. 이는, 상기 언더컷(undercut)에 의하여, PR패턴(103) 상부의 금속층(104a)과 식각된 기판(110)내의 금속층(104a)이 연결되지 않고 끊어지게 되어, 결과적으로 유리 기판(110) 내부에 금속 물질(104a)이 증착되어, 기판(110) 내부에 게이트 전극이 형성되게 된다.
다음으로, 리프트 오프(lift-off) 공정으로 PR패턴(103)과 PR패턴(103)위에 형성된 금속 물질(104a)이 함께 제거함으로써, 도 4e에서 도시한 바와 같이, 유리 기판(110) 내부에 게이트 전극(104)이 형성된다. 이렇게 포토레지스트 및 그 상부에 형성된 물질층이 스트립(strip)공정에서 동시에 제거되는 것을 리프트 오프(lift-off) 공정이라 한다.
전술한 바와 같이, 본 발명에 따른 어레이 기판은 제 1 마스크 공정에 의해 기판 내부에 게이트 전극이 증착되어 형성된다. 즉, 기판 위에 게이트 전극이 형성되는 종래 기술과는 달리, 게이트 전극만큼의 단차는 발생하지 않는다. 따라서, 게이트 전극 이후의 공정에 의해 형성될 반도체 층, 소스 및 드레인 전극과 중첩되면서 종래 기술보다는 복잡하지 않은 단차를 형성하게 되어, 결과적으로 단차는 줄어들게 된다. 한편, 액정표시장치의 셀(cell) 공정시, 액정 주입 이전에 배향액의 도포와 러빙(rubbing)이 이뤄지는데, 단차가 줄어듦으로써 러빙(rubbing)이 골고루 잘 진행되며, 이로 인하여 액정 분자의 배향이 일정한 방향으로 배열됨에 따라 빛의 투과율이 증가되어 액정표시장치의 품질이 향상된다.
연속하여, 제 1 마스크 공정에 의해 형성된 게이트 전극(104) 이후의 공정을 설명함으로써 본 발명에 따른 어레이 기판의 제조방법을 완성한다.
도 5a 내지 5g는 도 1의 Ⅱ-Ⅱ＇을 따라 절단하여, 본 발명의 실시예에 따른 게이트 전극의 형성 이후의 공정을 일반적인 5 마스크 공정 순서에 따라 도시한 공정 단면도이다. 또한, 도 5a 내지 5g의 각 위치는, 도 3a 내지 3g에서와 같이, 도 1의 평면도에서의 각 위치와 대응하며, 그 번호들은 100을 더한 숫자로 표기하였다.
도 5a에서 도시한 바와 같이, 게이트 전극(104)이 내부에 형성된 유리 기판(110) 전면에 게이트 절연막(105)과, 순수 비정질 실리콘층(107a)과, 불순물 비정질 실리콘층(107b)을 적층한다. 상기 순수 비정질 실리콘층(107a)과 불순물 비정질 실리콘층(107b)을 합쳐서 반도체 층(107)이라고 부른다.
다음으로 제 2 마스크 공정이 진행되는 바, 도 5b에서 도시한 바와 같이, 상기 불순물 비정질 실리콘층(1097b) 상부로 PR층(113)을 형성하고, 상기 PR층(113)이 형성된 기판 상부에 투과 영역(A)과 차단 영역(B)으로 구성된 마스크(150)를 위치시킨다. 연속하여, 노광 공정(exposure)과 현상 공정(develop)을 거쳐, 건식 식각(etching)공정과 애싱(ashing)공정을 진행하게 되면, 도 5c에서 도시한 바와 같이 반도체 층(107)이 형성된다. 이때, 형성된 반도체 층(107)은 기판(110)내부에 게이트 전극이 형성됨으로 인하여 반도체 층(107) 자체의 단차는 생기지 않게 된다.
연속하여, 도 5d에서 도시한 바와 같이, 상기 반도체층(107)과 노출된 게이트 절연막(105) 위로 제 2 금속층(111)을 적층한 뒤, 제 3 마스크 공정을 진행하여 도 5e에서 도시한 바와 같이, 소스 전극(114)과 드레인 전극(118)을 형성한다. 이후, 상기 소스 및 드레인 전극(114,118) 사이로 노출된 부분을 건식 식각하여 채널(CH)을 형성하여 하부의 순수 비정질 실리콘층(107a)을 노출시킨다.
연속하여, 도 5f에서 도시한 바와 같이, 상기 소스 및 드레인 전극(114,118) 위로 전면에 벤조사이클로부텐(BCB)과, 아크릴(acryl)계 수지(resin) 등의 투명한 유기절연물질 중 선택된 하나를 도포하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2) 등의 무기절연물질 중 선택된 하나를 증착하여 보호막(115)을 형성한 뒤, 제 4 마스크 공정을 진행하여 드레인 전극(118)을 노출시키는 드레인 콘택홀(117)을 형성한다.
연속하여, 도 5g에서 도시한 바와 같이,상기 보호층(115)위로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 중 선택된 하나를 증착하고, 제 5 마스크 공정을 진행하여 드레인 전극(118)과 접촉하는 화소 전극(122)을 형성함으로써 본 발명에 따른 어레이 기판을 완성한다.
한편, 본 발명의 실시예는 전술한 게이트 전극에 한정되지 않으며, 모든 금속 배선에 적용할 수 있다 할 것이다.
본 발명에 따른 어레이 기판의 제조방법은, 일례로서 일반적인 5 마스크 공정을 진행하여 설명하였으나, 본 발명의 핵심은 게이트 전극의 형성 과정에 있으므로, 이를 포함하여 본 발명의 범위를 벗어나지 않는 한 마스크 공정 수는 어떤 것이든 무방하다 할 것이다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 과잉 식각과 리프트 오프(lift-off) 공정으로 기판 내부에 게이트 전극을 증착시켜 형성함 으로써, 게이트 전극에 의한 단차가 발생하지 않으므로, 종래의 어레이 기판의 제조 방법에 따른 액정표시장치보다 단차가 줄어들게 된다. 따라서, 공정의 편이와 셀 공정시 배향액의 도포후의 러빙(rubbing)이 제대로 되어 표시 품질이 향상되는 효과가 있다.
Claims (6)
- 기판 상에 상기 기판의 일부가 노출되는 형태의 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 하부로 언더컷(undercut)이 형성되도록 상기 기판을 과식각하는 단계와;상기 노출된 기판과 상기 포토레지스트 패턴 전면에 금속 층을 형성하는 단계와;리프트 오프(lift-off) 공정을 진행하여 상기 포토레지스트 패턴 및 그 상부의 상기 금속층을 제거함으로써 기판 내부에 게이트 전극을 형성하는 단계와;상기 게이트 전극이 내부에 형성된 상기 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위에 반도체 층과 소스 및 드레인 전극을 형성하는 단계와;상기 노출된 절연막과 상기 소스 및 드레인 전극 위로 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 기판을 과식각하는 단계는,상기 기판의 노출된 부분과 노출되지 않은 부분을 식각하는 것을 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 기판을 식각하는 단계는, 습식 식각하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 기판의 노출된 부분은 약 1500~3500Å의 깊이로 식각되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 기판의 노출되지 않은 부분은 좌우로 각각 약 2㎛의 폭으로 식각되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
- 기판 상에 상기 기판의 일부가 노출되는 형태의 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 하부로 언더컷(undercut)이 형성되도록 상기 기판을 과식각하는 단계와;상기 노출된 기판과 상기 포토레지스트 패턴 전면에 금속 층을 형성하는 단계와;리프트 오프(lift-off) 공정을 진행하여 상기 포토레지스트 패턴 및 그 상부의 상기 금속층을 제거함으로써 기판 내부에 금속 배선을 형성하는 단계를 포함하는 금속 배선의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057107A KR20070001548A (ko) | 2005-06-29 | 2005-06-29 | 액정표시장치용 어레이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057107A KR20070001548A (ko) | 2005-06-29 | 2005-06-29 | 액정표시장치용 어레이 기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070001548A true KR20070001548A (ko) | 2007-01-04 |
Family
ID=37868923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057107A KR20070001548A (ko) | 2005-06-29 | 2005-06-29 | 액정표시장치용 어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070001548A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795969B1 (ko) * | 2006-07-11 | 2008-01-21 | 노바테크인더스트리 주식회사 | 패널의 박형화 장치 및 방법 |
| US8211797B2 (en) | 2007-11-05 | 2012-07-03 | Samsung Electronics Co., Ltd. | Metal wiring layer and method of fabricating the same |
| KR101432807B1 (ko) * | 2007-03-20 | 2014-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2005
- 2005-06-29 KR KR1020050057107A patent/KR20070001548A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795969B1 (ko) * | 2006-07-11 | 2008-01-21 | 노바테크인더스트리 주식회사 | 패널의 박형화 장치 및 방법 |
| KR101432807B1 (ko) * | 2007-03-20 | 2014-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US8211797B2 (en) | 2007-11-05 | 2012-07-03 | Samsung Electronics Co., Ltd. | Metal wiring layer and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| US8058087B2 (en) | Method for fabricating thin film transistor array substrate | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| US8017423B2 (en) | Method for manufacturing a thin film structure | |
| KR101241129B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN111223815B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| KR100919636B1 (ko) | 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법 | |
| WO2013143321A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| KR100528883B1 (ko) | 액정표시장치의 제조방법 | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100744404B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR20130027207A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101903671B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101493224B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20060123810A (ko) | 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2005215434A (ja) | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 | |
| KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100864209B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| KR101187718B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR101022806B1 (ko) | 고개구율 어레이 기판의 제조 방법 | |
| CN107402485B (zh) | 阵列基板及其制作方法、液晶显示设备及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |