KR101432807B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101432807B1
KR101432807B1 KR1020070027027A KR20070027027A KR101432807B1 KR 101432807 B1 KR101432807 B1 KR 101432807B1 KR 1020070027027 A KR1020070027027 A KR 1020070027027A KR 20070027027 A KR20070027027 A KR 20070027027A KR 101432807 B1 KR101432807 B1 KR 101432807B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
gate
wiring
forming
Prior art date
Application number
KR1020070027027A
Other languages
English (en)
Other versions
KR20080085454A (ko
Inventor
이준동
김강석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070027027A priority Critical patent/KR101432807B1/ko
Publication of KR20080085454A publication Critical patent/KR20080085454A/ko
Application granted granted Critical
Publication of KR101432807B1 publication Critical patent/KR101432807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 배선의 단차를 최소화하여 화면 품위를 개선한 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 액정표시장치 제조방법은, 기판 상에 네가티브 계열의 감광막을 형성한 다음, 노광 및 현상 공정을 진행하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴이 형성된 기판 상에 식각 공정을 진행하여 기판 상에 게이트 배선, 게이트 전극, 공통배선 등이 형성될 수 있는 홈을 형성하는 단계; 상기 홈이 형성된 기판 상에 금속막을 형성하여 홈 영역에 게이트 배선, 게이트 전극, 공통 배선 등을 형성하는 단계; 상기 게이트 배선등이 형성된 기판의 감광막 패턴 제거 공정을 진행하는 단계; 상기 게이트 배선이 형성된 기판 상에 게이트 절연막, 채널층, 오믹 접촉층, 소스/드레인 및 데이터 배선을 형성하는 공정을 순차적으로 진행하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성하는 단계; 및 상기 보호막이 형성된 기판 상에 투명성 도전물질을 형성하고 식각하여 화소전극 및 공통전극을 형성하는 단계를 포함한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}
도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 2는 상기 도 1의 Ⅰ-Ⅰ' 선을 절단한 단면도이다.
도 3은 배향 불량에 따라 화소영역에서 블랙 휘도 불량이 발생된 모습을 도시한 도면이다.
도 4는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 5는 상기 도 4의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선을 절단한 단면도이다.
도 6a 내지 도 6g는 상기 도 4의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선을 따라 제조 공정을 도시한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
101: 게이트 배선 105: 데이터 배선
103: 제 1 공통 배선 103a: 제 1 공통 전극
106: 제 1 스토리지 전극 113: 제 2 공통 배선
150: 배향막
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 배선의 단차를 최소화하여 화면 품위를 개선한 액정표시장치 및 그 제조방법에 관한 것이다.
최근 액정표시장치의 협소한 시야각 문제를 해결하기 위하여 여러가지 새로운 방식을 채용한 액정표시장치 개발이 활발하게 진행되었는데, 상기 방식으로는 횡전계 방식(IPS:in-plane switching mode) 또는 OCB 방식(optically compensated birefrigence mode) 등이 있다.
이 가운데 상기 횡전계 방식 액정표시장치는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판(하부기판) 상에 형성하고, 상기 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시키는 방식이다.
따라서, 이와 같은 횡전계 방식에서는 액정 분자의 장축이 기판에 대하여 수직한 방향(트위스트 네마틱 방식)으로 일어서지 않게 된다. 이 때문에, 시야각 방향에 대한 액정의 복굴절율 변화가 작아 종래의 TN 방식 액정표시장치에 비해 우수한 시야각 특성이 있다.
이하, 첨부된 도면을 참조로 하여 종래 기술에 따른 횡전계 방식 액정표시 장치의 화소구조를 구체적으로 설명한다.
도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 평면도이고, 도 2는 상기 도 1의 Ⅰ-Ⅰ' 선을 절단한 단면도이다
도 1 및 도 2를 참조하면, 게이트 배선(1)과 데이터 배선(5)이 교차되어 단 위 화소 영역이 정의되어 있고, 그 교차 영역에 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다. 단위 화소 영역에는 게이트 배선(1)과 평행한 방향으로 제 1 공통 배선(3)이 상기 데이터 배선(5)과 교차되어 있고, 단위 화소 영역 양측 가장자리는 제 1 공통 배선(3)으로부터 분기되는 제 1 공통 전극(3a)이 상기 데이터 배선(5)과 평행한 방향으로 형성되어 있다.
상기 게이트 배선(1)과 인접한 상기 제 1 공통 전극(3a) 가장자리에는 스토리지 커패시턴스를 형성하기 위한 제 1 스토리지 전극(6)이 형성되어 있어, 상기 제 1 공통 배선(3), 제 1 공통 전극(3a) 및 제 1 스토리지 전극(6)이 폐루프 구조를 이루고 있다.
또한, 상기 제 1 스토리지 전극(6)과 인접하는 게이트 배선(1)에는 TFT의 게이트 전극(1a) 기능을 할 수 있도록 폭이 확장되어 형성되어 있다.
상기 제 1 공통 배선(3)과 제 1 공통 전극(3a) 상부에는 상기 제 1 공통 배선(3)과 전기적으로 연결되면서 상기 제 1 공통 배선(3) 및 제 1 공통 전극(3a)에 오버랩(overlap)되는 제 2 공통 배선(13)과 제 3 공통 전극(13b)이 형성되어 있다.
또한, 상기 제 2 공통 배선(13)으로부터 상기 단위 화소 영역 중심을 따라 상기 데이터 배선(5)과 평행한 방향으로 슬릿 형상의 제 2 공통 전극(13a)이 분기되어 있다. 여기서, 상기 제 2 공통 배선(13), 제 2 공통 전극(13a) 및 제 3 공통 전극(13b)은 화소 전극(7a)과 동일한 투명금속으로 형성되면서, 서로가 전기적으로 연결된 일체형 구조이다.
상기 화소 전극(7a)은 단위 화소 중심 영역에서 상기 제 2 공통 배선(13)으 로부터 분기되는 제 2 공통 전극(13a)을 사이에 두고 양측에 교대로 형성되어 있고, 상기 화소전극(7a)은 상기 제 1 스토리지 전극(6)과 오버랩 되도록 형성된 제 2 스토리지 전극(7)과 전기적으로 연결되어 있다.
Ⅰ-Ⅰ' 영역은 절연기판(10) 상에 게이트 전극(1a)과 동일한 금속으로 형성되는 제 1 공통전극(3a)이 화소 영역 양측 가장자리에 형성되어 있고, 상기 제 1 공통전극(3a) 상에는 게이트 절연막(12)이 형성되어 있다. 상기 게이트 절연막(12) 상에는 상기 제 1 공통전극(3a)과 평행한 방향으로 데이터 배선(5)이 형성되어 있고, 상기 데이터 배선(5)이 형성된 절연기판(10) 상에는 보호막(19)이 형성되어 있다. 상기 보호막(19) 상에는 제 2 공통전극(13a)과 제 3 공통전극(13b) 및 화소전극(7a)이 교대로 형성되어 있다. 상기와 같이 화소전극(7a)과 공통전극(13a, 13b)들이 형성되면, 절연기판(10) 상에 배향막을 형성하고 러빙 공정을 진행한다.
하지만, 종래 기술에서는 절연기판(10) 상에 형성되는 게이트 배선과 공통배선의 두께가 다른 배선들(데이터 배선)보다 훨씬 두꺼운 2700Å~3000Å 두께로 형성되어 다른 영역보다 단차가 크게 발생되는 문제가 있다.
도 3은 배향 불량에 따라 화소영역에서 블랙 휘도 불량이 발생된 모습을 도시한 도면으로서, 도시된 바와 같이, 블랙 휘도 상태인데도 불구하고 데이터 배선과 평행하게 형성된 공통전극과 공통배선을 따라 휘점 불량이 발생됨을 볼 수 있다(disclination). 이러한 현상은 게이트 배선 영역에서도 발생된다.
본 발명은, 최초 절연기판 상에 형성되는 게이트 배선, 공통배선, 게이트 전 극 및 공통전극을 절연기판 표면 내측에 형성하여 게이트 배선 또는 공통배선 형성 영역에서 발생되는 배향 불량을 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 절연기판을 HF로 식각처리하여 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 절연기판 표면 내측으로 형성함으로써, 게이트 배선 또는 공통배선 영역에서 발생되는 단차 불량을 최소화한 액정표시장치 및 그 제조방법을 제공함에 다른 목적이 있다.
또한, 본 발명에서는 HF로 절연기판을 식각하고, 게이트 배선, 공통배선, 게이트 전극 및 공통전극 형성시에 리프트 오프 공정을 적용하여 마스크 공정 수를 증가를 방지한 액정표시장치 및 그 제조방법을 제공함에 또 다른 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
기판 상에 네가티브 계열의 감광막을 형성한 다음, 노광 및 현상 공정을 진행하여 감광막 패턴을 형성하는 단계;
상기 감광막 패턴이 형성된 기판 상에 식각 공정을 진행하여 기판 상에 게이트 배선, 게이트 전극, 공통배선 등이 형성될 수 있는 홈을 형성하는 단계;
상기 홈이 형성된 기판 상에 금속막을 형성하여 홈 영역에 게이트 배선, 게이트 전극, 공통 배선 등을 형성하는 단계;
상기 게이트 배선등이 형성된 기판의 감광막 패턴 제거 공정을 진행하는 단계;
상기 게이트 배선이 형성된 기판 상에 게이트 절연막, 채널층, 오믹 접촉층, 소스/드레인 및 데이터 배선을 형성하는 공정을 순차적으로 진행하는 단계;
상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성하는 단계; 및
상기 보호막이 형성된 기판 상에 투명성 도전물질을 형성하고 식각하여 화소전극 및 공통전극을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 액정표시장치는,
기판;
상기 기판 상에 소정의 깊이로 식각된 홈과 상기 홈 영역에 각각 형성된 게이트배선, 게이트 전극 및 스토리지 전극;
상기 게이트 배선 상에 형성된 절연막;
상기 절연막 상에 형성된 채널층, 소스/드레인 전극 및 데이터 배선;
상기 데이터 배선 상에 형성된 보호막; 및
상기 보호막 상에 형성된 화소전극과 공통전극을 포함한다.
본 발명에 의하면, 최초 절연기판 상에 형성되는 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 절연기판 표면 내측에 형성하여 게이트 배선 또는 공통배선 형성 영역에서 발생되는 배향 불량을 개선하였다.
또한, 본 발명은 절연기판을 HF로 식각처리하여 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 절연기판 표면 내측으로 형성함으로써, 게이트 배선 또는 공통배선 영역에서 발생되는 단차 불량을 최소화하였다.
또한, 본 발명에서는 HF로 절연기판을 식각하고, 게이트 배선, 공통배선, 게 이트 전극 및 공통전극 형성시에 리프트 오프 공정을 적용하여 마스크 공정 수를 증가를 방지하였다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 4는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 4에 도시된 바와 같이, 게이트 배선(101)과 데이터 배선(105)이 교차되어 단위 화소 영역이 정의되어 있고, 그 교차 영역에 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다. 단위 화소 영역에는 게이트 배선(101)과 평행한 방향으로 제 1 공통 배선(103)이 상기 데이터 배선(105)과 교차되어 있고, 단위 화소 영역 양측 가장자리에는 제 1 공통 배선(103)으로부터 분기되는 제 1 공통 전극(103a)이 상기 데이터 배선(105)과 평행한 방향으로 형성되어 있다.
상기 게이트 배선(101)과 인접한 상기 제 1 공통 전극(103a) 가장자리에는 스토리지 커패시턴스를 형성하기 위한 제 1 스토리지 전극(106)이 형성되어 있어, 상기 제 1 공통 배선(103), 제 1 공통 전극(103a) 및 제 1 스토리지 전극(106)이 폐루프 구조를 이루고 있다.
본 발명에서는 게이트 배선(101), 제 1 공통배선(103), 제 1 공통전극(103a) 및 제 1 스토리지 전극(106)은 절연기판 상에 2700Å~3000Å 깊이로 형성된 홈 내측에 형성하여 절연기판 표면과 게이트 배선(101), 제 1 공통배선(103), 제 1 공통전극(103a) 및 제 1 스토리지 전극(106)들의 표면이 동일 평면을 이루도록 하여 단차 발생을 최소화하였다.
또한, 상기 제 1 스토리지 전극(106)과 인접하는 게이트 배선(101)에는 TFT의 게이트 전극(101a) 기능을 할 수 있도록 폭이 확장되어 형성되어 있다.
상기 제 1 공통 배선(103)과 제 1 공통 전극(103a) 상부에는 상기 제 1 공통 배선(103)과 전기적으로 연결되면서 상기 제 1 공통 배선(103) 및 제 1 공통 전극(103a)에 오버랩(overlap)되는 제 2 공통 배선(113)과 제 3 공통 전극(113b)이 형성되어 있다.
또한, 상기 제 2 공통 배선(113)으로부터 상기 단위 화소 영역 중심을 따라 상기 데이터 배선(105)과 평행한 방향으로 슬릿 형상의 제 2 공통 전극(113a)이 분기되어 있다. 여기서, 상기 제 2 공통 배선(113), 제 2 공통 전극(113a) 및 제 3 공통 전극(113b)은 화소 전극(107a)과 동일한 투명금속으로 형성되면서, 서로가 전기적으로 연결된 일체형 구조이다.
상기 화소 전극(107a)은 단위 화소 중심 영역에서 상기 제 2 공통 배선(113)으로부터 분기되는 제 2 공통 전극(113a)을 사이에 두고 양측에 교대로 형성되어 있고, 상기 화소전극(107a)은 상기 제 1 스토리지 전극(106)과 오버랩 되도록 형성된 제 2 스토리지 전극(107)과 전기적으로 연결되어 있다.
도 5는 상기 도 4의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선을 절단한 단면도이다.
도 5에 도시된 바와 같이, Ⅱ-Ⅱ' 영역에서는 게이트 전극(101a)이 식각 공정으로 형성된 절연기판(110)의 홈 내측에 형성되어 있어, 게이트 전극(101a)과 절연기판(110)과 거의 단차가 발생되지 않는다. 게이트 전극(101a)과 인접한 제 1 스토리지 전극(106)도 식각 공정으로 형성된 절연기판(110)의 홈 내측에 형성되어 절 연기판(110)과의 단차가 거의 발생되지 않는다.
이와 같이, 절연기판(110) 상에 게이트 전극(101a)과 제 1 스토리지 전극(106)이 형성되면, 게이트 절연막(102)을 형성하고 상기 게이트 절연막(102) 상에 오믹접촉층(115)과 채널층(114)으로된 액티브층을 형성한다. 또한, 액티브층 상에는 데이터 배선(105), 소스전극(117a) 및 드레인 전극(117b)이 형성된다. 상기 소스전극(117a) 및 드레인 전극(117b)이 형성된 절연기판(110) 상에는 보호막(119)이 형성되어 있고, 보호막(119) 상에는 화소전극(107a)이 형성되어 있다. 화소전극(107a)은 드레인 전극(117b) 상부에 형성된 콘택홀을 통해 드레인 전극(117b)과 전기적으로 연결되어 있다.
또한, Ⅲ-Ⅲ' 영역에서는 식각공정으로 형성된 절연기판(110)의 홈 내측에 제 1 공통전극(103a)이 형성되어 있고, 제 1 공통전극(103a) 상에는 게이트 절연막(112)이 형성되어 있다. 게이트 절연막(112) 상에는 데이터 배선(105)이 형성되어 있고, 보호막(119)을 사이에 두고 제 3 공통전극(113b), 화소전극(107a) 및 제 2 공통전극(113a)이 교대로 배치되어 있다.
따라서, 본 발명에서는 종래 기술과 달리 배향막(150)이 보호막(119)과 화소전극(107a), 제 2 공통전극(113a) 및 제 3 공통전극(113b)이 전 영역에 균일하게 형성되어 배향막 불량이 발생되지 않는다.
특히, 절연기판(110) 상에 최초로 형성되는 게이트 전극(101a), 제 1 공통전극(103a), 제 1 스토리지 전극(106) 영역에서도 인접한 영역과 비교하여 단차가 크게 발생되지 않음을 볼 수 있다.
따라서, 게이트 배선등의 단차로 인하여 disclination 발생과 배향막 러빙 공정시 배향막 왜곡 불량을 최소화시킬 수 있는 이점이 있다.
도 6a 내지 도 6g는 상기 도 4의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선을 따라 제조 공정을 도시한 단면도이다.
도 6a에 도시한 바와 같이, 투명성 절연기판(110) 상에 네가티브 계열의 감광막(photo-resist)을 형성한 다음, 노광 및 현상 공정을 진행하여 감광막 패턴(200)을 형성한다.
일반적으로 네기티브 감광막은 광이 조사된 영역이 현상 공정후 남아 있고, 광조사가 차단된 영역이 현상 공정후 제거되는 특징이 있다. 따라서, 도 6a에서와 같이 마스크(300)의 투과영역에 대응되는 영역에서는 감광막 패턴(200)이 남아 있고, 마스크(300)의 비투과영역에 대응되는 영역에서는 감광막이 제거된다. 또한, 네가티브 감광막으로 형성된 패턴은 공정상 역 테이퍼 구조를 갖는다.
상기와 같이 감광막 패턴(200)이 절연기판(110) 상에 형성되면, 도 6b에 도시한 바와 같이, 감광막 패턴(200)을 마스크로 이용하여 HF 식각 공정을 진행하여 감광막 패턴(200)이 존재하지 않은 영역의 절연기판(110) 일부를 제거한다.
절연기판(110)이 제거된 깊이는 게이트 배선, 공통 배선 등의 형성 두께인 2700~3000Å 범위이다. 따라서, 절연기판(110) 상에 형성되는 게이트 배선, 공통 배선의 두께에 따라 식각으로 제거되는 깊이는 다양하게 변할 수 있다. 또한, 절연기판(110)은 일반적으로 유리기판을 사용한다. 따라서, 유리기판이 아닌 투명기판인 경우에는 HF 대신 다른 식각 가스를 이용할 수 있다.
위에서와 같이 절연기판(110)의 일부가 제거되면, 도 6c에 도시한 바와 같이, 절연기판(110) 상에 금속막을 형성하여 감광막 패턴(200)이 형성되지 않은 영역에 각각 게이트 전극(101a), 게이트 배선(101), 제 1 스토리지 전극(106), 제 1 공통전극(103a) 및 공통배선(미도시)을 동시에 형성한다. 따라서, 상기 게이트 전극(101a), 게이트 배선(101), 제 1 스토리지 전극(106), 제 1 공통전극(103a) 및 공통배선(미도시)의 표면은 절연기판(110)의 표면 높이와 동일하여 동일한 높이의 평면을 이루어 단차가 발생되지 않는다.
이때, 감광막 패턴(200) 상에는 금속막 패턴(140)이 남는다.
이와 같이, 게이트 전극(101a), 게이트 배선(101), 제 1 스토리지 전극(106), 제 1 공통전극(103a) 및 공통배선(미도시) 등이 형성되면 도 6d에 도시한 바와 같이, 스트립퍼 용액에 절연기판(110)을 넣어 감광막 패턴(200)을 제거하는 리프트 오프(lift-off) 공정을 진행한다.
스트립퍼 용액에 의해서 감광막 패턴(200)이 제거되면서, 감광막 패턴(200) 상에 형성된 금속막 패턴(140)이 함께 제거되어 절연기판(110) 상에는 게이트 배선(101), 게이트 전극(101a), 스토리지 전극(106) 및 제 1 공통전극(103a) 만이 남아 있게 된다.
도 6e 및 도 6f에 도시한 바와 같이, 게이트 전극(101a) 등이 형성된 절연기판(110) 상에 게이트 절연막(112)을 형성하고, 비정질 실리콘막과 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 게이트 전극(101a) 상에 채널층(114)과 오믹접촉층(115)으로 구성된 액티브층을 형성한다.
그런 다음, 금속막을 절연기판(110) 상에 형성한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 소스전극(117a), 드레인 전극(117b) 및 데이터 배선(105)을 형성한다.
도면에서는 도시하지 않았지만, 게이트 절연막(112) 형성후, 비정질 실리콘막, 도핑된 비정질 실리콘막 및 금속막을 순차적으로 형성한 다음, 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 소스전극, 드레인 전극, 채널층, 오믹 접촉층 및 데이터 배선을 동시에 형성할 수 있다.
상기와 같이 데이터 배선(105)과 소스/드레인 전극(117a, 117b)이 절연기판(110) 상에 형성되면, 보호막(119)을 절연기판(110) 전 영역에 형성한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 드레인 전극(117b)의 일부를 노출시키는 콘택홀 공정을 진행한다.
그럼 다음, 보호막(119)이 형성된 절연기판(110) 상에 투명성 금속막을 형성한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 화소전극(107a), 제 2 공통전극(113a) 및 제 3 공통전극(113b)을 형성한다. 상기 화소전극(107a), 제 2 공통전극(113a) 및 제 3 공통전극(113b)이 교대로 배치되어 수평 전계가 형성될 수 있도록 한다.
상기와 같이 화소전극(107a) 등이 절연기판(110) 상에 형성되면, 도 6g에 도시한 바와 같이, 배향막(150)을 절연기판(110) 상에 도포한 다음, 러빙 공정을 진행한다.
본 발명에서는 게이트 전극(101a), 제 1 스토리지 전극(106), 제 1 공통전 극(103a)이 절연기판(110) 상에 형성된 홈 내측에 형성되기 때문에 이와 대응되는 보호막(119) 상측 영역에서는 단차가 발생되지 않아 배향막 형성 불량을 방지할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 최초 절연기판 상에 형성되는 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 절연기판 표면 내측에 형성하여 게이트 배선 또는 공통배선 형성 영역에서 발생되는 배향 불량을 개선한 효과가 있다.
또한, 본 발명은 절연기판을 HF로 식각처리하여 게이트 배선, 공통배선, 게이트 전극 및 공통전극을 절연기판 표면 내측으로 형성함으로써, 게이트 배선 또는 공통배선 영역에서 발생되는 단차 불량을 최소화한 효과가 있다.
또한, 본 발명에서는 HF로 절연기판을 식각하고, 게이트 배선, 공통배선, 게이트 전극 및 공통전극 형성시에 리프트 오프 공정을 적용하여 마스크 공정 수를 증가를 방지한 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (10)

  1. 기판 상에 네가티브 계열의 감광막을 형성한 다음, 노광 및 현상 공정을 진행하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴이 형성된 기판 상에 식각 공정을 진행하여 기판 상에 게이트 배선, 게이트 전극, 공통배선, 스토리지 전극이 형성될 수 있는 홈을 형성하는 단계;
    상기 홈이 형성된 기판 상에 금속막을 형성하여 홈 영역에 게이트 배선, 게이트 전극, 공통 배선, 스토리지 전극을 형성하는 단계;
    상기 게이트 배선, 게이트 전극, 공통 배선, 스토리지 전극이 형성된 기판의 감광막 패턴 제거 공정을 진행하는 단계;
    상기 게이트 배선이 형성된 기판 상에 게이트 절연막, 채널층, 오믹 접촉층, 소스/드레인 및 데이터 배선을 형성하는 공정을 순차적으로 진행하는 단계;
    상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성하는 단계; 및
    상기 보호막이 형성된 기판 상에 투명성 도전물질을 형성하고 식각하여 화소전극 및 공통전극을 형성하는 단계를 포함하고,
    상기 감광막 패턴은 역 테이퍼 구조를 가지며, 상기 홈 영역의 측면은 외측을 향해 상향 경사지도록 형성되고,
    상기 보호막을 형성하는 단계 이후, 드레인 전극의 일부를 노출시키는 콘택홀 공정을 더 포함하고, 상기 콘택홀 공정은 스토리지 전극과 대응되는 보호막 상에서 수행되는 것을 특징으로 하는 액정표시장치 제조방법.
  2. 제 1 항에 있어서, 상기 기판 상에 형성되는 홈의 깊이는 상기 기판 상에 형성되는 게이트 배선 및 공통 배선의 두께와 동일한 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제 1 항에 있어서, 상기 기판 상에 형성되는 홈의 깊이는 2700~3000Å 인 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 1 항에 있어서, 상기 감광막 패턴을 제거하는 공정은 상기 기판을 스트립퍼 용액에 넣고 감광막 패턴을 제거하는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제 1 항에 있어서, 상기 기판 상에 채널층, 오믹 접촉층, 소스/드레인 및 데이터 배선을 형성하는 공정은,
    상기 기판 상에 비정질 실리콘막과 도핑된 비정질 실리콘막 및 금속막을 순차적으로 형성한 다음, 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 동시에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 1 항에 있어서, 상기 기판 상에 홈을 형성하는 공정에서는 HF 가스를 사용하여 식각하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제 1 항에 있어서, 상기 기판 상의 홈 영역에 형성되는 게이트 배선, 공통배선, 게이트 전극의 표면은 상기 기판의 표면과 동일한 평면을 이루는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 기판;
    상기 기판 상에 소정의 깊이로 식각된 홈과 상기 홈 영역에 각각 형성된 게이트배선, 게이트 전극 및 스토리지 전극;
    상기 게이트 배선 상에 형성된 절연막;
    상기 절연막 상에 형성된 채널층, 소스/드레인 전극 및 데이터 배선;
    상기 데이터 배선 상에 형성된 보호막; 및
    상기 보호막 상에 형성된 화소전극과 공통전극을 포함하고,
    상기 홈의 측면은 테이퍼 구조를 가지는 것을 외측을 향해 상향 경사지도록 형성되고,
    상기 스토리지 전극과 대응되는 보호막 상에는 콘택홀이 더 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서, 상기 기판 상에 형성되는 홈의 깊이는 상기 게이트 배선, 게이트 전극 및 스토리지 전극의 두께와 동일한 것을 특징으로 하는 액정표시장치.
  10. 제 8 항에 있어서, 상기 기판 상에 형성되는 홈의 깊이는 2700~3000Å 인 것을 특징으로 하는 액정표시장치.
KR1020070027027A 2007-03-20 2007-03-20 액정표시장치 및 그 제조방법 KR101432807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027027A KR101432807B1 (ko) 2007-03-20 2007-03-20 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027027A KR101432807B1 (ko) 2007-03-20 2007-03-20 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080085454A KR20080085454A (ko) 2008-09-24
KR101432807B1 true KR101432807B1 (ko) 2014-08-26

Family

ID=40025173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027027A KR101432807B1 (ko) 2007-03-20 2007-03-20 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101432807B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206619B (zh) * 2015-08-27 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031592A (ko) * 2003-09-30 2005-04-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20060067324A (ko) * 2004-12-14 2006-06-20 엘지.필립스 엘시디 주식회사 액정표시소자
KR20060123810A (ko) * 2005-05-30 2006-12-05 엘지.필립스 엘시디 주식회사 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR20070001548A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031592A (ko) * 2003-09-30 2005-04-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20060067324A (ko) * 2004-12-14 2006-06-20 엘지.필립스 엘시디 주식회사 액정표시소자
KR20060123810A (ko) * 2005-05-30 2006-12-05 엘지.필립스 엘시디 주식회사 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR20070001548A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR20080085454A (ko) 2008-09-24

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4395130B2 (ja) 液晶表示装置およびその製造方法
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
US20110050672A1 (en) Tft-lcd array substrate and manufacturing method thereof
KR101193381B1 (ko) 액정표시장치의 제조방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20090072352A (ko) 어레이 기판 및 어레이 기판의 제조방법
KR20060001165A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
US7563655B2 (en) Method of fabricating the liquid crystal display device
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
KR100475111B1 (ko) 액정표시장치의 제조방법
JP2005018074A (ja) 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法
KR101432807B1 (ko) 액정표시장치 및 그 제조방법
US6639971B2 (en) Liquid crystal display panel and method for fabricating the same
KR101674208B1 (ko) 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법
KR100960686B1 (ko) 멀티도메인 구조 액정표시장치 및 그의 제조 방법
KR20060056694A (ko) 마스크 및 이를 이용한 어레이 기판의 제조 방법
JP6234232B2 (ja) 液晶表示パネルおよびそのリペア方法
KR20040057785A (ko) 액정표시장치
KR101852632B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR100471393B1 (ko) 액정표시장치의제조방법
JPH1114996A (ja) 液晶表示装置
KR101028662B1 (ko) 액정표시장치용 박막트랜지스터 및 반도체막 패턴 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 6