JP6234232B2 - 液晶表示パネルおよびそのリペア方法 - Google Patents
液晶表示パネルおよびそのリペア方法 Download PDFInfo
- Publication number
- JP6234232B2 JP6234232B2 JP2014002942A JP2014002942A JP6234232B2 JP 6234232 B2 JP6234232 B2 JP 6234232B2 JP 2014002942 A JP2014002942 A JP 2014002942A JP 2014002942 A JP2014002942 A JP 2014002942A JP 6234232 B2 JP6234232 B2 JP 6234232B2
- Authority
- JP
- Japan
- Prior art keywords
- repair
- liquid crystal
- slit
- pixel electrode
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008439 repair process Effects 0.000 title claims description 71
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 29
- 239000010408 film Substances 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 20
- 238000005520 cutting process Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 16
- 101150002757 RSL1 gene Proteins 0.000 description 15
- QYYXITIZXRMPSZ-UHFFFAOYSA-N n'-tert-butyl-n'-(3,5-dimethylbenzoyl)-2-ethyl-3-methoxybenzohydrazide Chemical compound CCC1=C(OC)C=CC=C1C(=O)NN(C(C)(C)C)C(=O)C1=CC(C)=CC(C)=C1 QYYXITIZXRMPSZ-UHFFFAOYSA-N 0.000 description 15
- 101100255265 Arabidopsis thaliana RSL2 gene Proteins 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は液晶表示装置を構成する液晶表示パネルに関し、特にリペアを容易とする液晶表示パネルおよびそのリペア方法に関する。
液晶表示装置の表示方式としては、ＴＮ（Twisted Nematic）モードが広く用いられてきた。しかし、昨今では、画素電極と、それに対向するように設けられた対向電極(共通電極)との間に電圧を印加し、パネル面に水平な電界を発生させ、当該水平電界により液晶分子を水平方向に駆動する横電界方式が使用されつつある。
横電界方式は、広視野角化、高精細度化および高輝度化に有利であり、今後はスマートフォンやタブレッド機器などを代表とする中小型パネルを有する機器で主流になるものと考えられる。
横電界方式としては、ＩＰＳ（In Plane Switching）モードおよびＦＦＳ（Fringe Field Switching）モードが知られている（ＩＰＳは登録商標である）。ＦＦＳモードは、絶縁膜を間に介して下部電極と、スリットを有する上部電極とを配置し、何れか一方を画素電極とし、他方を共通電極として使用する。上部電極にはスリットが設けられ、電界は上部電極のスリットから上方の液晶層に向けて与えられ、電界に応じて液晶分子が駆動することになる。
ＩＰＳモードは、対向する基板間に挟持された液晶層に横電界を印加して表示を行うが、横電界を印加する画素電極と共通電極とが同一層に設けられている。
何れのモードを採用する場合でも、一対の透明基板に液晶層を挟持し、一対の透明基板のうちの一方の液晶層側には、間に絶縁膜を介してマトリックス状に配置された複数の走査線および複数の信号線と、走査線と信号線の交点近傍に設けられた薄膜トランジスタ（ＴＦＴ）と、信号線を介して映像信号が与えられる画素電極とが設けられたＴＦＴ基板を有し、走査線からの走査信号によりＴＦＴのオン、オフが制御されることで、画素電極への映像信号の供給が制御される。従って、ＴＦＴが不良になると画素電極が機能せず、対応する画素が不良となって、画面欠陥となる。
このような画面欠陥を解消するために、不良になったＴＦＴを修復する構成が提案されており、例えば特許文献１および２には、コモン電極(共通電極)にソース配線（信号線）に沿ってリペア用スリットを設けた液晶表示装置が開示されている。
以上説明した従来の液晶表示装置では、製造工程上の不具合によりソース配線とコモン電極(共通電極)とがショートしたような場合に対応するため、コモン電極にソース配線に沿ってリペア用スリットを設け、ショートが発生した場合には、リペア用スリットの両端部を切断することでコモン電極とソース配線とのショート状態を解消する方法を採っている。
ここで、画素電極には、電界を通過させるため、全面に渡って複数のスリットが設けられているが、当該スリットは、ソース配線の延在方向に対して垂直ではなく、垂直よりも所定角度大きく、あるいは所定角度小さく傾けた方向に延在するように設けられている。
このため、ソース配線に沿って延在するリペア用スリットとは延在方向が一致しておらず、画素の開口率の低下、保持容量の低下を招き、画質の低下および消費電力の増加を招くという問題がある。
本発明は上記のような問題を解決するためになされたものであり、ソース配線と画像表示のための電極とがショートした場合でも、画質の低下および消費電力の増加を抑制した液晶表示パネルを提供すると共に、その液晶表示パネルのリペア方法を提供することを目的とする。
本発明に係る液晶表示パネルは、透明絶縁性基板と、前記透明絶縁性基板上に配置され、第１の絶縁膜を間に介して互いに交差してマトリックス状をなす信号線および走査線と、前記走査線と前記信号線との交差部に設けられた薄膜トランジスタと、前記走査線および前記信号線により囲まれる画素部において、第２の絶縁膜を間に介して上下の位置関係となるように対向配置された画素電極および共通電極と、を有した薄膜トランジスタ基板と、前記薄膜トランジスタ基板に対向して配置される対向基板と、を備え、前記薄膜トランジスタ基板と前記対向基板との間に液晶が挟持される液晶表示パネルであって、前記共通電極は、前記信号線の平面形状と同じ形状を有した複数のスリットが、前記信号線と並列するように全面に渡って設けられた櫛歯形状を有し、前記画素電極は、前記信号線に平行する２つの端縁部のみにそれぞれ形成されたリペア用スリットを有し、前記リペア用スリットは、前記共通電極の前記スリットと同じ大きさおよび平面形状を有する領域に設けられ、該領域は、前記共通電極と前記画素電極とを重ねた場合に、前記共通電極のスリット列の両端の前記スリットと重なる位置に設定される。
本発明に係る液晶表示パネルによれば、信号線と画素電極とがショートして画素電極が機能しなくなった場合であっても、リペア用スリットを画素電極から切り離して電気的に分離することで、画素電極の機能を回復させて、画質の低下を抑制できる。また、リペア用スリットは、共通電極のスリットと同じ大きさおよび平面形状を有する領域に設けられ、該領域は、共通電極と画素電極とを重ねた場合に、共通電極のスリット列の両端のスリットと重なる位置に設定されるので、画素の開口率が低下することがなく、また、保持容量も低下しない。このため、液晶表示パネルの画質も低下せず、消費電力も増加しない。
＜実施の形態＞
＜装置構成＞
図１は、本発明に係る実施の形態の液晶表示パネル１００の１つの画素部の構成を示す平面図であり、薄膜トランジスタ（ＴＦＴ）３０がマトリックス状に配列されるＴＦＴ基板側の構成を示している。また、図２は、図１におけるＡ−Ａ線およびＢ−Ｂ線での断面構成を示す図であり、Ａ−Ａ線での断面をＴＦＴ部、Ｂ−Ｂ線での断面を、ソース配線部として示す。
＜装置構成＞
図１は、本発明に係る実施の形態の液晶表示パネル１００の１つの画素部の構成を示す平面図であり、薄膜トランジスタ（ＴＦＴ）３０がマトリックス状に配列されるＴＦＴ基板側の構成を示している。また、図２は、図１におけるＡ−Ａ線およびＢ−Ｂ線での断面構成を示す図であり、Ａ−Ａ線での断面をＴＦＴ部、Ｂ−Ｂ線での断面を、ソース配線部として示す。
以下、図１および図２を用いて、液晶表示パネル１００の構成を説明する。図１に示されるように画素部には画素電極８と、それに対向する共通電極１０とが上下の関係をなすように配置されており、画素電極８と共通電極１０との間に電圧を印加し、液晶表示パネルにほぼ水平な電界を発生させ、液晶分子を水平方向に駆動させることによって表示を行っている。
また、図２に示されるように、画素電極８に外部から入力された映像信号に基づいた表示電圧を印加させるために、表示電圧の供給を制御する薄膜トランジスタ３０が透明絶縁性基板１上に配置されている。
薄膜トランジスタ３０は、透明絶縁性基板１上に配置されたゲート電極２と、ゲート電極２の上を覆うゲート絶縁膜３と、ゲート絶縁膜３上のゲート電極２の上方に設けられた半導体膜４と、半導体膜４上のオーミックコンタクト膜５と、半導体膜４上にオーミックコンタクト膜５を介して設けられたソース電極６およびドレイン電極７とを備えている。
図１に示すように、信号線であるソース配線１６と走査線であるゲート配線１２とは直交するように交わっており、ソース配線１６からソース電極６が延在して半導体膜４の上方に達し、ドレイン電極７は、半導体膜４の上方から画素電極８の下方にまで延在しており、ドレイン電極７は画素電極８と電気的に接続されている。
ゲート電極２はゲート配線１２の一部であり、ソース電極６とドレイン電極７との間の半導体膜４の下方のゲート配線１２が、ゲート電極２として機能する。
図１、図２に示されるように、ソース配線１６は、その延在方向の中央部に屈曲部を有し、屈曲部を中心に上下対称となるように折れ曲がっている。
共通電極１０は、ソース配線１６とゲート配線１２とで規定される画素領域をほぼ覆う大きさおよび平面形状に形成され、屈曲したソース配線１６とほぼ同じ形状の複数のスリットＳＬが、ソース配線１６と並列するように共通電極１０の全面に渡って設けられている。このような形状を櫛歯形状と呼称する。
共通電極１０の平面視形状を図３に示す。なお、図３においては、共通電極１０にはスリットＳＬを５本設けた例を示したが、これに限定されるものではない。
なお、共通電極１０は隣り合う画素領域の共通電極１０との間が、ゲート配線１２の上方を跨ぐように設けられたブリッジ２０によって接続されている。なお、ブリッジ２０は共通電極１０と同じ材料で、同じ層に形成されている。
画素電極８の平面視形状を図４に示す。図４に示すように画素電極８は、ソース配線１６に平行する２つの端縁部のみにそれぞれリペア用スリットＲＳＬ１およびＲＳＬ２を有しており、他の部分は開口部を有さない平面部８１となっている。リペア用スリットＲＳＬ１およびＲＳＬ２は、共通電極１０のスリットＳＬと同じ大きさおよび平面形状を有すると共に、共通電極１０を重ねた場合に、共通電極１０のスリット列の両端のスリットＳＬと重なるように形成されている。
以上説明した液晶表示パネル１００の画素領域において、ソース配線１６と画素電極８との間でショートが発生した場合のリペア方法について説明する。
図１に示すように、ソース配線１６と画素電極８との間に異物の侵入によるショート、あるいはソース配線１６または画素電極８の製造時のエッチングの不具合による両者のショートが発生し、短絡部ＳＰが発生した場合は、画素電極８の形成後、リペア用スリットＲＳＬ１の外縁の電極材を、短絡部ＳＰの両側で切断することで、リペア用スリットＲＳＬ１を画素電極８から切り離して電気的に分離することで、画素電極８全体がソース配線１６と同電位になることを防止する。
例えば、図１に示す切断部Ａ１およびＡ２のように、短絡部ＳＰの両側近傍においてリペア用スリットＲＳＬ１の外縁の電極材をレーザー光を照射して切断することで、ソース配線１６と画素電極８との間のショートが修復される。なお、切断箇所は短絡部ＳＰの近傍に限定されるものではなく、切断部Ａ３およびＡ４のように、ソース配線１６に切断の際のレーザー光が影響しないように、ソース配線１６に面しない箇所に設けても良い。
なお、画素電極８と、隣接する画素領域のソース配線１６（図示せず）との間でショートが発生した場合は、リペア用スリットＲＳＬ１とは反対側のリペア用スリットＲＳＬ２の外縁の電極材を切断すれば良い。
このように、画素電極８に、ソース配線１６に平行する２つの端縁部のみにそれぞれリペア用スリットＲＳＬ１およびＲＳＬ２を設けることで、ソース配線１６と画素電極８とがショートして画素電極８が機能しなくなった場合であっても、リペア用スリットＲＳＬ１またはＲＳＬ２を画素電極８から切り離して電気的に分離することで、画素電極８の機能を回復させて、画質の低下を抑制できる。
また、共通電極１０は、ソース配線１６とほぼ同じ形状の複数のスリットＳＬが、ソース配線１６と並列するように共通電極１０の全面に渡って設けられており、画素電極８におけるリペア用スリットＲＳＬ１およびＲＳＬ２も、共通電極１０のスリットＳＬと同じ大きさおよび平面形状を有すると共に、共通電極１０を重ねた場合に、共通電極１０のスリット列の両端のスリットＳＬと重なるように形成されているので、画素の開口率が低下することがなく、また、保持容量も低下しない。このため、画質も低下せず、消費電力も増加しないという特徴を有している。
＜製造方法＞
次に、製造工程を順に示す断面図である図５〜図１４を用いて、液晶表示パネル１００の製造方法について説明する。なお、図５〜図１４のそれぞれは、図２に示した断面図に対応し、図１におけるＡ−Ａ線での断面構成（ＴＦＴ部）およびＢ−Ｂ線での断面構成（ソース配線部）を示す断面図である。
次に、製造工程を順に示す断面図である図５〜図１４を用いて、液晶表示パネル１００の製造方法について説明する。なお、図５〜図１４のそれぞれは、図２に示した断面図に対応し、図１におけるＡ−Ａ線での断面構成（ＴＦＴ部）およびＢ−Ｂ線での断面構成（ソース配線部）を示す断面図である。
まず、図５に示すように、ガラス等の透明絶縁性基板１を準備する。その後、透明絶縁性基板１上の全面に、例えばモリブデン（Ｍｏ）等で第１の金属膜（図示せず）を形成し、その上にレジストを塗布した後、フォトリソグラフィー工程（第１のフォトリソグラフィー工程）で露光および現像を行ってレジストパターン（図示せず）を形成する。
次に、このレジストパターンをマスクとして第１の金属膜をエッチングし、レジストパターンを除去することで、図６に示すように透明絶縁性基板１上にゲート電極２を含むゲート配線をパターニングする。以後、このような工程をエッチング・レジスト除去工程と呼称する。
次に、ゲート電極２を含むゲート配線上を覆うように、透明絶縁性基板１上の全面に、ゲート絶縁膜となる第１の絶縁膜３を形成する（図７）。なお、第１の絶縁膜は、例えば窒化珪素膜や酸化珪素膜をＣＶＤ法やスパッタ法により形成しても良い。
その後、第１の絶縁膜３上の全面に、半導体膜、オーミックコンタクト膜および第２の金属膜をこの順に形成する。ここで、半導体膜は例えば非晶質や微結晶や多結晶の珪素膜でも酸化物半導体膜でもよく、第２の金属膜は例えばモリブデン（Ｍｏ）でも良い。さらに、その上にレジストを塗布した後、フォトリソグラフィー工程（第２のフォトリソグラフィー工）を行って、レジストパターンを形成する。この時点では、チャネル領域上に第２の金属膜が残存しており、ソース電極とドレイン電極とがつながったパターンとなっている。
次に、レジストパターンをマスクとして第２の金属膜をエッチングすることで、第２の金属膜をパターニングし、ソース配線１６と、後にソース電極およびドレイン電極となる電極膜パターン１７を得る。
次に、レジストパターンおよびパターニングされた第２の金属膜をマスクとして、オーミックコンタクト膜および半導体膜をエッチングすることで、ソース配線１６および電極膜パターン１７の下層にオーミックコンタクト膜１５および半導体膜１４が残るようにパターニングし、その後、レジストパターンを除去する（図８）。
ここで、半導体膜１４は、真性半導体で形成され、例えば真性のシリコン半導体で形成される。また、オーミックコンタクト膜１５は、半導体膜１４と第２の金属膜とのコンタクトをオーミック接合とするための膜であり、シリコン膜に不純物がドープされた材料により形成される。なお、不純物としては、リン（Ｐ）やヒ素（Ａｓ）などのＮ型の不純物がドープされる。
次に、透明絶縁性基板１上の全面を覆うように、第１の透明導電膜１８を形成する（図９）。ここで、第１の透明導電膜の材質は、ＩＴＯ、ＩＺＯ、ＩＴＺＯであっても良い。さらに、その上にレジストを塗布した後、フォトリソグラフィー工程（第３のフォトリソグラフィー工程）を行って、レジストパターンＲＭ１を形成する。
レジストパターンＲＭ１は、チャネル領域となる半導体膜１４の上方に設けられた開口部ＯＰ１、リペア用スリットとなる第１の透明導電膜１８の上方に設けられた開口部ＯＰ２、ソース配線１６とその下のオーミックコンタクト膜１５および半導体膜１４を第１の透明導電膜１８が覆うように第１の透明導電膜１８をパターニングする開口部ＯＰ３およびＯＰ４を有している。
次に、レジストパターンＲＭ１をマスクとして第１の透明導電膜１８をエッチングすることで、画素電極８をパターニングする（図１０）。この画素電極８のパターニングに際して、リペア用スリットＲＳＬ１（およびＲＳＬ２）を設ける、このリペア用スリットＲＳＬ１（およびＲＳＬ２）は、後に説明する第５のフォトリソグラフィー工程により形成される第２の透明導電膜の櫛歯形状の開口部の形状および大きさに合せてパターンニングする。
なお、この時点では、チャネル領域上は開口部ＯＰ１となっており、チャネル領域上の第１の透明導電膜１８はエッチングにより除去される。
続いて、レジストパターンＲＭ１、画素電極８および残された第１の透明導電膜１８をマスクとして、電極膜パターン１７をエッチングする。これにより、チャネル領域上の電極膜パターン１７が完全に除去され、ソース電極６とドレイン電極７とが分離形成される（図１１）。
次に、電極膜パターン１７を除去することによって形成された開口部ＯＰ１１の底部に露出したオーミックコンタクト膜１５をエッチングにより除去すると共に、半導体膜１４も所定の厚さまでエッチングする（図１２）。これにより、ＴＦＴのチャネル領域となる半導体膜１４の厚さが規定される。その後、レジストパターンＲＭ１を除去する（図１３）。
次に、透明絶縁性基板１上の全面を覆うように、層間絶縁膜９（第２の絶縁膜）を形成する（図１４）。ここで、層間絶縁膜は、例えば窒化珪素膜や酸化珪素膜をＣＶＤ法やスパッタ法により形成しても良い。これにより、画素電極８および残された第１の透明導電膜１８が層間絶縁膜９に覆われると共に、半導体膜１４のチャネル領域も層間絶縁膜９に覆われる。
次に、層間絶縁膜９上にレジストを塗布した後、フォトリソグラフィー工程（第４のフォトリソグラフィー工程）を行って、レジストパターンを形成する。
次に、レジストパターンをマスクとして、層間絶縁膜９およびゲート絶縁膜を貫通するコンタクトホール（図示せず）を形成する。これにより、透明絶縁性基板１上にゲート電極２と同層で形成した共通配線（図示せず）に到達するコンタクトホール（図示せず）が形成され、当該コンタクトホールの底部に共通配線の一部が露出する。
次に、層間絶縁膜９上の全面を覆うように、第２の透明導電膜を形成する。ここで、第２の透明導電膜の材質は、ＩＴＯ、ＩＺＯ、ＩＴＺＯであっても良い。そして、第２の透明導電膜上にレジストを塗布した後、フォトリソグラフィー工程（第５のフォトリソグラフィー工程）を行って、レジストパターンを形成し、当該レジストパターンをマスクとして、第２の透明導電膜をパターニングする。これにより層間絶縁膜９を介して画素電極８の上方の対面する位置に、スリットＳＬを有する共通電極１０が形成され、図２に示した断面構成となる。
なお、第２の透明導電膜は、共通配線（図示せず）に到達するコンタクトホール（図示せず）内にも形成され、当該コンタクトホールを介して共通配線（図示せず）と接続され、共通電極１１０共通配線を介して他の画素の共通電極１０と互いに電気的に接続されることとなる。
このようにして作製したＴＦＴ基板の上に、その後のセル工程において配向膜を形成する。また、別途作製された対向基板の上に配向膜を同様に形成する。そして、この配向膜の液晶との接触面に、一定の方向を向いた微細な傷をつける配向処理を施すラビング処理を行う。
次に、ＴＦＴ基板または対向基板の周縁部にシール材を塗布して、ＴＦＴ基板と対向基板とを、互いの配向膜が向き合うように所定の間隔で貼り合せる。
その後、真空注入法等を用いて、液晶注入口から液晶を注入し、液晶注入口を封止する。このようにして形成した液晶セルの両面に偏光板を貼り付け、駆動回路を接続した後、バックライトユニットを取り付ける。このようにして液晶表示装置が完成する。
＜変形例１＞
以上説明した本発明に係る実施の形態の液晶表示パネル１００では、図１および図４に示したように、画素電極８の、ソース配線１６に平行する２つの端縁部のみにそれぞれソース配線１６に沿ったリペア用スリットＲＳＬ１およびＲＳＬ２を設けた構成を示したが、リペア用スリットＲＳＬ１およびＲＳＬ２の代わりに、図１５に示す画素電極８Ａのように、リペア用スリットＲＳＬ１１、ＲＳＬ１２、ＲＳＬ１３およびＲＳＬ１４を設けた構成としても良い。
以上説明した本発明に係る実施の形態の液晶表示パネル１００では、図１および図４に示したように、画素電極８の、ソース配線１６に平行する２つの端縁部のみにそれぞれソース配線１６に沿ったリペア用スリットＲＳＬ１およびＲＳＬ２を設けた構成を示したが、リペア用スリットＲＳＬ１およびＲＳＬ２の代わりに、図１５に示す画素電極８Ａのように、リペア用スリットＲＳＬ１１、ＲＳＬ１２、ＲＳＬ１３およびＲＳＬ１４を設けた構成としても良い。
すなわち、リペア用スリットＲＳＬ１１およびＲＳＬ１２は、ソース配線１６に沿って設けられているが、図１６に示すように、ソース配線１６の屈曲部に対応する部分が平面部８１からスリットの幅方向に延在する接続部８２となっており、リペア用スリットＲＳＬ１１およびＲＳＬ１２は接続部８２によって分離されている。また、リペア用スリットＲＳＬ１１およびＲＳＬ１２は、それぞれの長手方向の接続部８２とは反対側の端部が切り欠き部８３となっている。この構造は、リペア用スリットＲＳＬ１３およびＲＳＬ１４においても同じである。
このため、図１５に示すように、ソース配線１６と画素電極８Ａとの間に異物の侵入によるショート、あるいはソース配線１６または画素電極８Ａの製造時のエッチングの不具合による両者のショートが発生し、短絡部ＳＰが発生した場合は、画素電極８Ａの形成後、接続部８２を切断部Ｂ１において、電極材をレーザー光を照射して切断することで、リペア用スリットＲＳＬ１１およびＲＳＬ１２を画素電極８Ａから切り離して電気的に分離することができる。
リペア用スリットＲＳＬ１１およびＲＳＬ１２は、それぞれの長手方向の接続部８２とは反対側の端部が切り欠き部８３となっているので、接続部８２を切断するだけで電気的に分離され、ソース配線１６と画素電極８Ａとの間のショートが修復される。
なお、画素電極８Ａと、隣接する画素領域のソース配線１６（図示せず）との間でショートが発生した場合は、リペア用スリットＲＳＬ１１および１２とは反対側のリペア用スリットＲＳＬ１３およびＲＳＬ１４の接続部８２を切断すれば良い。
このように、リペア用スリットＲＳＬ１１〜ＲＳＬ１４においては、画素電極の機能を回復させて、画質の低下を抑制できるという効果だけでなく、リペアのための切断工程においては、切断箇所が少なくて済むという効果もあり、リペアに費やす時間を低減できる。また、ソース配線１６に面しない接続部８２で切断を行うので、ソース配線１６に切断の際のレーザー光が影響しない。
また、共通電極１０は、ソース配線１６とほぼ同じ形状の複数のスリットＳＬが、ソース配線１６と並列するように共通電極１０の全面に渡って設けられており、画素電極８Ａにおけるリペア用スリットＲＳＬ１１およびＲＳＬ１２の組、リペア用スリットＲＳＬ１３およびＲＳＬ１４の組も、共通電極１０のスリットＳＬとほぼ同じ大きさおよび平面形状を有すると共に、共通電極１０を重ねた場合に、共通電極１０のスリット列の両端のスリットＳＬと重なるように形成されているので、画素の開口率が低下することがなく、また、保持容量も低下しない。このため、画質も低下せず、消費電力も増加しないという特徴を有している。
＜変形例２＞
以上説明した本発明に係る実施の形態の液晶表示パネル１００では、図１および図４に示したように、画素電極８の、ソース配線１６に平行する２つの端縁部のみにそれぞれソース配線１６に沿ったリペア用スリットＲＳＬ１およびＲＳＬ２を設けた構成を示したが、リペア用スリットＲＳＬ１およびＲＳＬ２の代わりに、図１７に示す画素電極８Ｂのように、リペア用スリットＲＳＬ２１、ＲＳＬ２２、ＲＳＬ２３、ＲＳＬ２４、ＲＳＬ２５、ＲＳＬ２６、ＲＳＬ２７およびＲＳＬ２８を設けた構成としても良い。
以上説明した本発明に係る実施の形態の液晶表示パネル１００では、図１および図４に示したように、画素電極８の、ソース配線１６に平行する２つの端縁部のみにそれぞれソース配線１６に沿ったリペア用スリットＲＳＬ１およびＲＳＬ２を設けた構成を示したが、リペア用スリットＲＳＬ１およびＲＳＬ２の代わりに、図１７に示す画素電極８Ｂのように、リペア用スリットＲＳＬ２１、ＲＳＬ２２、ＲＳＬ２３、ＲＳＬ２４、ＲＳＬ２５、ＲＳＬ２６、ＲＳＬ２７およびＲＳＬ２８を設けた構成としても良い。
すなわち、リペア用スリットＲＳＬ２１〜ＲＳＬ２４は、ソース配線１６に沿って設けられているが、図１８に示すように、それぞれの長手方向の端部のうち一方が切り欠き部８４となり、他方が平面部８１との接続部８２となっており、リペア用スリットＲＳＬ２１〜ＲＳＬ２４は、接続部８２の部分で互いに分離されている。この構造は、リペア用スリットＲＳＬ２４〜ＲＳＬ２８においても同じである。
このため、図１７に示すように、ソース配線１６と画素電極８Ｂとの間に異物の侵入によるショート、あるいはソース配線１６または画素電極８Ｂの製造時のエッチングの不具合による両者のショートが発生し、短絡部ＳＰが発生した場合は、画素電極８Ｂの形成後、短絡部ＳＰに面するリペア用スリットの接続部８２を切断すれば良い。
例えば、図１７の例では、リペア用スリットＲＳＬ２２が短絡部ＳＰに面するので、その接続部８２を切断部Ｃ１において、電極材をレーザー光を照射して切断することで、リペア用スリットＲＳＬ２２を画素電極８Ｂから切り離して電気的に分離することができる。
リペア用スリットＲＳＬ２２は、長手方向の接続部８２とは反対側の端部が切り欠き部８４となっているので、接続部８２を切断するだけで電気的に分離され、ソース配線１６と画素電極８Ｂとの間のショートが修復される。
なお、画素電極８Ｂと、隣接する画素領域のソース配線１６（図示せず）との間でショートが発生した場合は、リペア用スリットＲＳＬ２５〜ＲＳＬ２８の何れかの接続部８２を切断すれば良い。
このように、リペア用スリットＲＳＬ２１〜ＲＳＬ２８においては、画素電極の機能を回復させて、画質の低下を抑制できるという効果だけでなく、リペアのための切断工程においては、切断箇所が少なくて済むという効果もあり、リペアに費やす時間を低減できる。リペア用スリットＲＳＬ２１〜ＲＳＬ２８のそれぞれは、図１に示したリペア用スリットＲＳＬ１に比べて小さく、接続部８２を切断することにより電気的に分離される領域は小さくて済むので、切断リペアによる保持容量面積の減少を最小限に抑えることができる。また、ソース配線１６に面しない接続部８２で切断を行うので、ソース配線１６に切断の際のレーザー光が影響しない。
また、共通電極１０は、ソース配線１６とほぼ同じ形状の複数のスリットＳＬが、ソース配線１６と並列するように共通電極１０の全面に渡って設けられており、画素電極８Ａにおけるリペア用スリットＲＳＬ２１〜ＲＳＬ２４の組、リペア用スリットＲＳＬ２５〜ＲＳＬ２８の組も、共通電極１０のスリットＳＬとほぼ同じ大きさおよび平面形状を有すると共に、共通電極１０を重ねた場合に、共通電極１０のスリット列の両端のスリットＳＬと重なるように形成されているので、画素の開口率が低下することがなく、また、保持容量も低下しない。このため、画質も低下せず、消費電力も増加しないという特徴を有している。
なお、以上説明した実施の形態およびその変形例で示した画素電極８、８Ａおよび８Ｂのパターンは一例であり、スリットを平面部８１から切り離して電気的に分離できる構成であれば良い。例えば、画素電極８の接続部８２をスリットの全体に渡って複数設け、さらに画素電極８Ａのように、ゲート配線１２側の２つの端部に切り欠き部を設けた構成とすれば、電気的に分離される領域をさらに小さくできる。
また、以上の説明では、画素電極のソース配線近傍にリペア用スリットを設け、櫛歯形状の共通電極が、絶縁膜を介して画素電極の上層に設けられた構成を示したが、この２つの電極は、ドレインに接続されている電極が画素電極、共通電位に接続されている電極が共通電極であって、何れか一方が櫛歯形状、もう一方が平板形状であれば良いので、絶縁膜を介して上下関係が逆であっても良い。要するに、櫛歯形状の電極と平板形状の電極とが上下逆の関係においても、平板形状の電極のソース配線近傍にリペア用スリットを有する構造とすれば良い。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ 透明絶縁性基板、２ ゲート電極、３ ゲート絶縁膜、６ ソース電極、７ ドレイン電極、８ 画素電極、９ 層間絶縁膜、１０ 共通電極、１２ ゲート配線、１６ ソース配線、３０ 薄膜トランジスタ、ＲＳＬ１，ＲＳＬ２，ＲＳＬ１１〜ＲＳＬ１４，ＲＳＬ２１〜ＲＳＬ２８ リペア用スリット、８１ 平面部、８２ 接続部、８３，８４ 切り欠き部。
Claims (5)
- 透明絶縁性基板と、
前記透明絶縁性基板上に配置され、第１の絶縁膜を間に介して互いに交差してマトリックス状をなす信号線および走査線と、
前記走査線と前記信号線との交差部に設けられた薄膜トランジスタと、
前記走査線および前記信号線により囲まれる画素部において、第２の絶縁膜を間に介して上下の位置関係となるように対向配置された画素電極および共通電極と、を有した薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向して配置される対向基板と、を備え、
前記薄膜トランジスタ基板と前記対向基板との間に液晶が挟持される液晶表示パネルであって、
前記共通電極は、
前記信号線の平面形状と同じ形状を有した複数のスリットが、前記信号線と並列するように全面に渡って設けられた櫛歯形状を有し、
前記画素電極は、
前記信号線に平行する２つの端縁部のみにそれぞれ形成されたリペア用スリットを有し、
前記リペア用スリットは、
前記共通電極の前記スリットと同じ大きさおよび平面形状を有する領域に設けられ、該領域は、前記共通電極と前記画素電極とを重ねた場合に、前記共通電極のスリット列の両端の前記スリットと重なる位置に設定される、液晶表示パネル。 - 前記リペア用スリットは、
前記共通電極の前記スリットと同じ大きさおよび平面形状を有する、請求項１記載の液晶表示パネル。 - 前記リペア用スリットは、
前記画素電極の平面部からスリットの幅方向に延在する少なくとも１つの接続部によって互いに分離された複数のリペア用スリットを有し、
前記複数のリペア用スリットのうち、前記走査線側となる２つのリペア用スリットは、それぞれの長手方向の前記接続部とは反対側の端部に切り欠き部を有する、請求項１記載の液晶表示パネル。 - 前記リペア用スリットは、
前記画素電極の平面部からスリットの幅方向に延在する少なくとも１つの接続部によって互いに分離された複数のリペア用スリットを有し、
前記複数のリペア用スリットのそれぞれは、長手方向の端部のうち前記接続部とは反対側の端部に切り欠き部を有する、請求項１記載の液晶表示パネル。 - 請求項１記載の液晶表示パネルのリペア方法であって、
少なくとも前記画素電極が形成された後、
前記画素電極と前記信号線とのショートが発生した場合に、前記リペア用スリットを前記画素電極から切り離して電気的に分離する、液晶表示パネルのリペア方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014002942A JP6234232B2 (ja) | 2014-01-10 | 2014-01-10 | 液晶表示パネルおよびそのリペア方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014002942A JP6234232B2 (ja) | 2014-01-10 | 2014-01-10 | 液晶表示パネルおよびそのリペア方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015132667A JP2015132667A (ja) | 2015-07-23 |
| JP6234232B2 true JP6234232B2 (ja) | 2017-11-22 |
Family
ID=53899921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014002942A Active JP6234232B2 (ja) | 2014-01-10 | 2014-01-10 | 液晶表示パネルおよびそのリペア方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6234232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113194612A (zh) * | 2021-04-27 | 2021-07-30 | 黄冬云 | 一种用ito电极修复电子显示屏线路的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311214B1 (ko) * | 1999-06-29 | 2001-11-02 | 박종섭 | 고개구율 및 고투과율 액정 표시 장치 |
| JP5246782B2 (ja) * | 2008-03-06 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
| JP5080402B2 (ja) * | 2008-08-26 | 2012-11-21 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置およびその製造方法 |
| KR101298424B1 (ko) * | 2008-12-08 | 2013-08-20 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 액정표시장치 |
| JP5134676B2 (ja) * | 2010-11-24 | 2013-01-30 | 株式会社ジャパンディスプレイイースト | 液晶表示装置およびその製造方法 |
-
2014
- 2014-01-10 JP JP2014002942A patent/JP6234232B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015132667A (ja) | 2015-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10061162B2 (en) | Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves | |
| JP6181093B2 (ja) | 液晶表示装置アレイ基板及びその製造方法 | |
| KR101396943B1 (ko) | 액정표시장치 및 제조방법 | |
| JP5224237B2 (ja) | 横電界方式のアクティブマトリックス型液晶表示装置 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
| US9911760B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| KR101634635B1 (ko) | 표시 장치 | |
| JP6278633B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 | |
| KR20040082796A (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
| JP2006085133A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| US20080284965A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20130075528A (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
| US20160148951A1 (en) | Array substrate and method of manufacturing the same, and liquid crystal display screen | |
| US9239500B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device | |
| KR20130034744A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101889440B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
| JP6234232B2 (ja) | 液晶表示パネルおよびそのリペア方法 | |
| KR102085857B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| JP5532497B2 (ja) | 横電界方式のアクティブマトリックス型液晶表示装置 | |
| KR102056687B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US10330994B2 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
| KR20080110378A (ko) | 액정표시장치 및 그 액정표시장치의 리페어 방법 | |
| KR101086474B1 (ko) | 수평전계인가형 액정표시패널과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6234232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |