KR100471393B1 - 액정표시장치의제조방법 - Google Patents

액정표시장치의제조방법 Download PDF

Info

Publication number
KR100471393B1
KR100471393B1 KR1019970071875A KR19970071875A KR100471393B1 KR 100471393 B1 KR100471393 B1 KR 100471393B1 KR 1019970071875 A KR1019970071875 A KR 1019970071875A KR 19970071875 A KR19970071875 A KR 19970071875A KR 100471393 B1 KR100471393 B1 KR 100471393B1
Authority
KR
South Korea
Prior art keywords
substrate
transparent conductive
liquid crystal
film
forming
Prior art date
Application number
KR1019970071875A
Other languages
English (en)
Other versions
KR19990052411A (ko
Inventor
안성준
최우호
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019970071875A priority Critical patent/KR100471393B1/ko
Publication of KR19990052411A publication Critical patent/KR19990052411A/ko
Application granted granted Critical
Publication of KR100471393B1 publication Critical patent/KR100471393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 인-플레인 스위칭(In-Plane Switching:IPS) 모드의 액정표시장치의 제조방법을 개시한다. 이 방법은, 화소전극과 대향전극이 투광성의 동일 기판상에 형성되고, 상기 화소전극을 스위칭하기 위한 박막 트랜지스터가 상기 기판상에 형성된 액정표시장치에 적용되고, 투광성의 절연기판상에, 상부에 감광막이 도포된 보호막 패턴을 형성하는 단계; 상기 기판 전면에 투명한 도전성 물질을 소정 두께로 증착하는 단계; 및 상기 보호막 상부의 감광막과 투명한 도전성 물질을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

액정표시장치의 제조방법
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 보다 상세하게는 화소전극과 대향전극이 동일 기판상에 형성된 인-플레인 스위칭 모드의 액정표시장치를 제조하는 방법에 관한 것이다.
일반적으로, 노트북 컴퓨터, 텔레비젼, 그래픽 디스플레이와 같은 표시 소자들에서, 영상을 구현하기 위한 액정표시패널은 투명한 한 쌍의 유리 기판과 이 유리 기판 사이에 봉입된 액정을 포함한다. 상기 유리 기판 중 적어도 하나의 기판에는 화소전극과 상기 화소전극을 스위칭하기 위한 박막 트랜지스터와 같은 스위칭 소자가 형성되며 대향하는 다른 하나에는 컬러 필터와 카운터 전극이 형성된 구조의 패널이 일반적으로 사용된다. 최근에 많이 사용되는 액정으로는 TN 모드(Twist nematic mode)의 액정이 이용되는데, 이 TN 모드의 액정이 사용된 액정 표시 소자는 상기한 하부 기판의 화소전극과 상부 기판의 화소전극에 인가된 수직 전기장에 의하여 액정을 동작시키므로, 시야각이 좁은 문제점을 가진다.
상기한 시야각 문제를 해결하기 위하여, 평행장을 이용한 인-플레인 스위칭 모드(In plane switching mode: 이하 IPS모드라 함)의 액정표시소자가 제안되었다.
도 1은 상기한 IPS모드의 액정표시소자의 하부 유리기판에 형성된 단위 화소영역과 그 주변부를 보여준다.
도 1을 참조하면, IPS 모드의 액정 표시 소자는, 하부 기판 상에 주사선(또는, 게이트 라인:2)과 소정간격만큼 분리된 위치에 상기 주사선(2)과 평행하게 화소전극(4)의 주(main) 라인(이하 제 1 주라인으로 언급: 4a)이 형성되고, 상기 주라인(4a)으로부터 수직으로 분기된 다수의 브랜치들(이하, 제 1 브랜치들로 언급:4b)이 형성되는데, 이 제 1 브랜치(4b)들은 서로 소정 간격으로 분리되고, 서로 평행하게 배열되어 있다. 상기한 화소전극(4)의 제 1 브랜치(4b)들 사이에는 상기 제 1 브랜치(4b)들과 소정간격을 두고 분리되고, 상기 제 1 브랜치들과 평행한 브랜치들(이하, 제 2 브랜치들로 언급: 6b)이 형성된다. 상기한 제 2 브랜치들(6b)은 상기 주사선(2)과 평행하게 형성된 주라인(이하 제 2 주라인으로 언급:6a)으로부터 분기되고, 상기 제 2 주라인(6a)은 주사선(2)과 평행하게 소정 간격을 두고 분리되어 배치된 공통전극 버스라인(8) 상에 형성되며, 그 하부의 절연막(10)에 형성된 콘택홀을 통하여 상기 절연막 하부의 공통전극 버스라인(8)과 전기적으로 연결되므로, 상기 공통전극 버스라인(8)으로부터 평행 전기장을 생성하기 위한 전압을 인가받게 된다. 한편, 화소전극(4)은 박막 트랜지스터(12)와 전기적으로 연결되어 평행전기장을 생성하기 위한 전압을 인가받는다.
상기의 화소 전극(4)과 대향전극(6)이 동일한 하부 기판(5)에 형성되어 있으므로, 액정 표시 소자의 화소 전극(4)과 대향전극(6)에 전압을 인가하게 되면, 수평한 전기장이 발생된다. 수평 전기장의 인가에 의하여 유전율 이방성이 음인 액정들은 전기장의 방향과는 수직으로, 편광방향과는 45도 경사진 방향으로 배열되게 되어 브라이트(bright) 상태가 된다.
그러나, 이와 같은 IPS 모드의 액정 표시 소자에서 화소전극(4)의 제 1 브랜치(4b)들과 대향전극(6)의 제 2 브랜치(6b)들에 의하여 생성된 평행 전기장은 상기 제 1, 제 2 브랜치(4b, 6b)들의 사이와, 가장자리 부분의 상부에 있는 액정은 배향을 시키지만, 그들 각각의 중앙부 위에 있는 액정들을 배향시키지 못한다. 이는 결과적으로, 투과율의 저하문제를 발생시키게 된다. 이러한, 문제점을 해결하기 위하여 제 1 브랜치(4b)들과 제 2 브랜치(6b)들 사이의 간격을 3-4㎛정도로 매우 좁게 형성하는 방법이 사용되고 있다.
그러나, 이러한 방법 또한 화소전극과 대향전극간의 간격이 좁아짐에 따라 화소전극(4)의 제 1 브랜치(4b)들과 인접한 대향전극(6)의 제 2 브랜치(6b)들이 공정중에 서로 쇼트되는 문제점이 발생될 수 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 화소전극과 대향전극 사이의 간격을 좁게 만들 때, 화소전극과 인접한 대향전극사이에서 발생하는 쇼트를 방지할 수 있는 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 한 가지 측면에 따른 액정표시장치의 제조방법은 화소전극과 대향전극이 투광성의 동일 기판상에 형성되고, 상기 화소전극을 스위칭하기 위한 박막 트랜지스터가 상기 기판상에 형성된 액정표시장치에 적용되고, 투광성의 절연기판상에, 상부에 감광막이 도포된 보호막 패턴을 형성하는 단계; 상기 기판 전면에 투명한 도전성 물질을 소정 두께로 증착하는 단계; 및 상기 보호막 상부의 감광막과 투명한 도전성 물질을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 액정표시장치의 제조방법은, 화소전극과 대향전극이 투광성의 동일 기판상에 형성되고, 상기 화소전극을 스위칭하기 위한 박막 트랜지스터가 상기 기판상에 형성된 액정표시장치에 적용되고, 투광성의 절연기판상에, 공통전극배선을 형성하는 단계; 상기 공통전극배선을 포함하는 기판의 상부에 절연층을 형성하는 단계; 상기 절연층의 상부에 보호막을 형성하는 단계; 상기 보호막의 상부에 소정 간격을 두고 분리된 감광막 마스크 패턴을 형성하는 단계; 상기 보호막의 노출된 부분을 식각하여 제거하는 단계; 상기 기판 전면에 투명한 도전성 물질을 소정 두께로 증착하는 단계; 및 상기 감광막 마스크 패턴을 스트립하여 상기 감광막 마스크 패턴과 그 상부의 투명한 도전성 물질을 제거하는 단계를 포함하며, 상기 보호막 사이의 절연막 상에 형성된 상기 투명한 도전성 막들중 기수번째의 막들은 화소전극이고, 우수번째의 막들은 대향전극이며, 상기 화소전극은 상기 스위칭 소자에 전기적으로 연결되고, 상기 대향전극은 상기 공통전극배선에 전기적으로 연결되도록 형성되는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정도이다.
도 2a을 참조하면, 유리기판과 같은 투광성의 절연기판(미도시) 상에 절연층(22)과 보호막(24)이 순차적으로 적층된 기판이 제공된다. 도면에는 도시되지 않았지만, 제공된 기판상에는 주사선과, 공통전극 버스라인, 박막 트랜지스터등이 이미 형성되어 있는 상태이다. 그런다음, 소정 두께의 감광막(26)을 보호막(24) 위에 도포한다. 상기 기판상에 형성된 보호막(24)은 2,000Å이상의 두께로 형성하는 것이 바람직하다.
도 2b를 참조하면, 투명 부분(28a)과 불투명 부분(28b)으로 구성되는 마스크(28)를 상기 감광막(26)의 상부에 정렬시키고, 특정 파장의 광을 입사시켜 감광막(26)을 노광한다. 현재의 실시예에서 사용된 감광막은 노광된 부분이 현상용액에 의하여 제거되는 양의 감광막(Positive photoresist)이다. 노광공정동안, 마스크(28)의 투명부분(28a)의 하부에 위치한 감광막은 노광된다. 이후, 노광된 감광막(26)을 포함하는 기판을 현상용액에 담그어 노광된 부분을 제거하는 현상공정을 실시한다. 상기한 현상공정이 완료된 후의 상태를 도 2c에 도시하였다. 도 2c에 도시한 바와 같이, 감광막 패턴(26a)사이에 위치한 보호막(24)은 노출된다. 상기 감광막 패턴(26a) 사이의 부분들은 후속공정에서 화소전극과 대향전극이 형성될 부분으로서, 그 폭은 3-4μm로 형성한다.
다음으로, 도 2d를 참조하면, 보호막(24)의 노출된 부분을 식각하여 제거한다. 이 때, 사용되는 식각방법으로는, 건식식각방법의 일종인 플라즈마 식각이 사용될 수 있고, 노출된 보호막만을 선택적으로 식각하는 습식식각방법이 사용될 수 있지만, 정확한 패턴 형성을 위하여 건식식각법을 사용하는 것이 보다 바람직하다.
다음으로, 도 2e를 참조하면, 노출된 보호막의 식각공정이 완료된 기판의 전면에 투명한 도전성 물질(20)을 증착한다. 인듐 주석 산화물(Indium Tin Oxide: 이하, ITO로 언급함)을 상기한 투명 도전성 물질로서 사용하고, 그 두께는 500Å이하로 형성하는 것이 바람직하다. 그것의 증착방법으로는, 화학기상증착법을 사용하는 것이 바람직하다. 상기한 증착공정으로 절연층(22)의 노출된 부분의 상부와 감광막 패턴(26a)의 상부에는 ITO막(20)이 형성된다. 상기한 증착공정시, 선택된 X축 상의 방향으로부터 기수번째에 있는 패턴은 박막 트랜지스터의 드레인과 콘택되도록 하고, 우수번째에 있는 패턴은 공통전극 버스라인과 콘택되도록 한다. 또한, 콘택되는 순서가 교번적으로 이루어진다면, 기수번째에 있는 패턴을 공통전극 버스라인과, 우수번째에 있는 패턴을 박막 트랜지스터의 드레인과 콘택되도록 하는 방법도 가능하다.
도 2f를 참조하면, 감광막을 제거하는 스트립(Strip) 공정을 실시하여 감광막 패턴(26a)을 제거한다. 상기한 스트립 공정동안, 감광막 패턴(26a)의 상부에 있는 ITO막(20)은 감광막 패턴(26a)과 함께 제거되므로, 그것을 제거하기 위한 별도의 공정은 필요없게 된다. 상기한 공정들의 결과, 기수번째에 형성된 ITO전극(20a)은 화소전극이 되고, 우수번째에 형성된 ITO전극(20b)은 대향전극이 된다.
이상의 공정순서에 따라 화소전극(20a)과 대향전극(20b)을 형성하므로써, 화소전극(20a)과 대향전극(20b)간의 단락문제가 방지될 수 있다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 설명하는 공정도이다.
현 실시예의 방법은 앞서의 실시예에 비하여, 노광되지 않은 부분이 현상용액에서 제거되는 음의 감광막(Negative photoresist:30)이 사용된다는 점이 다르다. 따라서, 도 3b와 도 3c를 참조하면, 노광공정에 의하여 마스크(28)의 불투명 부분(28a)의 하부에 있는 감광막이 현상공정후에 남아서, 감광막 패턴(30a)으로 된다. 도 3d-도 3f에 도시한 것처럼, 감광막 패턴 형성공정 이후의 공정은 앞서의 실시예의 방법과 동일하게 진행되므로, 여기서는 그 설명을 생략한다.
도 3f를 참조하면, 상기한 공정들의 결과, 기수번째에 형성된 ITO전극(20a)은 화소전극이 되고, 우수번째에 형성된 ITO전극(20b)은 대향전극이 된다.
현 실시예의 경우 또한, 콘택되는 순서가 교번적으로 이루어진다면, 기수번째에 있는 패턴을 공통전극 버스라인과, 우수번째에 있는 패턴을 박막 트랜지스터의 드레인과 콘택되도록 하므로써, 기수번째의 ITO전극을 대향전극으로, 우수번째의 ITO전극을 화소전극으로 구성하는 방법도 가능하다. 이상의 공정순서에 따라 화소전극(20a)과 대향전극(20b)을 형성하므로써, 화소전극(20a)과 대향전극(20b)간의 단락문제가 방지될 수 있다.
한편, 상기한 두 가지 실시예에 따라, 화소전극과 대향전극 패턴들이 형성된 후, 기판의 제일 상부면에는 배향막이 형성되는데, 이 경우, 배향막의 프리틸트 각은 4도 이하로 하는 것이 바람직하다. 상기한 조건들에 따라 완성된 액정표시패널을 구동하였을 때, 화소전극과 대향전극에 인가된 전압에 의하여 생성되는 평행장과 배향막의 러빙에 의하여 액정은 0 내지 45도의 범위로 배향된다. 아울러, 액정층의 두께와 이방성 굴절율의 곱이 0.2-0.6μm범위가 되도록 하므로써, 투과율을 최대로 할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 화소전극과 대향전극을 감광막 패턴을 이용한 사진식각법에 의하여 동일한 물질로서 형성하여 주므로써, 인접한 화소전극과 대향전극간의 단락 문제를 방지할 수 있다. 그 결과, 액정표시장치의 불량율을 낮추어서, 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
도 1은 인-플레인 스위칭 모드의 액정표시장치의 단위 화소영역과 그 주변부의 개략적인 평면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하는 단면도.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 설명하는 단면도.
(도면의 주요 부분에 대한 부호의 설명)
20, 20a, 20b : ITO막 22 : 절연층
24 : 보호막 26, 30 : 감광막
26a, 30a : 감광막 패턴 28 : 마스크
28a : 마스크의 투명 부분 28b : 마스크의 불투명 부분

Claims (11)

  1. 화소전극과 대향전극이 투광성의 동일 기판상에 형성되고, 상기 화소전극을 스위칭하기 위한 스위칭 소자가 상기 기판상에 형성된 액정표시장치의 제조방법에 있어서,
    상기 투광성기판상에, 공통전극배선을 형성하는 단계;
    상기 공통전극배선을 포함하는 상기 기판의 상부에 절연층을 형성하는 단계;
    상기 절연층의 상부에 감광막이 도포된 보호막 패턴을 형성하는 단계;
    상기 기판 전면에 투명한 도전성 물질을 소정 두께로 증착하는 단계; 및
    상기 보호막 상부의 감광막과 투명한 도전성 물질을 제거하는 단계를 포함하며, 상기 보호막 사이의 절연막상에 형성된 상기 투명한 도전성 막들중 기수번째의 막들은 화소전극이고, 우수번째의 막들은 대향전극이며, 상기 화소전극은 상기 스위칭 소자에 전기적으로 연결되고, 상기 대향전극은 상기 공통전극배선에 전기적으로 연결되도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 보호막 패턴의 형성단계는, 상기 절연층의 상부에 보호막을 증착하는 단계; 상기 보호막의 상부에 감광막을 도포하는 단계; 상기 감광막을 노광하여 감광막 마스크 패턴을 형성하는 단계; 상기 감광막이 제거되어 노출된 부분의 보호막을 식각하여 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 감광막은 노광된 부분이 현상에 의하여 제거되는 양의 감광막인 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 2 항에 있어서, 상기 감광막은 노광되지 않은 부분이 현상에 의하여 제거되는 음의 감광막인 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 감광막과 투명한 도전성 물질의 제거단계는 상기 보호막 위의 상기 감광막을 스트립하는 공정에 의하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 스위칭 소자는 박막 트랜지스터인 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 1 항에 있어서, 상기 투명한 도전성 물질은 인듐 주석 산화물인 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 보호막은 2000Å이상의 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 항에 있어서, 상기 대향전극과 상기 화소전극의 폭을 각각 3-4μm로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 화소전극과 대향전극이 투광성의 동일 기판상에 형성되고, 상기 화소전극을 스위칭하기 위한 박막 트랜지스터가 상기 기판상에 형성된 액정표시장치의 제조방법에 있어서,
    투광성의 기판상에, 공통전극배선을 형성하는 단계;
    상기 공통전극배선을 포함하는 기판의 상부에 절연층을 형성하는 단계;
    상기 절연층의 상부에 보호막을 형성하는 단계;
    상기 보호막의 상부에 소정 간격을 두고 분리된 감광막 마스크 패턴을 형성하는 단계;
    상기 보호막의 노출된 부분을 식각하여 제거하는 단계;
    상기 기판 전면에 투명한 도전성 물질을 소정 두께로 증착하는 단계; 및
    상기 감광막 마스크 패턴을 스트립하여 상기 감광막 마스크 패턴과 그 상부의 투명한 도전성 물질을 제거하는 단계를 포함하며, 상기 보호막 사이의 절연막 상에 형성된 상기 투명한 도전성 막들중 기수번째의 막들은 화소전극이고, 우수번째의 막들은 대향전극이며, 상기 화소전극은 상기 스위칭 소자에 전기적으로 연결되고, 상기 대향전극은 상기 공통전극배선에 전기적으로 연결되도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 투명한 도전성 물질은 인듐 주석 산화물인 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019970071875A 1997-12-22 1997-12-22 액정표시장치의제조방법 KR100471393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071875A KR100471393B1 (ko) 1997-12-22 1997-12-22 액정표시장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071875A KR100471393B1 (ko) 1997-12-22 1997-12-22 액정표시장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990052411A KR19990052411A (ko) 1999-07-05
KR100471393B1 true KR100471393B1 (ko) 2005-07-11

Family

ID=37303346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071875A KR100471393B1 (ko) 1997-12-22 1997-12-22 액정표시장치의제조방법

Country Status (1)

Country Link
KR (1) KR100471393B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132816A (en) * 1989-02-02 1992-07-21 Sharp Kabushiki Kaisha Ferroelectric liquid crystal device and method of manufacturing the same
JPH095764A (ja) * 1995-06-20 1997-01-10 Hitachi Ltd 液晶表示基板
JPH0968727A (ja) * 1995-09-01 1997-03-11 Toshiba Corp アクティブマトリクス型液晶表示パネル
KR970023747A (ko) * 1995-10-11 1997-05-30 김광호 투명도전막을 가지는 반도체장치의 제조방법
JPH09185045A (ja) * 1995-12-28 1997-07-15 Canon Inc 液晶素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132816A (en) * 1989-02-02 1992-07-21 Sharp Kabushiki Kaisha Ferroelectric liquid crystal device and method of manufacturing the same
JPH095764A (ja) * 1995-06-20 1997-01-10 Hitachi Ltd 液晶表示基板
JPH0968727A (ja) * 1995-09-01 1997-03-11 Toshiba Corp アクティブマトリクス型液晶表示パネル
KR970023747A (ko) * 1995-10-11 1997-05-30 김광호 투명도전막을 가지는 반도체장치의 제조방법
JPH09185045A (ja) * 1995-12-28 1997-07-15 Canon Inc 液晶素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
US8456601B2 (en) 2006-11-28 2013-06-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR19990052411A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100292129B1 (ko) 투과형 액정 표시 장치 및 그 제조 방법
KR100290238B1 (ko) 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치
KR101308534B1 (ko) 표시 기판 및 이의 제조 방법
KR100220854B1 (ko) 액정 디스플레이 디바이스의 tft 판 및 그 제조방법
US7719622B2 (en) Liquid crystal display device and method of manufacturing the same
JP2001021894A (ja) 液晶表示装置
TW201426100A (zh) 液晶顯示裝置及其製造方法
KR20010104067A (ko) 액정 표시 장치 및 그에 사용되는 기판
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
KR101380784B1 (ko) 액정표시장치의 제조방법
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
KR100471393B1 (ko) 액정표시장치의제조방법
KR20070072183A (ko) 액정표시소자 및 제조방법
KR20000019504A (ko) 액정 표시 장치 제조 방법
KR20110072433A (ko) 액정표시장치 제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR100705621B1 (ko) 프린지 필드 구동 액정표시장치의 제조 방법
KR100336895B1 (ko) 고개구율및고투과율액정표시장치및그제조방법
JPH1031228A (ja) 液晶表示装置及びその製造方法
KR20020013307A (ko) 액정 표시 장치용 색 필터 기판 및 그 제조 방법
KR100623985B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR100672642B1 (ko) 액정 표시 장치의 패드부 및 이의 형성 방법
JP2009251003A (ja) 液晶装置、液晶装置の製造方法、液晶装置用基板
KR20020076935A (ko) 박막 트랜지스터 액정표시장치 제조방법
KR20050062692A (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 13