KR20010009748A - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20010009748A
KR20010009748A KR1019990028288A KR19990028288A KR20010009748A KR 20010009748 A KR20010009748 A KR 20010009748A KR 1019990028288 A KR1019990028288 A KR 1019990028288A KR 19990028288 A KR19990028288 A KR 19990028288A KR 20010009748 A KR20010009748 A KR 20010009748A
Authority
KR
South Korea
Prior art keywords
pattern
gate
pixel
forming
liquid crystal
Prior art date
Application number
KR1019990028288A
Other languages
English (en)
Inventor
홍문표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990028288A priority Critical patent/KR20010009748A/ko
Publication of KR20010009748A publication Critical patent/KR20010009748A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판 위에 서로 나란한 다수의 게이트선을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 증착한다. 게이트 절연막 위에 반도체 패턴과 저항성 접촉층 패턴을 차례로 형성한 다음, 게이트선과 수직으로 교차하여 다수의 화소 영역을 구획하는 다수의 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 데이터 배선과 게이트 절연막을 덮는 보호 절연막을 형성하고, 감광막을 도포한다. 광마스크로 감광막을 노광하고 패터닝하여 화소 영역의 중심부로부터 가장자리쪽으로 경사가 증가하는 형태의 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 보호 절연막을 식각하여 감광막 패턴과 같은 형태로 보호 절연막 패턴을 형성한다. 그 위에 투명 도전 물질로 화소 전극을 형성하여, 한 화소 내에 경사진 영역들을 형성함으로써, 각 영역마다 액정 분자의 배열 방향이 다르게 형성되므로 액정 표시 장치의 시야각을 넓힐 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor array panel for liquid crystal displays}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는 액정 표시 장치의 시야각을 향상시키기 위한 방법에 관한 것이다.
액정 표시 장치는 전극이 형성되어 있는 두 기판 사이에 액정을 주입하고, 전장을 가하여 액정 분자를 움직임으로써 광 투과량을 조절하는 구조로 되어 있다.
액정은 장축과 단축의 길이가 다르기 때문에 광학적으로 두 종류의 굴절율을 갖는 이방성 물질이다. 따라서, 이러한 액정을 사용하는 액정 표시 장치는 보는 방향에 따라 색과 대비비(contrast ratio)가 결정된다. 이와 같이 보는 눈의 방향에 따른 대비비의 변화를 정량화하기 위한 값으로서, 통상 대비비를 10:1로 유지하는 각도를 시야각(viewing angle)이라고 하는데 액정 표시 장치는 시야각이 좁은 문제점이 있다.
이러한 액정 표시 장치의 시야각을 향상시키기 위한 방법으로 보상 필름, 횡전계 구동 방법(in plane switching method), PVA(patterned vertical alignment) 혹은 MVA(multi-domain vertical alignment) 등이 있다.
PVA는 하부의 기판, 때에 따라서는 상·하 기판의 투명 전극에 개구 패턴이 뚫려 있어서, 두 기판의 전극에 전압이 인가될 때 개구 패턴 근처에서 전기장의 왜곡인 프린지 필드(fringe field)가 형성된다. 따라서, 개구 패턴을 기준으로 양쪽에 있는 액정 분자의 배향이 달라져 시야각이 향상된다.
한편, 상하 기판의 투명 전극 위에 돌기가 형성되어 있는 MVA의 경우, 전압이 인가되지 않은 초기 상태에서 돌기를 중심으로 양쪽에 있는 액정 분자가 서로 다른 선경사각(pre-tilt angle)을 가지고 배향되어 있다가, 전압이 인가되면 돌기의 양편에서 액정의 배열이 반대가 된다. 따라서, 시야각이 향상된다.
그러나, PVA 또는 MVA를 제조하는 방법에서는 상하부의 투명 전극에 패턴을 형성하거나 투명 전극 위에 돌기를 형성하는 공정이 추가되어야 하므로 공정 시간이 길어지고 제작비가 높아지는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 별도의 재료나 공정을 추가하지 않고 광시야각을 갖는 액정 표시 장치를 제조하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 한 화소 내에 여러 개의 영역을 갖는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고,
도 2a 및 도 2b는 각각 도 1의 Ⅱa-Ⅱa´선 및 Ⅱb-Ⅱb´선에 대한 단면도이고,
도 3은 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4a 및 도 4b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도이며,
도 5a 및 도 5b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도로서, 도 4a 및 도 4b 다음 단계에서의 단면도이고,
도 6은 도 5a 및 도 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7a 및 도 7b는 각각 도 6에서 Ⅶa-Ⅶa´선 및 Ⅶb-Ⅶb´선을 따라 잘라 도시한 단면도이고,
도 8a 및 도 8b는 각각 도 6에서 Ⅶa-Ⅶa´선 및 Ⅶb-Ⅶb´선을 따라 잘라 도시한 단면도로서, 도 7a 및 도 7b 다음 단계에서의 단면도이며,
도 9a 및 도 9b는 각각 본 발명의 제 1 실시예에 의한 슬릿 포트(phot)와 화소를 나타내는 도면이고,
도 10a 내지 도 10b는 각각 본 발명의 제 2 실시예에 의한 슬릿 포트와 화소를 나타내는 도면이다.
이러한 과제를 해결하기 위한 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판 위에 서로 나란한 다수의 게이트선을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 증착한다. 게이트 절연막 위에 반도체 패턴과 저항성 접촉층 패턴을 차례로 형성한 다음, 게이트선과 수직으로 교차하여 다수의 화소 영역을 구획하는 다수의 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 데이터 배선과 게이트 절연막을 덮는 보호 절연막을 형성하고, 감광막을 도포한다. 광마스크로 감광막을 노광하고 패터닝하여 화소 영역의 중심부로부터 가장자리쪽으로 경사가 증가하는 형태의 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 보호 절연막을 식각하여 보호 절연막 패턴을 형성한다. 그 위에 투명 도전 물질로 화소 전극을 형성한다.
이때, 광마스크는 화소 영역에 대응되는 부분에 다수의 슬릿이 형성되어 있으며, 화소 영역의 가장자리로부터 중심부로 갈수록 슬릿의 간격이 증가한다.
보호 절연막 패턴은 감광막 패턴과 동일한 형태를 갖는다. 즉, 화소 영역의 중심부로부터 가장 자리쪽으로 경사가 증가하는 형태를 갖는다.
이와 같은 방법에 따른 박막 트랜지스터 기판에서는 한 화소 내에 표면 구조가 다른 영역, 즉 경사진 영역들을 형성함으로써, 각 영역마다 액정 분자의 배열 방향이 다르게 형성되므로 액정 표시 장치의 시야각을 넓힐 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 공정에 대하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저, 도 1 내지 도 2b를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 도 2a 및 도 2b는 각각 도 1에서 Ⅱa-Ⅱa´선 및 Ⅱb-Ⅱb´선을 따라 잘라 도시한 단면도이다.
먼저, 기판(1) 위에 상부 게이트선(11)과 하부 게이트선(12)으로 이루어진 이중 게이트선이 가로 방향으로 형성되어 있고, 상부 게이트선(11)과 하부 게이트선(12)은 세로 방향의 좌우측 게이트 연결부(13, 14)에 의해 연결되어 있어 링 형태의 게이트 배선을 이루고 있다. 이중 게이트선(11, 12)과 이들을 잇는 좌우측 게이트 연결부(13, 14)가 만나는 영역에서는 박막 트랜지스터가 위치할 공간을 확보하기 위해, 게이트 배선의 우측 상단 부분(16)은 상부 게이트선(11)에서 아래쪽으로 어느 정도 이어지다가 오른쪽으로 꺾어져 우측 게이트 연결부(14)에 연결된 구조로 되어 있다. 상부 게이트선(11)과 하부 게이트선(12)은 기판(1)의 가장자리 쪽으로 연장되어, 한쪽 끝에서 하나로 연결되어 있고, 그 끝단에는 외부로부터의 주사 신호를 인가 받아 게이트선(11, 12)으로 전달하기 위한 게이트 패드(15)가 형성되어 있다.
우측 상단 부분(16)을 포함하는 상하부 게이트선(11, 12)과 좌우측 게이트 연결부(13, 14) 그리고 게이트 패드(15)로 이루어진 게이트 배선은 게이트 절연막(20)으로 덮여 있다.
게이트 절연막(20)의 상부에는 반도체 패턴(30)이 상부 게이트선(11)의 일부와 중첩하도록 형성되어 있고, 반도체 패턴(30)의 상부에는 고농도의 불순물이 도핑된 저항성 접촉층 패턴(42, 43)이 두 부분으로 나뉘어 형성되어 있다.
또한, 게이트 절연막(20) 위에는 상부 및 하부 게이트선(11, 12)과 교차하여 다수의 화소 영역을 구획하는 형태로, 데이터선(51)이 형성되어 있다. 즉, 데이터선(51)은 상하부 게이트선(11, 12)과 수직한 방향 즉, 좌우측 게이트 연결부(13, 14)와 나란하게 형성되어 있고, 한 화소(PX)의 좌측 게이트 연결부(13)와 이웃한 화소의 우측 게이트 연결부(14)의 사이에 위치하고 있다. 한 화소(PX)의 상부 게이트선(11)과 우측 게이트 연결부(14)가 만나는 상부 게이트선(11)의 위에는 데이터선(51)에서 연장된 소스 전극(52)과 소스 전극(52) 맞은 편의 드레인 전극(53)이 접촉층 패턴(42, 43)과 각각 겹치도록 형성되어 있고, 드레인 전극(53)의 다른 쪽 끝은 전단 화소(PX) 쪽으로 연장되어 있다. 또한, 데이터선(51)의 한 쪽 끝에는 외부로부터 화상 신호를 인가받기 위한 데이터 패드(54)가 형성되어 있다.
데이터선(51), 소스 및 드레인 전극(52, 53) 및 데이터 패드(54)를 포함하는 데이터 배선(51, 52, 53, 54)과 게이트 절연막(20)은 보호 절연막(60)으로 덮여 있다. 보호 절연막(60)은 화소(PX)의 가운데 부분에서 거의 식각되어 하부의 게이트 절연막(20)이 드러나 있고, 화소(PX)의 가장자리로 갈수록 보호 절연막(60)이 적게 식각되어 화소(PX) 가장자리에서는 거의 식각되지 않고 남아 있다. 따라서, 화소(PX)는 서로 다른 경사를 이루는 적어도 두 개의 영역으로 나뉘어 있다.
보호 절연막(60) 위에는 투명 도전 물질로 화소 전극(70)이 형성되어 있다. 화소 전극(70)은 각 화소(PX) 영역에 형성되어 있으며 이웃하는 게이트 배선(11, 12, 13, 14)의 가장자리와 일부 겹쳐져 있다. 화소 전극(70)은 화소(PX) 영역 내의 보호 절연막(60)과 같이 경사를 이루며 형성되어 있으나, 보호 절연막(60)과 달리 가운데 영역에서 끊어지지 않고 이어져 있다. 이러한 화소 전극(70)은 보호 절연막(60)에 뚫린 접촉구(C1)를 통해 드레인 전극(53)과 전기적으로 연결되어 있다.
한편, 게이트 패드(15) 및 데이터 패드(54)는 상부의 게이트 절연막(20)과 보호 절연막(60)에 형성된 접촉구(C2, C3)를 통해 각각 투명 전극 패턴(71, 72)과 연결되어 있다.
그러면, 본 발명의 제 1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3 내지 도 8b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
먼저, 도 3 내지 도 4b에 도시한 바와 같이 기판(1) 위에 게이트 배선용 금속막을 증착하고 패터닝하여, 상부 게이트선(11)과 하부 게이트선(12), 이들을 잇는 좌우측 게이트 연결부(13, 14), 상부 게이트선(11)과 우측 게이트선(14)이 만나는 부분(16) 및 게이트 패드(15)로 이루어진 게이트 배선을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이 게이트 배선(11, 12, 13, 14) 및 기판(1) 위에 게이트 절연막(20), 반도체층, 접촉층을 연속하여 증착하고, 접촉층과 반도체층을 식각하여 게이트 절연막(20)의 상부에 반도체 패턴(30)과 접촉층 패턴(40)을 형성한다. 반도체 패턴(30) 및 접촉층 패턴(40)은 상부 게이트선(11)과 우측 게이트 연결부(14)가 만나는 위치의 상부 게이트선(11) 위에 형성한다.
다음, 데이터 배선용 금속막을 증착하고 패터닝하여 도 6 내지 도 7b에 도시한 바와 같이 데이터선(51), 소스 전극(52)과 드레인 전극(53) 그리고 데이터 패드(54)를 포함하는 데이터 배선을 형성한다.
데이터 배선(51, 52, 53, 54)의 형성시, 소스/드레인 전극(52, 53) 사이의 접촉층 패턴(40)도 제거하여 그 하부의 반도체 패턴(30)이 드러나도록 한다.
다음, 도 6 및 도 8a에 도시한 바와 같이 데이터 배선(51, 52, 53, 54)과 게이트 절연막(20)을 덮는 보호 절연막(60)을 형성한다. 이어, 감광막을 도포하고 마스크(100)를 이용하여 감광막을 노광한다. 이때, 노광에 사용되는 마스크(100)는 마스크용 절연 기판(110), 그리고 기판(110)의 한 면에 형성되어 있는 차광층(120. 130) 패턴으로 이루어져 있다. 차광층(120, 130) 패턴을 좀 더 살펴보면, 게이트 패드(15), 데이터 패드(도 6의 도면 부호 54) 및 드레인 전극(도 6의 도면 부호 53)에 대응되는 부분(A)에서는 제거되어 있고, 화소(PX) 영역에 대응되는 부분(B)에는 여러 개의 차광층(120) 패턴이 슬릿 형태를 이루도록 형성되어 있으며, 나머지 부분(C)의 차광층(130)은 완전히 남아 있다. 화소(PX) 영역에 해당하는 부분(B)의 경우, 화소(PX)영역의 가장자리에서 가운데 부분으로 갈수록 슬릿 간격이 점차 커지는 형태로 형성되어 있다. 결국, 이러한 마스크(100)를 이용하여 노광하면 차광층이 형성되어 있지 않은 부분(A)에서는 감광막(81)이 완전히 노광되고, 마스크의 슬릿이 형성되어 있는 부분(B)에서는 화소(PX) 영역의 가운데로 갈수록 감광막(82)의 노광 정도가 증가하여, 그 외의 부분(C)에서는 감광막(80)이 노광 되지 않은 채 남아 있게 된다.
이후, 이와 같이 노광된 감광막(80, 81, 82)을 형성하여, 화소(PX) 영역의 가운데 부분을 기준으로 양쪽 가장자리로 갈수록 경사가 높아지는 형태의 감광막 패턴(80)을 형성하고, 게이트 패드(15)부 및 데이터 패드(54)부에서는 접촉구(C2, C3)를 형성하기 위해 감광막을 제거한다.
여기서, 슬릿 패턴이 형성되어 있는 마스크(100) 대신 부분적으로 투과율이 다른 막으로 이루어진 마스크를 이용할 수도 있다.
다음, 이러한 감광막 패턴(80)을 마스크로 하여 하부에 위치한 보호 절연막(60), 위치에 따라서는 게이트 절연막(20)을 건식 식각한 후, 남아 있는 감광막 패턴(80)을 제거하여, 도 8b에 도시한 바와 같이 동일한 깊이로 식각을 하므로 화소(PX) 영역의 가운데 부분은 보호 절연막(60)이 충분히 식각되어 보호 절연막(60) 하부의 게이트 절연막(20)이 드러나고, 가장자리 부분 쪽으로 갈수록 제거된 보호 절연막(60)의 두께가 감소하여 화소(PX)의 최외각 쪽에서는 보호 절연막(60)이 거의 식각되지 않고 남아 있는 경사 구조를 형성한다. 따라서 화소(PX) 영역 내에 감광막 패턴(80)과 마찬가지로 서로 다른 경사를 가진 적어도 두 개의 영역이 형성된다. 한편, 게이트 패드(15) 및 데이터 패드(54)가 드러나도록 상부의 보호 절연막(60)과 게이트 절연막(20)을 제거한다.
다음, 보호 절연막(60) 및 게이트 절연막(20) 위에 투명 도전막을 증착하고 패터닝하여 도 1 내지 도 2b에 도시된 바와 같이 드레인 전극(53)과 연결되도록 화소 전극(70)을 형성하고, 게이트 패드(15) 및 데이터 패드(54)와 접촉하도록 투명 전극 패턴(71, 72)을 형성한다.
화소 전극은 화소 영역에 따라 둘 이상의 경사를 갖게 되고 이러한 화소 전극과 상부 기판의 공통 전극 사이에 액정 분자를 주입하면 액정 분자는 각 영역의 경사로 인해 서로 다른 방향으로 배열된다. 또한, 화소 전극과 공통 전극 사이에 전압이 인가되면 화소 전극의 기울기에 의해 각 영역의 전기장은 각 영역이 인접한 쪽으로 휘게 되고 액정 분자들은 전기장의 방향에 따라 서로 다르게 배향된다. 따라서, 화소 분할 배향 패턴이 형성된다.
그러면, 이러한 원리가 적용되는 여러 가지 화소 분할 배향 패턴에 대하여 다음에서 설명한다.
도 9a 및 도 9b에는 화소(PX) 영역을 분할하기 위한 제 1 실시예에 따른 슬릿 포트 및 화소를 각각 도시하였다.
도 9a에 도시한 바와 같은 슬릿을 이용하여 앞서 도 1 내지 도 8b에서 기술한 방식에 따라 액정 표시 장치를 제조하면 도 9b에 도시된 바와 같이 화소가 대각선을 기준으로 양쪽으로 경사가 다른 두 개의 영역으로 나뉘어지게 된다.
도 10a 및 도 10b에는 화소 영역을 분할하기 위한 제 2 실시예에 따른 마스크의 슬릿 포트 및 화소를 각각 도시하였다.
도 10a에 도시한 바와 같은 슬릿을 이용하여 앞서 기술한 방법과 동일하게 적용하면, 도 10b에 도시된 것처럼 화소가 기판 면에 대해 서로 다른 경사를 가지는 네 부분으로 나누어지며, 액정 분자의 배열 방향이 다른 네 부분이 형성된다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치의 제조 방법에서는, 화소 영역에 대응되는 부분에 화소의 중심부 쪽으로 갈수록 간격이 증가하는 슬릿 패턴을 가지는 마스크나,화소 중심부쪽이 상대적으로 투과율이 큰 물질로 덮여 있는 마스크를 이용함으로써, 감광막 패턴 및 이 감광막 패턴을 마스크로 하여 형성한 보호막 패턴이 화소 중심을 기준으로 바깥쪽으로 경사가 증가하도록 형성할 수 있다. 결국, 액정 분자의 배열 방향이 다른 적어도 두 개의 영역이 형성되어, 시야각이 확대되는 효과가 있다. 또한, 보호막의 기울기를 이용하여 화소를 분할하므로 돌기 또는 개구 패턴을 형성하는 등의 별도의 공정이 필요치 않다.

Claims (3)

  1. 절연 기판 위에 서로 나란한 다수의 게이트선을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴 위에 저항성 접촉층 패턴을 형성하는 단계,
    상기 게이트선과 수직으로 교차하여 다수의 화소 영역을 구획하는 다수의 데이터선, 상기 접촉층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터선 배선 및 상기 게이트 절연막을 덮는 보호 절연막을 형성하는 단계,
    감광막을 도포하는 단계,
    광마스크를 이용하여 상기 감광막을 노광하고 패터닝하여 각각의 상기 화소 영역의 중심부로부터 가장자리 쪽으로 경사가 증가하는 제 1 패턴의 형태로 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 보호 절연막을 식각하여 보호 절연막 패턴을 형성하는 단계 및,
    화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제 1 항에서,
    상기 광마스크는 상기 화소 영역에 대응되는 부분에 다수의 슬릿을 가지고 있으며, 상기 화소 영역의 가장자리로부터 중심부로 갈수록 상기 슬릿 패턴의 간격이 증가하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제 1 항에서,
    상기 보호 절연막 패턴은 상기 제 1 패턴과 동일한 형태의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019990028288A 1999-07-13 1999-07-13 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR20010009748A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028288A KR20010009748A (ko) 1999-07-13 1999-07-13 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028288A KR20010009748A (ko) 1999-07-13 1999-07-13 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010009748A true KR20010009748A (ko) 2001-02-05

Family

ID=19601448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028288A KR20010009748A (ko) 1999-07-13 1999-07-13 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010009748A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079530A (ko) * 2004-02-06 2005-08-10 삼성전자주식회사 스페이서 패턴이 형성된 마스크
KR100929670B1 (ko) * 2003-01-08 2009-12-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
US9570527B2 (en) 2013-07-01 2017-02-14 Samsung Display Co., Ltd. Organic light emitting diode display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929670B1 (ko) * 2003-01-08 2009-12-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR20050079530A (ko) * 2004-02-06 2005-08-10 삼성전자주식회사 스페이서 패턴이 형성된 마스크
US9570527B2 (en) 2013-07-01 2017-02-14 Samsung Display Co., Ltd. Organic light emitting diode display

Similar Documents

Publication Publication Date Title
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
JP5480072B2 (ja) 液晶表示装置
KR100748442B1 (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100025367A (ko) 표시기판, 이를 갖는 액정표시패널 및 이 액정표시패널의 제조 방법
JP2005018079A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR101554176B1 (ko) 표시 기판 및 이를 갖는 표시 패널
US7623211B2 (en) Liquid crystal display
KR102032962B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101725993B1 (ko) 액정표시장치 제조방법
KR20010009748A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100630878B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
JP2010211136A (ja) 液晶表示装置
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR100686234B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100870000B1 (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR100471393B1 (ko) 액정표시장치의제조방법
KR100623985B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR100816331B1 (ko) 수직 배향형 액정 표시 장치
KR100767371B1 (ko) 수직 배향형 액정 표시 장치
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100635939B1 (ko) 액정 표시 장치 및 그에 사용되는 기판과 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination