KR100686234B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100686234B1
KR100686234B1 KR1020000025467A KR20000025467A KR100686234B1 KR 100686234 B1 KR100686234 B1 KR 100686234B1 KR 1020000025467 A KR1020000025467 A KR 1020000025467A KR 20000025467 A KR20000025467 A KR 20000025467A KR 100686234 B1 KR100686234 B1 KR 100686234B1
Authority
KR
South Korea
Prior art keywords
gate
pattern
electrode
protrusion
wiring
Prior art date
Application number
KR1020000025467A
Other languages
English (en)
Other versions
KR20010104069A (ko
Inventor
최재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000025467A priority Critical patent/KR100686234B1/ko
Publication of KR20010104069A publication Critical patent/KR20010104069A/ko
Application granted granted Critical
Publication of KR100686234B1 publication Critical patent/KR100686234B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명에서는 절연 기판 위에 게이트 배선과 화소 영역에 제1 내지 제5 전극으로 이루어지며 화소 영역을 세 영역으로 분할하는 공통 전극 배선을 형성한다. 다음, 게이트 절연막, 반도체층 및 접촉층을 증착하고 패터닝하여 반도체층 패턴과 접촉층 패턴을 형성한다. 이때, 반도체층 패턴은 게이트 전극 상부에 위치하며 박막 트랜지스터의 활성층인 패턴과 공통 전극 상부에 돌기를 형성하기 위한 패턴으로 이루어진다. 다음, 금속 따위의 도전 물질로 데이터 배선을 형성한다. 다음, 보호막을 증착하고 게이트 절연막과 함께 식각하여 드레인 전극을 드러내는 접촉구와 공통 전극 상부에 돌기를 형성하기 위하여 개구부를 형성하는데, 개구부는 공통 전극 배선으로 둘러싸인 영역이 제거됨으로써 형성된다. 다음, 일부가 돌기와 중첩되도록 개구 패턴을 가지는 화소 전극을 형성한다. 따라서, 본 발명에서는 화소 전극에 개구 패턴을 형성하고 개구 패턴 하부에 반도체층 패턴을 포함하는 돌기를 형성하여 액정 표시 장치의 시야각을 넓게 하면서도 공정수가 늘어나지 않는다.
시야각, 돌기, PVA, 개구 패턴, 공정수

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{thin film transistor array panel for liquid crystal display and manufacturing method thereof}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ′선을 따라 자른 단면도이고,
도 3a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb′선을 따라 자른 단면도이며,
도 4a는 도 3b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb′선을 따라 자른 단면도이고,
도 5a는 도 4b 다음 단계에서의 박막 트랜지스터 기판의 배치도이며,
도 5b는 도 5a에서 Ⅴb-Ⅴb′선을 따라 자른 단면도이고,
도 6a는 도 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb′선을 따라 자른 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 시야각이 넓은 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데, 액정 표시 장치는 시야각이 좁은 단점이 있다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방법이 제시되었는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 공통 전극에 개구 패턴을 형성하여 프린지 필드를 발생시킴으로써 액정 분자를 분할 배향하도록 하는 PVA(patterned vertical alignment) 방식이 그 예이다.
그러나, 이러한 PVA 방식의 경우 상부 기판의 색 필터 위에 형성되어 있는 공통 전극에 개구 패턴을 형성하는 사진 식각 공정이 추가되어야 하며, 공통 전극에 주로 사용되는 ITO(indium-tin-oxide) 식각시 하부의 색 필터가 손상을 입게 된다.
본 발명의 과제는 광시야각을 갖는 액정 표시 장치의 제조 공정을 단순화하 는 것이다.
이러한 과제를 해결하기 위해 본 발명에서는 화소 전극의 개구 패턴 하부에 돌기를 형성하는데, 돌기는 반도체층 패턴을 포함하여 돌기의 높이를 높게 한다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 절연 기판 위에 가로 방향의 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 반도체층 패턴 및 저항성 접촉층 패턴을 형성한다. 이어, 세로 방향을 가지며 게이트선과 교차하여 화소 영역을 이루는 데이터선, 데이터선과 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 형성한다. 다음, 드레인 전극을 드러내는 접촉구를 포함하는 보호막을 형성하고, 접촉구를 통하여 드레인 전극과 연결되어 있으며 개구 패턴을 가지는 화소 전극을 형성한다. 여기서, 화소 전극의 개구 패턴의 적어도 일부분을 통하여 게이트 절연막, 반도체층 패턴, 접촉층 패턴 및 보호막으로 이루진 돌기가 노출되어 있다.
본 발명에서 돌기의 두께는 0.9 ㎛ 내지 1.4 ㎛일 수 있다.
돌기의 반도체층 패턴 및 접촉층 패턴과 게이트 절연막 및 보호막은 동일한 형태를 가질 수 있으며, 또한 돌기의 반도체층 패턴 및 접촉층 패턴의 폭은 게이트 절연막 및 보호막의 폭보다 좁을 수도 있다.
본 발명은 게이트 배선과 같은 물질로 이루어진 공통 전극 배선을 형성하는 단계를 포함할 수 있는데, 이때 돌기는 공통 전극 배선의 일부를 포함할 수 있다.
본 발명에 따른 박막 트랜지스터 기판에서는 절연 기판 위에 가로 방향의 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있다. 그 위에 게이트 배선을 덮는 게이트 절연막이 형성되어 있고, 게이트 절연막 상부에 반도체층 패턴과 저항성 접촉층 패턴이 형성되어 있다. 다음, 세로 방향을 가지며 게이트선과 교차하여 화소 영역을 이루는 데이터선, 데이터선과 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있고, 그 위에 데이터 배선을 덮고 있으며 드레인 전극을 드러내는 접촉구를 포함하는 보호막이 형성되어 있다. 다음, 접촉구를 통하여 드레인 전극과 연결되어 있으며 화소 영역에 개구 패턴을 가지는 화소 전극이 형성되어 있다. 여기서, 화소 전극의 개구 패턴 하부에는 게이트 절연막, 반도체층 패턴, 접촉층 패턴 및 보호막으로 이루어진 돌기가 형성되어 있다.
이때, 돌기의 두께는 0.9 ㎛ 내지 1.4 ㎛일 수 있다.
돌기의 반도체층 패턴 및 접촉층 패턴과 게이트 절연막 및 보호막은 동일한 형태로 이루어질 수 있고, 돌기의 반도체층 패턴 및 접촉층 패턴의 폭은 게이트 절연막 및 보호막의 폭보다 좁을 수도 있다.
한편, 게이트 배선과 같은 물질로 이루어진 공통 전극 배선을 더 포함할 수 있는데, 이때 돌기는 공통 전극 배선의 일부를 포함할 수도 있다.
이와 같이 본 발명에서는 액정 표시 장치의 시야각을 넓히기 위해 하부 기판의 화소 전극에 개구 패턴을 형성하고 개구 패턴 하부에 돌기를 형성하는데, 반도체층 패턴을 이용하여 돌기의 높이를 높임으로써 상부 및 하부 기판의 전극에 개구 패턴이 형성되어 있는 경우와 같은 효과를 얻을 수 있다. 또한, 돌기를 박막 트랜니스터의 활성층 형성할 때 형성하므로 공정이 늘어나지 않는다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 절연 기판(10) 위에 게이트 배선과 공통 전극 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 다수의 게이트선(21), 그리고 게이트선(21)의 일부 또는 분지로 이루어진 게이트 전극(22)을 포함한다. 공통 전극 배선은 화소 영역에 가로 방향으로 형성되어 있으며 전단 게이트선(21)에 인접해 있는 제1 전극(23), 세로 방향으로 형성되어 있으며 제1 전극(23)의 양끝에 각각 연결되어 있는 제2 및 제3 전극(24, 25), 제2 전극(24)과 제3 전극(25)을 연결하고 제2 전극(24)의 가운데에서 오른쪽 제3 전극(25) 쪽으로 갈수록 서로 멀어지며 제2 전극(24)에 수직인 선에 대해 대칭을 이루는 제4 및 제5 전극(26, 27)을 포함한다. 따라서, 공통 전극 배선(23, 24, 25, 26, 27)은 화소 영역을 세 부분으로 나눈다.
게이트 배선(21, 22) 및 공통 전극 배선(23, 24, 25, 26, 27) 상부에는 질화 규소 등의 물질로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질 실리콘으로 이루어진 반도체층 패턴(41, 43)이 형성되어 있으며, 그 위에 고농도로 도핑된 불순물을 포함하는 저항성 접촉층 패턴(51, 52, 54, 55)이 형성되어 있다. 여기서, 반도체층 패턴(41, 43)은 박막 트랜지스터의 활성층으로서 게이트 전극(22) 상부에 위치하는 패턴(41)과 공통 전극 배선의 제4 및 제5 전극(26, 27) 상부에 위치하는 돌기를 형성하기 위한 패턴(43)으로 나누어지며, 저항성 접촉층 패턴(51, 52, 54, 55)은 박막 트랜지스터의 채널부를 제외하고는 반도체층 패턴(41, 43)과 동일한 형태로 이루어져 있다.
다음, 게이트 절연막(30) 상부에는 세로 방향을 가지며 게이트선(21)과 교차하여 화소 영역을 이루는 데이터선(61), 데이터선(61)과 이어져 있는 소스 전극(62) 및 이들과 분리되어 있으며 게이트 전극(22)을 중심으로 소스 전극(62)과 마주 대하고 있는 드레인 전극(63)을 포함하는 데이터 배선이 형성되어 있다.
데이터 배선(61, 62, 63) 상부에는 보호막(70)이 형성되어 데이터 배선(61, 62, 63)을 덮고 있으며, 보호막(70)에는 드레인 전극(63)을 드러내는 접촉구(701)가 형성되어 있다. 또한, 보호막(70)은 게이트 절연막(30)과 함께 제4 및 제5 전극(24, 25) 상부에 돌기를 형성하기 위한 개구부(702, 703, 704)가 형성되어 있는데, 이 개구부(702, 703, 704)는 화소 영역의 공통 전극 배선(23, 24, 25, 26, 27)으로 둘러 싸인 부분이 제거되어 형성된다.
이때, 본 발명에서는 반도체층 패턴(42, 43)의 돌기 폭이 절연막(30, 70) 돌기의 폭보다 더 좁게 형성되어 있으나 식각 조건을 조절하여 반도체층 패턴(42, 43)의 돌기 폭과 절연막(30, 70) 돌기 폭을 같게 형성할 수도 있다.
이어, 화소 영역에는 ITO와 같은 투명 도전 물질로 드레인 전극(63)과 이어져 있는 화소 전극(81)이 형성되어 있다. 화소 전극(81)에는 중간부에 우변으로부터 좌측으로 가늘게 패인 제1 개구부(811)가 형성되어 있고, 제1 개구부(811)의 입구 양쪽은 모서리가 잘려 나가 완만한 각도로 구부러져 있다. 제1 개구부(811)를 중심으로 하여 화소 전극(81)을 상부와 하부로 구분할 때 상부와 하부에는 각각 제2 및 제3 개구부(812, 813)와 제4 및 제5 개구부(814, 815)가 형성되어 있다. 제2 및 제5 개구부(812, 815)는 각각 화소 전극(81)의 오른쪽 양끝 모서리에서 좌하부와 좌상부쪽으로 대각선으로 파고 들어가 있으며, 제3 및 제4 개구부(813, 814)는 각각 제2 개구부(812)와 제1 개구부(811), 제5 개구부(815)와 제1 개구부(811)의 사이에 제2 및 제5 개구부(812, 815)와 나란하게 형성되어 있다.
이와 같이 본 발명에서는 액정 표시 장치의 하부 기판에서 화소 전극(81)에 개구 패턴(811, 812, 813, 814, 815)을 형성하고 그 중 일부 개구 패턴(813, 814) 하부에 절연막(30, 70)으로 돌기를 형성하여 액정 표시 장치의 상부 기판의 전극에 개구 패턴을 형성하지 않고도 안정적으로 액정 분자를 분할 배향하도록 하는데, 상부 및 하부 기판에 개구 패턴을 형성한 것과 같은 효과를 얻기 위해 반도체층 패턴(42, 43)으로 돌기를 형성하여 돌기의 높이를 더 높게 한다.
그러면, 이러한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b와 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이 절연 기판(10) 위에 금속 따위의 도전 물질을 스퍼터링 따위의 방법으로 1,000 내지 3,000 Å 두께로 증착한 다음 패터닝하여 게이트선(21) 및 게이트선(21)과 이어진 게이트 전극(22)을 포함하는 게이트 배선(21, 22)과 두 게이트선(21) 사이에 공통 전극 배선(23, 24, 25, 26, 27)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이 게이트 배선(21, 22) 및 공통 전 극 배선(23, 24, 25, 26, 27) 상부에 게이트 절연막(30), 반도체층, 저항성 접촉층을 각각 3,000 내지 4,500 Å, 2,500 내지 3,000 Å, 500 내지 1,000 Å 정도의 두께로 연속하여 증착한 다음, 접촉층과 반도체층을 식각하여 접촉층 패턴(53, 54, 55) 및 반도체층 패턴(41, 43)을 형성한다. 접촉층 패턴(53, 54, 55) 및 반도체층 패턴(41, 43)은 게이트 전극(22) 상부의 패턴(41, 53)과 공통 전극 배선의 제4 및 제5 전극 상부의 패턴(43, 54, 55)으로 이루어진다.
다음, 도 5a 및 도 5b에 도시한 바와 같이 금속 따위의 도전체층을 1,500 내지 3,000 Å 정도 스퍼터링 따위의 방법으로 증착한 다음 식각하여 데이터 배선(61, 62, 63)을 형성한 후, 데이터 배선(61, 62, 63) 사이로 노출되어 있는 접촉층 패턴(53)을 식각하여 접촉층 패턴(51, 52)을 완성한다. 여기서, 데이터 배선(61, 62, 63)은 세로 방향으로 형성된 데이터선(61), 데이터선과 연결되어 있는 소스 전극(62), 소스 전극(62)과 분리되어 있는 드레인 전극(63)을 포함한다.
이어, 도 6a 및 도 6b에 도시한 바와 같이 데이터 배선(61, 62, 63)을 덮는 보호막(70)을 3,000 내지 5,000 Å 정도의 두께로 증착한 후, 게이트 절연막(30)과 함께 식각하여 드레인 전극(63)을 드러내는 접촉구(701)와 돌기를 형성하기 위한 제1 내지 제3 개구부(702, 703, 704)를 형성한다. 제1 내지 제3 개구부(702, 703, 704)는 화소 영역에 공통 전극 배선(23, 24, 25, 26, 27)으로 둘러싸인 영역에 형성되어 있으며, 제4 전극 및 제5 전극 상부의 절연막(30, 70)은 반도체층 패턴(42, 43) 및 접촉층 패턴(54, 55)과 함께 돌기를 형성한다.
다음, 도 1 및 도 2에 도시한 바와 같이 ITO와 같은 투명 도전 물질로 화소 영역에 개구 패턴(811, 812, 813, 814, 815)을 가지는 화소 전극(81)을 형성한다.
본 발명에서는 화소 전극(81)에 개구 패턴(811, 812, 813, 814 815)을 형성하고 개구 패턴(813, 814) 하부에 돌기를 형성하는데, 각각 박막 트랜지스터의 활성층인 반도체층 패턴(41)과 보호막(70)의 접촉구(701)를 형성할 때 하므로 공정이 추가되지 않는다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는 화소 전극에 개구 패턴을 형성하고 개구 패턴 하부에 돌기를 형성하는데, 절연막과 반도체층을 이용하여 돌기를 형성하여 돌기의 높이를 높게 할 수 있다. 따라서, 공정이 추가 되지 않으면서도 액정 분자를 안정적으로 분할 배향하여 시야각을 향상시킬 수 있다.

Claims (12)

  1. 절연 기판 위에 가로 방향의 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체막을 형성하는 단계,
    상기 반도체막을 패터닝하여 박막 트랜지스터용 반도체 패턴 그리고 돌기용 반도체 패턴을 형성하는 단계,
    상기 박막 트랜지스터용 반도체 패턴 위에 데이터선 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 및 상기 돌기용 반도체 패턴 위에 상기 드레인 전극을 드러내는 접초구를 포함하는 보호막을 형성하는 단계,
    상기 접촉구를 통하여 상기 드레인 전극과 연결되어 있으며 다수의 개구 패턴을 가지는 화소 전극을 형성하고, 상기 개구 패턴의 일부를 상기 돌기용 반도체 패턴과 중첩하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에서,
    상기 게이트 배선과 같은 물질로 공통 전극 배선을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 공통 전극 배선의 일부는 상기 돌기용 반도체 패턴과 중첩하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 절연 기판,
    상기 기판 위에 형성되어 있는 가로 방향의 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 박막 트랜지스터용 반도체 패턴 및 돌기용 반도체 패턴,
    상기 게이트선과 교차하며 소스 전극을 가지는 데이터선 및 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선,
    상기 드레인 전극과 전기적으로 연결되어 있으며 다수의 개구 패턴을 가지는 화소 전극
    을 포함하고,
    상기 개구 패턴의 일부와 하부에 상기 돌기용 반도체 패턴이 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제7항에서,
    상기 게이트 배선과 같은 물질로 형성한 공통 전극 배선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 공통 전극 배선 일부는 상기 돌기용 반도체 패턴과 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.
KR1020000025467A 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 KR100686234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000025467A KR100686234B1 (ko) 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000025467A KR100686234B1 (ko) 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010104069A KR20010104069A (ko) 2001-11-24
KR100686234B1 true KR100686234B1 (ko) 2007-02-22

Family

ID=41621533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025467A KR100686234B1 (ko) 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100686234B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042221A (ko) 2001-11-22 2003-05-28 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100885014B1 (ko) * 2002-09-11 2009-02-20 삼성전자주식회사 수직 배향형 액정 표시 장치 및 이에 사용되는 박막트랜지스터 기판
KR101309777B1 (ko) 2007-01-03 2013-09-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086577A (ko) * 1998-05-29 1999-12-15 김영환 다중 도메인을 갖는 아이 피 에스-브이 에이 모드 액정표시 장치
KR20000002546A (ko) * 1998-06-22 2000-01-15 윤종용 수직 배향 비틀린 네마틱 액정 표시 장치
JP2000122065A (ja) * 1998-10-12 2000-04-28 Fujitsu Ltd 液晶表示装置及びその製造方法
KR20000025569A (ko) * 1998-10-13 2000-05-06 윤종용 광시야각 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086577A (ko) * 1998-05-29 1999-12-15 김영환 다중 도메인을 갖는 아이 피 에스-브이 에이 모드 액정표시 장치
KR20000002546A (ko) * 1998-06-22 2000-01-15 윤종용 수직 배향 비틀린 네마틱 액정 표시 장치
JP2000122065A (ja) * 1998-10-12 2000-04-28 Fujitsu Ltd 液晶表示装置及びその製造方法
KR20000025569A (ko) * 1998-10-13 2000-05-06 윤종용 광시야각 액정 표시 장치

Also Published As

Publication number Publication date
KR20010104069A (ko) 2001-11-24

Similar Documents

Publication Publication Date Title
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
JP5480072B2 (ja) 液晶表示装置
KR101319977B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101264722B1 (ko) 액정표시장치의 제조방법
KR100945579B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20020050017A (ko) 액정 표시 장치의 제조 방법
KR100686234B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100247273B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100646780B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100646788B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100870000B1 (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR100656898B1 (ko) 데이터 보조선을 가지는 액정 표시 장치 및 그 제조 방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100646782B1 (ko) 개선된 수직 배향형 액정 표시 장치용 기판과 그 제조 방법
KR100968562B1 (ko) 액정표시장치
KR100635939B1 (ko) 액정 표시 장치 및 그에 사용되는 기판과 그 제조 방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101792100B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
JP2001264802A (ja) マトリクスアレイ基板
KR20010009748A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee