KR101595818B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101595818B1
KR101595818B1 KR1020090079467A KR20090079467A KR101595818B1 KR 101595818 B1 KR101595818 B1 KR 101595818B1 KR 1020090079467 A KR1020090079467 A KR 1020090079467A KR 20090079467 A KR20090079467 A KR 20090079467A KR 101595818 B1 KR101595818 B1 KR 101595818B1
Authority
KR
South Korea
Prior art keywords
protective film
upper protective
thickness
forming
light shielding
Prior art date
Application number
KR1020090079467A
Other languages
English (en)
Other versions
KR20110021586A (ko
Inventor
김종인
김장수
유홍석
김용환
오화열
최재호
장상희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090079467A priority Critical patent/KR101595818B1/ko
Priority to US12/689,814 priority patent/US8455870B2/en
Publication of KR20110021586A publication Critical patent/KR20110021586A/ko
Application granted granted Critical
Publication of KR101595818B1 publication Critical patent/KR101595818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 신호선, 상기 신호선과 연결되어 있는 박막 트랜지스터, 상기 기판 위에 형성되어 있는 색필터, 상기 색필터 위에 형성되어 있으며, 위치에 따라 서로 두께가 다른 제1 부분 및 제2 부분을 포함하는 유기 절연막, 그리고 상기 유기 절연막의 제2 부분 위에 형성되어 있는 차광 부재를 포함하고, 상기 유기 절연막의 제1 부분의 표면 높이와 상기 유기 절연막의 제2 부분의 표면 높이 차이는 약 2.0㎛ 내지 3.0㎛이다.
COA, BOA, 색필터, 감광성 유기막, 슬릿 마스크

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판(이하 '박막 트랜지스터 표시판'이라 한다)에는 복수의 박막 트랜지스터와 화소 전극이 행렬의 형태로 배열되어 있고, 다른 표시판(이하 '공통 전극 표시판'이라 한다)에는 적색, 녹색 및 청색의 색 필터가 형성되어 있고 그 전면을 공통 전극이 덮고 있는 구조가 주류이다.
그러나, 이러한 액정 표시 장치는 화소 전극과 색 필터가 다른 표시판에 형성되므로 화소 전극과 색 필터 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발생할 수 있다.
이를 해결하기 위하여, 색 필터와 화소 전극을 동일한 표시판에 형성하는 구조(color filter on array, CoA) 구조가 제안되었다. 이때, 일반적으로 색 필터뿐만 아니라 차광 부재도 화소 전극과 동일한 표시판에 형성하게 된다.
화소 전극이 형성될 표시판에 색필터를 형성한 후 색필터 성분이 화소 전극 또는 액정층에 유입되지 않도록 그 위에 일정 두께의 유기막 층을 형성한 후, 그 위에 화소 전극과 차광 부재를 형성하게 된다. 이때, 차광 부재의 표면 높이가 다른 층보다 높게 형성되어, 차광 부재가 위로 돌출될 수 있다. 이 경우, 액정 표시 장치의 셀 간격이 일정하지 않고, 평균 셀 간격이 준다. 또한, 색필터 위에 형성되는 유기막 층의 두께가 너무 얇을 경우, 색필터 형성 부와 그 외의 단차에 의해, 색필터의 가장자리부에 도포된 유기막 층의 물질이 이웃하는 영역으로 흘러내려 유기막 층이 색필터의 가장자리부를 덮지 못할 수 있고, 유기막 층의 두께가 너무 두꺼울 경우, 접촉 구멍 형성 시 일부 유기막이 남아 접촉 특성을 저하할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 셀 간격을 일정하게 유지할 수 있고, 색필터를 완전히 덮으면서도 접촉 특성을 저하하지 않는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절 연 기판 위에 형성되어 있는 신호선, 상기 신호선과 연결되어 있는 박막 트랜지스터, 상기 기판 위에 형성되어 있는 색필터, 상기 색필터 위에 형성되어 있으며, 위치에 따라 서로 두께가 다른 제1 부분 및 제2 부분을 포함하는 유기 절연막, 그리고 상기 유기 절연막의 제2 부분 위에 형성되어 있는 차광 부재를 포함하고, 상기 유기 절연막의 제1 부분의 표면 높이와 상기 유기 절연막의 제2 부분의 표면 높이 차이는 약 2.0㎛ 내지 3.0㎛이다.
상기 차광 부재의 두께는 약 2.0㎛ 내지 3.0㎛일 수 있다.
상기 유기막의 상기 제1 부분의 표면 높이와 상기 차광 부재의 표면 높이의 차이는 약 0.5㎛ 이내일 수 있다.
상기 신호선은 끝 부분을 포함하고, 상기 유기 절연막은 상기 신호선의 끝 부분 주변에 배치되어 있으며 상기 제1 부분 및 상기 제2 부분과 두께가 다른 제3 부분을 더 포함할 수 있다.
상기 유기 절연막의 제3 부분의 두께는 약 0.5㎛ 내지 약 1.0㎛일 수 있다.
상기 박막 트랜지스터와 접촉 구멍을 통해 전기적으로 연결되어 있는 화소 전극을 더 포함하고, 상기 접촉 구멍은 상기 유기 절연막의 제2 부분에 배치될 수 있다.
상기 화소 전극은 복수의 미세 가지부를 포함하며, 상기 미세 가지부의 변의 방향은 서로 다를 수 있다.
상기 미세 가지부의 변은 상기 신호선과 45˚ 또는 135˚의 각을 이룰 수 있다.
상기 색필터의 두께는 약 1.0㎛ 내지 2.5㎛일 수 있다.
상기 차광 부재와 동일한 층으로 이루어진 간격재를 더 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 복수의 신호선에 연결되어 있는 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 및 상기 기판 위에 하부 보호막을 형성하는 단계, 상기 하부 보호막 위에 사진 공정으로 색필터를 형성하는 단계, 상기 하부 보호막 및 상기 색필터 위에, 위치에 따라 서로 두께가 다른 제1 부분 및 제2 부분을 포함하는 상부 보호막을 형성하는 단계, 그리고, 상기 유기 절연막의 제2 부분 위에 형성되어 있는 차광 부재를 형성하는 단계를 포함하고, 상기 상부 보호막의 제1 부분의 표면 높이와 상기 상부 보호막의 제2 부분의 표면 높이 차이는 약 2.0㎛ 내지 3.0㎛일 수 있다.
상기 상부 보호막을 형성하는 단계는 투명 영역 및 차광 영역 외에, 반투명 영역을 가지는 노광 마스크를 이용하여 노광하는 단계를 포함할 수 있다.
상기 상부 보호막의 상기 제1 부분의 표면 높이와 상기 차광 부재의 표면 높이의 차이는 약 0.5㎛ 이내일 수 있다.
상기 차광 부재의 두께는 약 2.0㎛ 내지 3.0㎛일 수 있다.
상기 상부 보호막의 제2 부분에 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
상기 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하고, 상기 화소 전극을 형성하는 단계는 상기 색필터 및 상기 상부 보호막 위에 도전층을 적층하는 단계 상기 도전층 위에 감광막을 도포하 고 노광 및 현상하여 감광막 패턴을 형성하는 단계, 그리고 상기 감광막 패턴을 마스크로 하여 상기 도전층을 식각하는 단계를 포함하고, 상기 감광막은 음의 감광성을 가질 수 있다.
상기 상부 보호막 형성 단계는 상기 제1 부분 및 상기 제2 부분과 두께가 다른 제3 부분을 형성하는 단계를 더 포함할 수 있다.
상기 상부 보호막의 제3 부분의 두께는 약 0.5㎛ 내지 약 1.0㎛일 수 있다.
상기 차광 부재를 형성하는 단계는 상기 차광 부재와 같은 층으로 이루어진 간격재를 형성하는 단계를 포함할 수 있다.
이와 같이 하면, 차광 부재의 표면 높이가 인접 영역의 유기막 표면 높이와 거의 같아져서 액정 표시 장치의 셀 간격을 일정하게 유지할 수 있고, 영역별로 유기막 높이를 조절하여, 유기막이 색필터를 완전히 덮으면서도 접촉 구멍 형성 시 유기막이 남지 않아 접촉 구멍 내의 접촉 특성을 저하하지 않을 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1을 참고하여 간략하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 간략하게 도시한 단면도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 그 사이에 들어 있는 액정층(3)을 포함한다.
하부 표시판(100)은 기판(110), 기판(110) 위에 형성되어 있는 색필터(230), 기판(110) 및 색필터(230) 위에 형성되어 있는 유기 절연막(180), 유기 절연막(180) 위에 형성되어 있는 화소 전극(191), 그리고 유기 절연막(180) 및 화소 전극(191) 위에 형성되어 있는 차광 부재(220)를 포함한다.
상부 표시판(200)은 기판(210) 위에 형성되어 있는 공통 전극(270)을 포함한다.
유기 절연막(180)은 색필터(230) 위에 배치되어 있는 제1 부분과 제1 부분과 두께가 다른 제2 부분을 포함하는데, 제1 부분의 두께(D1)는 제2 부분의 두께(D2)보다 두껍다. 제1 부분의 표면 높이와 제2 부분의 표면 높이의 차이는 약 2.0㎛ 내지 약 3.0㎛일 수 있다.
차광 부재(220)는 유기 절연막(180)의 제2 부분에 배치되어 있으며, 차광 부재(220)의 두께는 유기 절연막(180)의 제1 부분과 제2 부분의 표면 높이 차와 거의 같을 수 있다.
이제, 도 2 내지 5를 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다. 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IVㅄ, IV˝-IV˝ㅄ, 그리고 IV˝˝- IV˝˝ㅄ 선을 잘라 도시한 단면도이며, 도 5는 도 4의 액정 표시 장치의 화소 전극을 도시하는 배치도이다.
도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 이웃하는 제1 게이트선(GLa) 및 제2 게이트선(GLb), 데이터선(DL) 및 용량 전극선(CL)을 포함하는 신호선과 이에 연결된 화소(PX)를 포함한다.
화소(PX)는 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb) 및 제3 스위칭 소자(Qc), 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb), 그리고 감압 축전기(Cstd)를 포함한다.
제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb)는 각각 제1 게이트선(GLa) 및 데이터선(DL)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제2 게이트선(GL)에 연결되어 있다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 하부 표시판(100)에 구비되 어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 제1 게이트선(GLa)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb)에 각기 연결되어 있다.
제3 스위칭 소자(Qc) 역시 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 제2 게이트선(GLb)와 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 감압 축전기(Cstd)와 연결되어 있다.
감압 축전기(Cstd)는 제3 스위칭 소자(Qc)의 출력 단자와 용량 전극선(CL)에 연결되어 있으며, 하부 표시판(100)에 구비된 용량 전극선(CL)과 제3 스위칭 소자(Qc)의 출력 전극이 절연체를 사이에 두고 중첩되어 이루어 진다.
이제 도 3 내지 도 5를 참고하여, 도 2에 도시한 액정 표시 장치에 대하여 더욱 상세하게 설명한다.
본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3) 및 표시판(100, 200) 바깥 면에 부착되어 있는 한 쌍의 편광자(도시하지 않음)를 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 복수의 게이트선(121a, 121b) 및 용량 전압선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 게이트선(121a, 121b)은 화소의 중앙부 부근에 배치되어 있고, 제1 게이트선(121a)은 제1 게이트 전극(124a) 및 제 2 게이트 전극(124b)을 포함하고, 제2 게이트선(121b)은 제3 게이트 전극(124c)을 포함한다. 게이트선(121a, 121b)은 외부 장치와의 연결을 위하여 확장되어 있는 끝 부분(129)을 포함한다.
용량 전압선(131)은 일정한 용량 전압을 전달하며, 화소의 윗부분에 배치되어, 게이트선(121a, 121b)과 실질적으로 나란하게 뻗은 줄기선(stem)(131)과 이로부터 뻗어 나온 복수의 지선(branch)을 포함한다. 각 지선은 세로부(134), 가로부(135), 용량 전극(137)을 포함하고, 줄기선(131)은 위 아래로 면적이 넓은 유지 전극(133)을 포함한다. 세로부(134)는 줄기선(131)으로부터 아래로 곧게 뻗어 있고, 가로부(135)는 세로부(134)와 수직으로 만난다. 용량 전극(137)은 가로부(135)의 중심부터 오른쪽 세로부(134) 이르기까지 가로부(135)로부터 아래로 돌출되어 있다. 용량 전압선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 도전체(121a, 121b, 131) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있는 줄기부와 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 향하여 뻗어 나온 복수의 제1 가지부(154a), 제2 가지부(154b) 및 제3 가지부(154c)를 포함한다. 복수의 제1 가지부(154a), 제2 가지부(154b) 및 제3 가지부(154c)는 각각 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c) 위에 배치되어 있는 제1 내지 제3 소자부(도시하지 않음)를 포함한다. 제3 가지부(154c)는 연장되어 제4 가지부(157)를 이룬다.
반도체(154a, 154b, 154c, 157) 위에는 돌출부(164b)를 포함하는 선형 저항성 접촉 부재(161), 제1 섬형 저항성 접촉 부재(도시하지 않음), 제2 섬형 저항성 접촉 부재(도시하지 않음) 및 제3 섬형 저항성 접촉 부재(도시하지 않음) 및 제4 섬형 저항성 접촉 부재(167)가 형성되어 있다. 선형 저항성 접촉 부재는 제1 섬형 저항성 접촉 부재와 쌍을 이루어 반도체의 제1 돌출부 위에 배치되어 있는 제1 돌출부(도시하지 않음), 제2 섬형 저항성 접촉 부재와 쌍을 이루어 반도체의 제2 돌출부 위에 배치되어 있는 제2 돌출부(도시하지 않음) 및 제3 섬형 저항성 접촉 부재와 쌍을 이루어 반도체의 제3 돌출부 위에 배치되어 있는 제3 돌출부(도시하지 않음)를 포함한다.
저항성 접촉 부재(161, 167) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 제1 전극 부재(175a), 제2 전극 부재(175b), 그리고 제3 전극 부재(175c)를 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 복수의 제1 소스 전극(173a) 및 제2 소스 전극(173b)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.
제1 전극 부재(175a)는 제1 드레인 전극(175a)을 이루고, 제2 전극 부재는 서로 연결되어 있는 제2 드레인 전극(175b)과 제3 소스 전극(173c)을 포함하며, 제3 전극 부재(175c)는 제3 드레인 전극(175c)을 이룬다.
제1 내지 제3 드레인 전극(175a, 175b, 175c)은 넓은 한 쪽 끝 부분인 제1 내지 제3 확장부(177a, 177b, 177c)와 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175a), 제2 드레인 전극(175b) 및 제3 드레인 전극(175c)의 막대형 끝 부분은 제1 소스 전극(173a), 제2 소스 전극(173b), 그리고 제3 소스 전극(173c)으로 일부 둘러싸여 있다. 제3 소스 전극(173c)은 제2 드레인 전극(175b)의 제2 확장부(177b)에 연결되어 있다.
반도체(154a, 154b, 154c, 157)는 데이터선(171), 제1 내지 제3 전극 부재(175a, 175b, 175c) 및 그 아래의 저항성 접촉 부재(163a, 165a, 167c)와 실질적으로 동일한 평면 모양이다. 그러나 선형 반도체는 소스 전극(173a, 173b, 173c)과 드레인 전극(175a, 175b, 175c) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175a, 175b, 175c)으로 가리지 않고 노출된 부분이 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 반도체의 제1 가지부(154a)와 함께 하나의 제1 박막 트랜지스터(Qa)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 반도체의 제2 가지부(154b)와 함께 하나의 제2 박막 트랜지스터(Qb)를 이루고, 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 반도체의 제3 가지부(154c)와 함께 하나의 제3 박막 트랜지스터(Qc)를 이루고, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173a, 173b, 173c)과 각 드레인 전극(175a, 175b, 175c) 사이의 각 반도체(154a, 154b, 154c)에 형성된다.
데이터 도전체(171, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p)은 질화규소나 산화규소 따위의 무기 절연물로 만들어지고, 위에 형성되는 색필터(230)의 성분이 아래 놓인 박막 트랜지스터로 확산되는 것을 방지할 수 있다.
하부 보호막(180p) 위에는 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있고, 삼원색 중 하나를 표시하는 안료를 포함하는 유기물로 이루어질 수 있다. 색필터(230)의 두께는 약 1.0㎛ 내지 약 2.5㎛일 수 있는데, 사진 공정으로 만들어지는 색필터의 일반적인 색필터의 두께보다 얇을 수 있다. 색필터(230)는 두 게이트선(121a, 121b)이 위치하는 영역에서부터 위 아래로 확장되어, 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qc)가 위치하는 영역에는 형성되어 있지 않다.
하부 보호막(180p) 및 복수의 색필터(230) 위에는 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)은 유기 절연막으로 이루어지고, 감광성을 가지는 유기 물질로 형성할 수 있다. 또한, 상부 보호막(180q)은 화소 전극(191)과 데이터선(171)과의 커플링 현상을 감소시키고 기판을 평탄화하기 위해서 1.0㎛이상 형성하는 것이 바람직하다. 상부 보호막(180q)은 색필터(230)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
상부 보호막(180q)의 두께는 위치에 따라 다른데, 색필터(230) 위에 배치되어 있는 상부 보호막(180q)의 제1 부분의 두께(D1)는 1.0㎛ 이상일 수 있고, 보다 구체적으로는 약 2.0㎛이상일 수 있고, 색필터(230)가 형성되어 있지 않은 화소 영역에 배치되어 있는 상부 보호막(180q)의 제2 부분의 두께(D2)는 1.0㎛ 이상일 수 있고, 게이트선(121a, 121b) 및 데이터선(171)의 끝 부분(129, 179)의 인접부에 배 치되어 있는 상부 보호막(180q)의 제3 부분의 두께(D3)는 1.5㎛ 이하일 수 있고, 보다 구체적으로는 약 0.5㎛ 내지 약 1.0㎛일 수 있다. 상부 보호막(180q)의 두께는 제1 부분에서부터 제3 부분으로 갈수록 얇아진다. 또한, 상부 보호막(180q)의 제1 부분의 두께(D1)와 제2 부분의 두께(D2)의 차이는 약 2.0㎛ 내지 3.0㎛일 수 있다.
상부 보호막(180q) 및 하부 보호막(180p)에는 제1 드레인 전극(175a)의 제1 확장부(177a) 및 제2 드레인 전극(175b)의 제2 확장부(177b)를 드러내는 복수의 접촉 구멍(185a, 185b), 그리고 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(182)이 형성되어 있고, 상부 보호막(180q) 및 하부 보호막(180p), 그리고 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181) 및 용량 전극(137)의 일부분을 드러내는 복수의 접촉 구멍(185c)이 형성되어 있다.
접촉 구멍(181, 182, 185a, 185b, 185c)은 색필터(230)가 형성되어 있지 않은 화소 영역에 배치되어 있으며, 이 부분의 상부 보호막(180q)의 두께(D2, D3)는 색필터(230) 위에 배치되어 있는 상부 보호막(180q)의 두께(D1)보다 얇다. 따라서, 접촉 구멍(181, 182, 185a, 185b, 185c) 형성 시 원하지 않는 유기막이 잔존하여 접촉 특성을 저하하는 것을 방지할 수 있다.
상부 보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 차폐 전극(88)이 형성되어 있으며 전술한 색필터(230)는 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 차폐 전극(88)은 ITO 및 IZO 등의 투명 물질로 이루어 질 수 있다.
도 3을 참고하면, 각 화소 전극(191)은 두 게이트선(121a, 121b)을 사이에 두고 서로 분리되어 게이트선(121a, 121b)을 중심으로 화소 영역의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하며, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 각각 도 5에 도시한 기본 전극(199) 또는 그 변형을 하나 이상 포함하고 있다.
그러면, 도 5를 참고하여, 기본 전극(199)에 대해 상세히 설명한다.
도 5에 도시한 바와 같이, 기본 전극(199)의 전체적인 모양은 사각형이며 가로 줄기부(193) 및 이와 직교하는 세로 줄기부(192)로 이루어진 십자형 줄기부를 포함한다. 또한 기본 전극(199)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 제1 부영역(Da), 제2 부영역(Db), 제3 부영역(Dc), 그리고 제4 부영역(Dd)으로 나뉘어지며 각 부영역(Da-Dd)은 복수의 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)를 포함한다.
제1 미세 가지부(194a)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 제2 미세 가지부(194b)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 제3 미세 가지부(194c)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 제4 미세 가지부(194d)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)는 게이트선(121a, 121b) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역(Da, Db, Dc, Dd)의 미세 가지부(194a, 194b, 194c, 194d)는 서로 직교할 수 있다.
미세 가지부(194a, 194b, 194c, 194d)의 폭은 2.5㎛ 내지 5.0㎛일 수 있고, 한 부영역((Da, Db, Dc, Dd) 내에서 이웃하는 미세 가지부(194a, 194b, 194c, 194d) 사이의 간격은 2.5㎛ 내지 5.0㎛일 수 있다.
본 발명의 다른 한 실시예에 따르면, 미세 가지부(194a, 194b, 194c, 194d)의 폭은 가로 줄기부(193) 또는 세로줄기부(192)에 가까울수록 넓어질 수 있으며, 하나의 미세 가지부(194a, 194b, 194c, 194d)에서 폭이 가장 넓은 부분과 가장 좁은 부분의 차이는 0.2㎛ 내지 1.5㎛일 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통하여 각기 제1 드레인 전극(175a) 또는 제2 드레인 전극(175b)과 연결되어 있으며 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변은 전기장을 왜곡하 여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변에 거의 수평하다. 따라서 도 5에 도시한 바와 같이 액정 분자(31)들은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향에 평행한 방향으로 기울어진다. 한 화소 전극(191)은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향이 서로 다른 네 개의 부영역(Da-Dd)을 포함하므로 액정 분자(31)가 기울어지는 방향은 대략 네 방향이 되며 액정 분자(31)의 배향 방향이 다른 네 개의 도메인이 액정층(3)에 형성된다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
한편, 제2 부화소 전극(191b)은 접촉 구멍(185b)을 통하여 제3 소스 전극(173c)과 물리적, 전기적으로 연결되어 있다.
용량 전극(137)과 제3 드레인 전극(175c)의 확장부(177c)는 게이트 절연막(140)과 반도체층(157, 167)을 사이에 두고 서로 중첩하여 감압 축전기(Cstd)를 이룬다. 본 발명의 다른 실시예에서, 감압 축전기(Cstd)를 이루는 제 용량 전극(137)과 제3 드레인 전극(175c)의 확장부(177c)는 사이에 배치되어 있는 반도체층(157, 167)은 제거될 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121a, 121b)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
차폐 전극(88)은 제1 부화소 전극(191a)이 위치하는 영역의 게이터선(171)을 따라 뻗어 있는 세로부와 게이트선(121a, 121b)을 따라 뻗은 가로부를 포함하는데, 세로부는 데이터선(171)의 일부를 완전히 덮고 있으며, 가로부는 접촉 구멍(185c)를 통해 용량 전극(137)의 일부와 연결되어 있다. 차폐 전극(88)은 용량 전극(137)으로부터 일정한 전압을 인가받고, 화소 전극(191) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(191)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연을 줄여준다.
화소 전극(191) 및 노출된 상부 보호막(180q) 위에는 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
차광 부재(220)는 게이트선(121) 및 데이터선(171)을 따라 형성되어 있는 직선부(220a)와 게이트선을 따라 위 아래로 확장되어 있으며, 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qc)가 위치하는 영역에 배치되어 있는 확장부(220b)를 포함한다.
차광 부재(220)의 두께는 색필터(230)의 두께와 그 위에 배치되어 있는 상부 보호막(180q)의 제1 부분의 두께(D1)의 합과 상부 보호막(180q)의 제2 부분의 두께(D2)의 차이 같은 것이 바람직하고, 약 2㎛ 이상일 수 있다.
차광 부재(220)는 상부 보호막(180q)의 제2 부분에 배치되어 있고, 차광 부재(220)의 표면 높이는 색필터(230) 위에 배치되어 있는 상부 보호막(180q)의 제1 부분의 표면 높이와 거의 같을 수 있다. 따라서, 유기 절연막으로 이루어진 상부 보호막(180q) 위에 차광 부재(220)을 형성하더라도, 차광 부재(220)이 위로 돌출되 지 않아, 액정층(3)의 두께인 셀 간격을 일정하게 유지할 수 있다. 차광 부재(220)이 그 인접부분 보다 위로 돌출되어 표면 높이가 높더라도 그 차이는 약 1.0㎛ 이하, 구체적으로는 약 0.5㎛이하일 수 있다.
화소 전극(191), 접촉 보조 부재(81, 82), 노출된 상부 보호막(180q) 및 차광 부재(220) 위에는 하부 배향막(도시하지 않음)이 형성되어 있다. 하부 배향막은 수직 배향막일 수 있다.
이제 상부 표시판(200)에 대하여 설명한다.
절연 기판(210) 위에 공통 전극(270)이 형성되어 있다. 공통 전극(270) 위에는 상부 배향막(도시하지 않음)이 형성되어 있다. 상부 배향막은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
본 발명의 다른 실시예에 따르면, 액정 표시 장치는 두 표시판(100, 200) 사이의 셀 간격을 유지하기 위한 간격재를 더 포함할 수 있고, 간격재는 차광 부재(220)와 동시에 동일한 층으로 형성될 수 있다.
이상 설명한 액정 표시 장치용 박막 트랜지스터 표시판(100)을 제조하는 방법을 도 6 내지 도 12b와 함께, 도 3 및 도 4를 참고하여 설명한다.
도 6 내지 도 12b는 도 3 및 도 4에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
먼저, 도 6에 도시한 바와 같이, 절연 기판(110) 위에 제1 게이트 전극(124a) 및 제2 게이트 전극(124b), 그리고 넓은 끝 부분(129)을 포함하는 제1 게이트선(121a), 제3 게이트 전극(124c) 및 넓은 끝 부분(도시하지 않음)을 포함하는 제2 게이트선(121b), 그리고 유지 전극(133) 및 용량 전극(137)을 포함하는 용량 전극선(131)을 포함하는 게이트 도전체를 형성하고, 그 위에 게이트 절연막(140)을 적층한다.
게이트 절연막(140) 위에 불순물이 도핑되지 않은 비정질 규소층, 불순물이 도핑된 비정질 규소층 및 데이터 도전층을 차례로 적층한다. 이어서 데이터 도전층 위에 감광막(도시하지 않음)을 도포하고 슬릿 마스크 따위를 사용하여 두께가 다른 감광 패턴을 형성한다. 그리고 감광 패턴을 마스크로하여 데이터 도전층, 불순물이 도핑된 비정질 규소층 및 불순물이 도핑되지 않은 비정질 규소층을 1차 식각하여 반도체(154b, 157)를 형성한 후 데이터 도전층을 2차 식각하여 제1 소스 전극(173a) 및 제2 소스 전극(173b), 그리고 넓은 끝 부분(179)을 포함하는 데이터선(171), 제1 내지 제3 확장부(177a, 177b, 177c)를 포함하는 제1 내지 제3 드레인 전극(175a, 175b, 175c), 그리고 제3 소스 전극(173c), 그리고 반도체(154a, 154b, 154c, 157)를 형성한다.
이후 소스 전극(173a, 173b, 173c) 및 드레인 전극(175a, 175b, 175c)을 마스크로 이들 사이에 노출되어 있는 비정질 규소층을 제거하여 저항성 접촉 부재(163a, 165a, 167c)를 완성한다.
이처럼, 본 발명의 한 실시예에 따라 박막 트랜지스터 표시판(100)을 제조하 는 방법에서는 데이터 도전체(171, 175a, 175b, 175c) 및 반도체(154a, 154b, 154c, 157) 및 저항성 접촉 부재(161, 167)를 한 번의 사진 공정으로 형성한다.
이러한 사진 공정에서 사용하는 감광막은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선(171) 및 드레인 전극(175a, 175b, 175c)이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.
위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면, 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.
다음으로, 도 8에 도시한 바와 같이, 데이터 도전체(171, 175a, 175b, 175c) 및 게이트 절연막(140) 위에 하부 보호막(180p)을 형성하고, 하부 보호막(180p) 위 에 색필터(230)를 이루는 감광성 유기 물질층을 형성한 후 포토 마스크를 이용하여 노광 및 현상하여 색필터(230)를 형성한다.
다음으로, 도 9에 도시한 바와 같이, 색필터 및 하부 보호막(180p) 위에 위치에 따라 두께가 다른 상부 보호막(180q)을 형성한다. 색필터(230) 위에 배치되어 있는 상부 보호막(180q)의 제1 부분의 두께(D1)는 1.0㎛ 이상일 수 있고, 보다 구체적으로는 약 2.0㎛이상일 수 있고, 색필터(230)가 형성되어 있지 않은 화소 영역에 배치되어 있는 상부 보호막(180q)의 제2 부분의 두께(D2)는 1.0㎛ 이상일 수 있고, 게이트선(121a, 121b) 및 데이터선(171)의 끝 부분(129, 179)의 인접부에 배치되어 있는 상부 보호막(180q)의 제3 부분의 두께(D3)는 1.5㎛ 이하일 수 있고, 보다 구체적으로는 약 0.5㎛ 내지 약 1.0㎛일 수 있다. 상부 보호막(180q)의 두께는 제1 부분에서부터 제3 부분으로 갈수록 얇아진다. 또한, 상부 보호막(180q)의 제1 부분의 두께(D1)와 제2 부분의 두께(D2)의 차이는 약 2.0㎛ 내지 2.0㎛일 수 있다.
위치에 따라 서로 다른 두께를 가지는 하부 보호막(180p)를 형성하기 위하여, 도 10에 도시한 바와 같이, 감광성을 가지는 유기막(80)을 색필터(230) 및 하부 보호막(180p) 위에 도포한 후, 투광 영역(A) 및 차광 영역(C) 외에 반투명 영역(B, B')을 가지는 광마스크를 이용하여 노광한 후 현상할 수 있다. 도시한 실시예에서, 반투명 영역(B, B')의 경우, 영역(B')을 통과하는 빛의 세기가 영역(B)을 통과하는 빛의 세기 보다 셀 수 있다.
이처럼 통과하는 빛의 세기가 서로 다른 세 개 이상의 영역을 가지는 광마스크를 이용하여 노광함으로써, 노광 및 현상 후 남아 있는 유기막의 두께가 빛의 세 기에 따라 달라지게 된다. 도 10에 도시한 실시예에서는 감광성 유기막(80)이 양의 감광성을 가져서, 빛의 세기가 셀수록 남아 있는 감광성 유기막(80)의 두께가 얇게 형성되지만, 반대로 감광성 유기막(80)이 음의 감광성을 가질 경우, 빛의 세기가 셀수록 남아 있는 감광성 유기막(80)의 두께가 두껍게 형성될 수 있다. 이 경우, 서로 다른 두께를 가지는 하부 보호막(180p)를 형성하기 위하여 사용하는 광마스크의 위치에 따른 빛의 투과율은 도 10에 도시한 실시예와는 반대이다. 광마스크의 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다.
이처럼, 감광성 유기 물질로 상부 보호막(180q)을 형성할 경우 상부 보호막(180q)은 노광 후 현상하고, 이어서 상부 보호막(180q)을 마스크로 하여, 하부 보호막(180p) 및 게이트 절연막(140)을 건식 식각하여, 제1 드레인 전극(175a)의 제1 확장부(177a) 및 제2 드레인 전극(175b)의 제2 확장부(177b)를 드러내는 복수의 접촉 구멍(185a, 185b), 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(182), 게이트선(121a, 121b)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 그리고 용량 전극(137)의 일부분을 드러내는 복수의 접촉 구멍(185c)을 형성한다.
도시하지는 않았지만, 본 발명의 다른 실시예에 따르면, 상부 보호막(180q)은 비 감광성 유기 물질로 이루어질 수도 있다. 이 경우, 유기막을 도포하고, 그 위에 감광막을 도포한 후, 앞서 도 10에서 설명한 바와 같이, 빛의 세기가 서로 다른 세 개 이상의 영역을 가지는 광마스크를 이용하여 감광막을 노광 및 현상하고 유기막을 식각하여, 위치에 따라 두께가 다른 상부 보호막(180q)을 형성할 수도 있다.
다음으로, 도 11에 도시한 바와 같이, 상부 보호막(180q) 위에 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 차폐 전극(88)을 형성한다. 도 12a 및 도 12b를 참고로 상부 보호막(180q) 위에 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 차폐 전극(88)을 형성하는 방법에 대하여 설명한다.
도 12a 및 도 12b는 도 11에 도시한 박막 트랜지스터 표시판을 제조하는 단계를 차례로 도시한 단면도이다.
도 12a를 참고하면, 상부 보호막(180q) 위에 은 ITO 및 IZO 등의 투명 물질 등의 도전층(190)을 적층하고, 도전층(190) 위에 감광막(500)을 도포한 후, 노광 및 현상하여 도 12b에 도시한 바와 같이, 감광막 패턴(500a)을 형성하고, 감광막 패턴(500a)을 마스크로 하여 도전층(190)을 식각하여 화소 전극(191), 접촉 보조 부재(81, 82) 및 차폐 전극(88)을 형성한다. 이때, 감광막(500)은 음의 감광성을 가질 수 있다. 감광막(500)이 음의 감광성을 가지기 때문에, 노광되지 않은 부분은 현상 후 완전히 제거될 수 있다. 상부 보호막(180q)의 두께가 위치에 따라 다르기 때문에 상부 보호막(180q) 표면에 단차가 존재하고, 단차 형성 부위에 도전층(190)이 잔류할 수 있는데, 음의 감광성을 가지는 감광막(500)을 이용함으로써, 노광되지 않은 부분은 완전히 제거되어 원하는 감광막 패턴(500a)을 형성할 수 있어, 원하지 않는 부분에 도전층(190)이 잔류하여 쇼트 불량 등을 일으키는 것을 방 지할 수 있다.
그 후, 마지막으로 도 3 및 도 4에 도시한 바와 같이, 색필터(230)가 형성되어 있지 않은 화소 영역에 배치되어 있는 상부 보호막(180q)의 제2 부분 위에 차광 부재(220)을 형성한다. 차광 부재(220)의 표면 높이는 색필터(230) 위에 배치되어 있는 상부 보호막(180q)의 제1 부분의 표면 높이와 거의 같을 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 차광 부재(220)와 함께 액정 표시 장치의 셀 간격을 조절하는 간격재(도시하지 않음)를 동시에 형성할 수도 있다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 따르면, 차광 부재의 표면 높이가 인접 영역의 유기막 표면 높이와 거의 같아져서 액정 표시 장치의 셀 간격을 일정하게 유지할 수 있고, 영역별로 유기막 높이를 조절하여, 유기막이 색필터를 완전히 덮으면서도 접촉 구멍 형성 시 유기막이 남지 않아 접촉 구멍 내의 접촉 특성을 저하하지 않을 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 개략적으로 도시한 도면이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 4는 도 3의 액정 표시 장치를 IV-IV', IV"-IV"', 그리고 IV""- IV""' 선을 잘라 도시한 단면도이다.
도 5는 도 4의 액정 표시 장치의 화소 전극을 도시하는 배치도이다.
도 6 내지 도 11은 도 3 및 도 4에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
도 12a 및 도 12b는 도 11에 도시한 박막 트랜지스터 표시판을 제조하는 단계를 차례로 도시한 단면도이다.

Claims (17)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 신호선,
    상기 신호선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 형성되어 있는 하부 보호막,
    상기 기판 위에 형성되어 있는 색필터,
    상기 색필터 위에 형성되어 있으며, 위치에 따라 서로 두께가 다른 제1 부분 및 제2 부분을 포함하는 상부 보호막, 그리고
    상기 상부 보호막의 제2 부분 위에 형성되어 있는 차광 부재를 포함하고,
    상기 상부 보호막의 상기 제1 부분의 두께는 상기 상부 보호막의 상기 제2 부분의 두께보다 크고,
    상기 상부 보호막의 제1 부분의 표면 높이와 상기 상부 보호막의 제2 부분의 표면 높이 차이는 2.0㎛ 내지 3.0㎛인 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 차광 부재의 두께는 2.0㎛ 내지 3.0㎛인 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 상부 보호막의 상기 제1 부분의 표면 높이와 상기 차광 부재의 표면 높이의 차이는 0.5㎛ 이내인 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 신호선은 끝 부분을 포함하고,
    상기 상부 보호막은 상기 신호선의 끝 부분 주변에 배치되어 있으며 상기 제1 부분 및 상기 제2 부분과 두께보다 얇은 두께를 가지는 제3 부분을 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 상부 보호막의 제3 부분의 두께는 0.5㎛ 내지 1.0㎛인 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 박막 트랜지스터와 접촉 구멍을 통해 전기적으로 연결되어 있는 화소 전극을 더 포함하고,
    상기 접촉 구멍은 상기 상부 보호막의 제2 부분에 배치되어 있는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 차광 부재와 동일한 층으로 이루어진 간격재를 더 포함하는 박막 트랜지스터 표시판.
  8. 기판 위에 복수의 신호선에 연결되어 있는 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 및 상기 기판 위에 하부 보호막을 형성하는 단계,
    상기 하부 보호막 위에 색필터를 형성하는 단계,
    상기 하부 보호막 및 상기 색필터 위에, 위치에 따라 서로 두께가 다른 제1 부분 및 제2 부분을 포함하는 상부 보호막을 형성하는 단계, 그리고,
    상기 상부 보호막의 제2 부분 위에 형성되어 있는 차광 부재를 형성하는 단계를 포함하고,
    상기 상부 보호막의 제1 부분의 표면 높이와 상기 상부 보호막의 제2 부분의 표면 높이 차이는 2.0㎛ 내지 3.0㎛이고,
    상기 상부 보호막의 상기 제1 부분의 두께는 상기 상부 보호막의 상기 제2 부분의 두께보다 큰 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 상부 보호막을 형성하는 단계는 투명 영역 및 차광 영역 외에, 반투명 영역을 가지는 노광 마스크를 이용하여 노광하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제8항에서,
    상기 상부 보호막의 상기 제1 부분의 표면 높이와 상기 차광 부재의 표면 높이의 차이는 0.5㎛ 이내인 박막 트랜지스터 표시판의 제조 방법.
  11. 제8항에서,
    상기 차광 부재의 두께는 2.0㎛ 내지 3.0㎛인 박막 트랜지스터 표시판의 제조 방법.
  12. 제8항에서,
    상기 상부 보호막의 제2 부분에 접촉 구멍을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하고,
    상기 화소 전극을 형성하는 단계는
    상기 색필터 및 상기 상부 보호막 위에 도전층을 적층하는 단계
    상기 도전층 위에 감광막을 도포하고 노광 및 현상하여 감광막 패턴을 형성하는 단계, 그리고
    상기 감광막 패턴을 마스크로 하여 상기 도전층을 식각하는 단계를 포함하고,
    상기 감광막은 음의 감광성을 가지는 박막 트랜지스터 표시판의 제조 방법.
  14. 제8항에서,
    상기 상부 보호막 형성 단계는 상기 제1 부분 및 상기 제2 부분과 두께보다 얇은 두께를 가지는 제3 부분을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 상부 보호막의 제3 부분의 두께는 0.5㎛ 내지 1.0㎛인 박막 트랜지스터 표시판의 제조 방법.
  16. 제8항에서,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하고,
    상기 화소 전극을 형성하는 단계는
    상기 색필터 및 상기 상부 보호막 위에 도전층을 적층하는 단계
    상기 도전층 위에 감광막을 도포하고 노광 및 현상하여 감광막 패턴을 형성하는 단계, 그리고
    상기 감광막 패턴을 마스크로 하여 상기 도전층을 식각하는 단계를 포함하고,
    상기 감광막은 음의 감광성을 가지는 박막 트랜지스터 표시판의 제조 방법.
  17. 제8항에서,
    상기 차광 부재를 형성하는 단계는 상기 차광 부재와 같은 층으로 이루어진 간격재를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020090079467A 2009-08-26 2009-08-26 박막 트랜지스터 기판 및 그 제조 방법 KR101595818B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090079467A KR101595818B1 (ko) 2009-08-26 2009-08-26 박막 트랜지스터 기판 및 그 제조 방법
US12/689,814 US8455870B2 (en) 2009-08-26 2010-01-19 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090079467A KR101595818B1 (ko) 2009-08-26 2009-08-26 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110021586A KR20110021586A (ko) 2011-03-04
KR101595818B1 true KR101595818B1 (ko) 2016-02-22

Family

ID=43623501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090079467A KR101595818B1 (ko) 2009-08-26 2009-08-26 박막 트랜지스터 기판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8455870B2 (ko)
KR (1) KR101595818B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11009755B2 (en) 2018-05-04 2021-05-18 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604650B1 (ko) 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
US9081237B2 (en) * 2010-04-02 2015-07-14 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
KR20140048731A (ko) 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
KR102094467B1 (ko) 2013-08-14 2020-03-30 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102054671B1 (ko) * 2013-09-27 2019-12-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP2015170702A (ja) * 2014-03-06 2015-09-28 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
TWI528074B (zh) * 2014-03-28 2016-04-01 群創光電股份有限公司 顯示面板
KR102294835B1 (ko) 2015-01-13 2021-08-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105137683B (zh) * 2015-07-24 2018-01-12 深圳市华星光电技术有限公司 一种像素单元、coa基板和液晶显示面板
KR102426401B1 (ko) * 2015-09-01 2022-07-29 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판 및 이를 포함하는 액정 표시 장치
KR102418375B1 (ko) * 2015-09-25 2022-07-06 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置
KR102481382B1 (ko) * 2016-01-18 2022-12-27 삼성디스플레이 주식회사 박막트랜지스터 기판과 그 제조 방법, 및 이를 포함하는 액정 표시 장치
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102596074B1 (ko) * 2016-07-18 2023-11-01 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102654289B1 (ko) * 2018-10-05 2024-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436011B1 (ko) 1996-11-26 2004-11-06 삼성전자주식회사 유기절연막을이용한액정표시장치및그제조방법
JPH1152419A (ja) 1997-08-06 1999-02-26 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH11212115A (ja) 1998-01-26 1999-08-06 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH11212118A (ja) 1998-01-27 1999-08-06 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JP3498020B2 (ja) 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
KR100439649B1 (ko) * 2002-08-14 2004-07-12 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
KR20040104202A (ko) 2003-06-03 2004-12-10 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR101012784B1 (ko) * 2003-06-09 2011-02-08 삼성전자주식회사 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR20050080313A (ko) 2004-02-09 2005-08-12 삼성전자주식회사 어레이 기판과, 이의 제조 방법 및 액정 표시 장치
KR20060112042A (ko) 2005-04-26 2006-10-31 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4929432B2 (ja) * 2005-07-29 2012-05-09 Ｎｌｔテクノロジー株式会社 液晶表示装置及びその製造方法
KR20070030446A (ko) * 2005-09-13 2007-03-16 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101177720B1 (ko) 2005-09-20 2012-08-28 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080034545A (ko) 2006-10-17 2008-04-22 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR20080096879A (ko) 2007-04-30 2008-11-04 삼성전자주식회사 액정표시장치와 그 제조방법
KR20090024383A (ko) 2007-09-04 2009-03-09 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11009755B2 (en) 2018-05-04 2021-05-18 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20110049519A1 (en) 2011-03-03
US8455870B2 (en) 2013-06-04
KR20110021586A (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
US7019806B2 (en) Liquid crystal display and thin film transistor array panel
US7483105B2 (en) Vertically aligned mode liquid crystal display
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101226711B1 (ko) 액정 표시 장치와 그 제조 방법 및 리페어 방법
KR20160072335A (ko) 액정 표시 장치
KR20110100842A (ko) 액정 표시 장치
US7079210B2 (en) Liquid crystal display and thin film transistor array panel
KR20100024731A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110101917A (ko) 액정 표시 장치
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR102268068B1 (ko) 액정 표시 장치
US8350975B2 (en) Array substrate and method for manufacturing the same
KR101682432B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR101518322B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20150017041A (ko) 표시 장치
KR102032962B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101792797B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR100324913B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20130008292A (ko) 패턴 형성 방법 및 이를 이용한 표시 장치의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5