JPH1152419A - アクティブマトリクス型液晶表示装置およびその製造方法 - Google Patents

アクティブマトリクス型液晶表示装置およびその製造方法

Info

Publication number
JPH1152419A
JPH1152419A JP21107297A JP21107297A JPH1152419A JP H1152419 A JPH1152419 A JP H1152419A JP 21107297 A JP21107297 A JP 21107297A JP 21107297 A JP21107297 A JP 21107297A JP H1152419 A JPH1152419 A JP H1152419A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
active matrix
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21107297A
Other languages
English (en)
Inventor
Hisafumi Saito
尚史 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21107297A priority Critical patent/JPH1152419A/ja
Publication of JPH1152419A publication Critical patent/JPH1152419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 明るく高コントラストを有するアクティブマ
トリクス型液晶表示装置およびその製造方法を提供す
る。 【解決手段】 絶縁性基板1上にベースコート膜2、活
性層3、ゲート絶縁膜4、ゲート電極5を所定の形状に
形成する。活性層3にはソース領域およびドレイン領域
6とチャネル領域7とを形成する。その後、全面に層間
絶縁膜8を形成し、コンタクトホール9を開口して、ソ
ース電極10およびドレイン電極11を形成する。この
後、全面に平坦化膜12を形成し、コンタクトホール1
3を開口する。続いて平坦化膜12のTFT上の領域を
エッチングによって掘り下げ、凹部14を形成し、ドレ
イン電極11に画素電極15を電気的に接続する。次
に、全面に黒色の樹脂を塗布し、コンタクトホール13
および凹部14を黒色の樹脂で埋め、全面をエッチバッ
クして画素電極15の表面を露出させるとともに、TF
T上に遮光膜17を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下、TFTと称する)等のスイッチング素子を用い
たアクティブマトリクス型液晶表示装置およびその製造
方法に関するものであり、特にスイッチング素子と画素
電極との接続方法に特徴を有するアクティブマトリクス
型液晶表示装置およびその製造方法に関するものであ
る。
【0002】
【従来の技術】近年、薄型で軽量、かつ低消費電力であ
る利点を有するディスプレイとして液晶表示装置が注目
を集めている。中でも、各画素毎にTFT等のスイッチ
ング素子を設け、各画素を制御するようにしたアクティ
ブマトリクス型液晶表示装置は、解像度に優れ、鮮明な
画像が得られる等の理由から特に注目されている。
【0003】従来のスイッチング素子としては、非晶質
シリコン薄膜を用いたTFTが知られており、このTF
Tを搭載したアクティブマトリクス型液晶表示装置が数
多く商品化されている。
【0004】現在、この非晶質シリコン薄膜を用いたT
FTに代わるスイッチング素子として、画素電極を駆動
させるための画素用TFTと、その画素用TFTを駆動
させるための駆動回路とを、一つの基板上に一体形成す
ることができる可能性が有る多結晶シリコン薄膜を用い
たTFTを形成する技術に大きな期待が寄せられてい
る。
【0005】多結晶シリコン薄膜は、従来のTFTに用
いられている非晶質シリコン薄膜に比べて高移動度を有
しており、高性能なTFTを形成することが可能であ
る。画素用TFTを駆動させるための駆動回路を一つの
安価なガラス基板上に一体形成することが実現される
と、従来に比べ、製造コストが大幅に低減されることに
なる。
【0006】このような多結晶シリコンTFTの活性層
となる多結晶シリコン薄膜をガラス基板上に作製する技
術としては、ガラス基板上に非晶質シリコン薄膜を堆積
した後、600℃程度の温度で数時間〜数十時間熱処理
して結晶化させる固相成長法、エキシマレーザー等のパ
ルスレーザー光を照射して、その部分の非晶質シリコン
薄膜を瞬時に熔融させて再結晶化させるレーザー結晶化
法等の方法が提案されている。
【0007】ところで、前述のアクティブマトリクス型
液晶表示装置には、画素電極にITO等の透明導電性薄
膜を用いた透過型液晶表示装置と、画素電極に金属膜等
からなる反射電極を用いた反射型液晶表示装置とが有
る。
【0008】本来、液晶表示装置は自発光型のディスプ
レイではないため、透過型液晶表示装置の場合には、液
晶表示装置の背後に照明装置、所謂バックライトを配置
して、そこから入射される光によって表示を行ってい
る。また、反射型液晶表示装置の場合には、外部からの
入射光を反射電極によって反射させることで表示を行っ
ている。
【0009】反射型液晶表示装置は、バックライトを使
用しないため、消費電力は極めて小さいが、使用環境ま
たは使用条件、即ち周囲の明るさ等によって表示の明る
さおよびコントラストが左右されてしまうという問題を
有している。一方、透過型液晶表示装置の場合は、前述
のようにバックライトを用いて表示を行うため、消費電
力は大きくなるものの、周囲の明るさ等にさほど影響さ
れることなく、明るく、高いコントラストを有する表示
を行える利点がある。
【0010】ところで、前述のようなITO等の透明導
電性薄膜または金属膜等からなる画素電極は、TFTの
ドレイン電極に接続され、隣接するゲート配線およびソ
ース配線と短絡しないように、これらと一定の間隔を有
するように形成される。
【0011】近年では、画素電極の有効面積を拡大する
ために、図11に示すように、TFT51上を含む絶縁
性基板52全面に、ポリイミド樹脂またはアクリル樹脂
からなる保護膜53を形成し、保護膜53に開口したコ
ンタクトホール54を介して、TFT51のドレイン電
極55と保護膜53上に形成された画素電極56とを接
続する保護膜上画素電極構造(以下、ピクセル・オン・
パッシ構造と呼ぶ)が提案されている。尚、図11にお
いて、57はソース電極を示している。
【0012】この方法によると、画素電極56は、保護
膜53によってゲート配線およびソース配線と絶縁され
ることになるため、画素電極56の端部をゲート配線お
よびソース配線の上方に配置することが可能となり、画
素電極56の有効面積、即ち開口率を拡大することがで
きるようになる。また、保護膜53は、TFT51、ゲ
ート配線およびソース配線に起因する段差を容易に平坦
化することができるため、液晶層58の配向の乱れを極
めて少なくする効果を有している。
【0013】しかしながら、前述の方法では、TFT5
1、ゲート配線およびソース配線に起因する段差を平坦
化するために、保護膜53を1μm以上、例えば2〜4
μmの厚みに形成する必要がある。そのため、画素電極
56とドレイン電極55とを接続するために開口するコ
ンタクトホール54による段差が大きなものとなり、画
素電極56とドレイン電極55との接続が良好に行われ
ないことがある。また、保護膜53を形成することによ
ってTFT51、ゲート配線およびソース配線に起因す
る段差は低減されるものの、コンタクトホール54に起
因する段差が画素電極56の表面にも反映され、画素電
極56の一部の領域に大きな段差が生じて液晶層58の
配向の乱れが発生し、表示品位の低下を引き起こすこと
になる。
【0014】そこで、図12に示すように、例えば特公
平1−35351号公報または特開平4−220625
号公報に開示されているような、コンタクトホール54
部分に樹脂からなる保護膜53の表面とほぼ同じ高さと
なるように、金属等の導電体59を設ける方法が提案さ
れている。
【0015】これを製造する方法は、TFT51のドレ
イン電極55上に金属等からなる導電体59を形成し、
TFT51等の段差を平坦化する保護膜53を形成した
後、導電体59の表面が露出するように保護膜53をエ
ッチングして、画素電極56を接続する方法がある。
尚、図12において、52は絶縁性基板、57はソース
電極を示している。
【0016】一方、ピクセル・オン・パッシ構造のアク
ティブマトリクス型液晶表示装置によると、画素電極が
ゲート配線およびソース配線の上に重なるように形成さ
れるため、ゲート配線およびソース配線がブラックマト
リクスを兼ねることになり、画素電極とゲート配線およ
びソース配線との間隙を遮光するためのブラックマトリ
クスを対向基板側に配置する必要がなくなる。つまり、
ピクセル・オン・パッシ構造のアクティブマトリクス型
液晶表示装置では、ブラックマトリクスはTFTの上方
のごく一部に設けるだけでよく、開口率を極めて高くす
ることが可能なのである。TFT上のブラックマトリク
スは、TFTに不要な光が入射しないようにしてTFT
の特性を安定させるという目的も有している。
【0017】図13に示すように、近年ではこうしたピ
クセル・オン・パッシ構造の特徴を活かし、TFT51
上に直接ブラックマトリクス60を形成して、対向基板
側にはブラックマトリクスを設けない方式も考えられて
いる。尚、図13において、52は絶縁性基板、53は
保護膜、54はコンタクトホール、55はドレイン電
極、56は画素電極、57はソース電極を示している。
【0018】このような技術は、例えば特開平1−68
729号公報または特開平4−253028号公報に開
示されている。特開平1−68729号公報には、TF
T上に樹脂等からなる遮光膜を形成することが提案され
ており、特開平4−253028号公報には、TFT上
の樹脂絶縁膜を着色することによって遮光膜にすること
が提案されている。これらの方法によると、対向基板側
にブラックマトリクスを設ける必要がなくなる。
【0019】
【発明が解決しようとする課題】前述したように、絶縁
性基板表面の形状は、液晶層の配向に乱れを生じさせる
大きな要因となっている。絶縁性基板表面に凹凸が存在
すると、その部分で液晶層の配向に乱れが生じることに
なるのである。
【0020】最近では、前述したピクセル・オン・パッ
シ構造によって、TFT、ゲート配線およびソース配線
による段差が緩和され、保護膜が形成された時点では絶
縁性基板表面には殆ど凹凸が存在しない。しかし、画素
電極の膜厚分の段差、および画素電極とドレイン電極と
を接続するためのコンタクトホールによる窪みが形成さ
れてしまう。画素電極の膜厚分の段差はせいぜい数千Å
程度であるが、コンタクトホールによる窪みは数μmで
あり、画素電極の膜厚分の段差とは比較にならない程の
深さである。
【0021】また、ドレイン電極と画素電極との接続を
良好なものとするためには、コンタクトホールをテーパ
ー形状に加工すればよいが、TFTの微細化に伴い、コ
ンタクトホールの寸法も微細化していることから、極端
なテーパー形状加工が行えない状況にある。つまり、テ
ーパー形状に加工するとコンタクトホールの寸法が大き
くなってしまうのである。コンタクトホールの寸法が大
きくなると、前述のようにコンタクトホールの窪みが画
素電極の表面にも反映され、画素電極の一部の領域に大
きな段差が生じて液晶層の配向の乱れが発生し、表示品
位の低下を引き起こすことになる。特に、画素電極のサ
イズが微細な場合には影響が顕著となる。
【0022】例えば、画素電極のサイズが25μm×2
5μmであり、コンタクトホールの寸法が5μm×5μ
mであったとすると、コンタクトホールが画素電極に占
める割合は4%である。コンタクトホールの開口工程で
は、エッチングによる寸法シフトが発生しやすく、完成
時にコンタクトホールの寸法が10μm×10μmであ
ったとすると、コンタクトホールが画素電極に占める割
合は16%にまで達してしまうことになる。このような
状況では、ドレイン電極と画素電極との良好な接続を維
持しつつ、コンタクトホールの段差に起因する不都合を
解消することは容易なことではない。
【0023】前述した従来の方法は、こうした問題を解
決するための方法を提案したものであり、特公平1−3
5351号公報または特開平4−220625号公報に
示される方法は、ドレイン電極上に金属等からなる導電
体を形成し、TFT等の段差を平坦化する保護膜を形成
した後、導電体の表面を露出させるようにして、その部
分に画素電極を接続する構成である。そのため、画素電
極の表面は平坦な状態となり、コンタクトホールの段差
に起因する液晶層の配向の乱れ、および画素電極とドレ
イン電極との接続不良を低減することができると考えら
れる。
【0024】しかしながら、この方法では、コンタクト
ホール部分にポリイミド樹脂またはアクリル樹脂からな
る保護膜の膜厚と同程度の膜厚、即ち2〜4μmの膜厚
を有する柱状の金属等からなる導電体を形成する必要が
有る。このような導電体を形成するためには、通常はス
パッタリング法またはプラズマCVD法によって導電体
を成膜することになると考えられるが、膜厚が厚いた
め、成膜に長時間を要したり、成膜途中または成膜後に
膜剥がれが生じたりすることが容易に想像される。ま
た、仮に正常に成膜が完了したとしても、これをエッチ
ングして柱状にパターニングするには、長時間のエッチ
ングを要することになると考えられ、実際には容易なこ
とではない。また、これらの方法はTFTを遮光する機
能を有するものではない。
【0025】一方、特開平1−68729号公報または
特開平4−253028号公報には、TFT上に遮光膜
を形成する方法が開示されている。
【0026】特開平1−68729号公報には、金属層
によってコンタクトホール部分を埋め、TFT上には不
透明な樹脂等による遮光膜を形成し、この遮光膜をマス
クとして金属層をパターニングする方法が開示されてい
る。この方法によると、コンタクトホール部分は金属層
によって埋められることになるが、逆にこの金属層が画
素電極の表面よりも突出することになる。この金属層は
6000Å程度の膜厚を有していることが記載されてお
り、さらにこの上に不透明な樹脂等による遮光膜が形成
されると、最終的には1μm程度の膜厚となることが十
分に考えられる。画素電極の表面よりも1μmも突出し
た部分を有していると、その部分で液晶分子の配向が乱
される可能性が非常に高い。
【0027】特開平4−253028号公報には、TF
T上の樹脂等による保護膜を着色することによって遮光
膜を形成する方法が開示されている。この方法による
と、遮光膜は画素電極の表面よりも突出することがない
が、保護膜を着色して遮光膜を形成した後に、コンタク
トホールを開口して画素電極をTFTに接続するもので
あり、コンタクトホールによる凹部を埋めることができ
ない。したがって、依然としてコンタクトホール部分で
の液晶分子の配向を良好なものにすることができない。
【0028】本発明は、以上のような従来の問題点に鑑
みなされたものであって、明るく高コントラストを有す
るアクティブマトリクス型液晶表示装置およびその製造
方法を提供することを目的としている。
【0029】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1記載のアクティブマトリクス
型液晶表示装置は、スイッチング素子を被覆して表面を
平坦とする平坦化膜が形成され、前記平坦化膜に開口さ
れたコンタクトホールを介して、前記スイッチング素子
と前記平坦化膜上に形成された画素電極とが電気的に接
続されるアクティブマトリクス型液晶表示装置におい
て、前記平坦化膜は前記スイッチング素子の上方領域に
膜厚方向に除去された凹部を有し、前記凹部に前記コン
タクトホールが開口されるとともに、前記凹部は有色の
絶縁膜で埋められていることを特徴としている。
【0030】請求項2記載のアクティブマトリクス型液
晶表示装置は、請求項1記載のアクティブマトリクス型
液晶表示装置において、前記凹部は前記平坦化膜が膜厚
方向にすべて除去され、前記凹部が前記コンタクトホー
ルを兼ねていることを特徴としている。
【0031】請求項3記載のアクティブマトリクス型液
晶表示装置は、請求項1または請求項2記載のアクティ
ブマトリクス型液晶表示装置において、前記有色の絶縁
膜は、前記凹部を埋めるとともに隣接する前記画素電極
同士の間隙を埋めるように形成されていることを特徴と
している。
【0032】請求項4記載のアクティブマトリクス型液
晶表示装置は、請求項3記載のアクティブマトリクス型
液晶表示装置において、前記有色の絶縁膜の表面は、前
記画素電極の表面と略同一平面上に位置していることを
特徴としている。
【0033】請求項5記載のアクティブマトリクス型液
晶表示装置は、請求項1乃至請求項4記載のアクティブ
マトリクス型液晶表示装置において、前記有色の絶縁膜
は、黒色または有色の樹脂材料からなることを特徴とし
ている。
【0034】請求項6記載のアクティブマトリクス型液
晶表示装置の製造方法は、スイッチング素子を被覆して
表面を平坦とする平坦化膜を形成し、前記平坦化膜に開
口したコンタクトホールを介して、前記スイッチング素
子と前記平坦化膜上に形成した画素電極とを電気的に接
続するアクティブマトリクス型液晶表示装置の製造方法
において、前記平坦化膜に前記スイッチング素子の上方
領域を膜厚方向に除去した凹部および前記コンタクトホ
ールを形成する工程と、前記平坦化膜上に前記画素電極
を形成するとともに前記スイッチング素子と前記画素電
極とを電気的に接続する工程と、前記凹部を有色の絶縁
膜で埋める工程と、を有することを特徴としている。
【0035】請求項7記載のアクティブマトリクス型液
晶表示装置の製造方法は、請求項6記載のアクティブマ
トリクス型液晶表示装置の製造方法において、前記凹部
が前記コンタクトホールを兼ねるように、前記平坦化膜
を膜厚方向にすべて除去して前記凹部を形成することを
特徴としている。
【0036】請求項8記載のアクティブマトリクス型液
晶表示装置の製造方法は、請求項6または請求項7記載
のアクティブマトリクス型液晶表示装置の製造方法にお
いて、前記凹部を埋めるとともに隣接する前記画素電極
同士の間隙を埋めるように、前記有色の絶縁膜を形成す
ることを特徴としている。
【0037】請求項9記載のアクティブマトリクス型液
晶表示装置の製造方法は、請求項6乃至請求項8記載の
アクティブマトリクス型液晶表示装置の製造方法におい
て、前記有色の絶縁膜を全面に形成した後、前記有色の
絶縁膜の表面を一様にエッチングし、前記有色の絶縁膜
を所望の形状にすることを特徴としている。
【0038】本発明のアクティブマトリクス型液晶表示
装置によれば、平坦化膜はスイッチング素子の上方領域
に膜厚方向に除去された凹部を有し、凹部にコンタクト
ホールが開口されるとともに、凹部は有色の絶縁膜で埋
められていることにより、スイッチング素子の上方領域
に遮光膜を形成すると同時に、コンタクトホールに起因
する窪みをなくして液晶分子の配向を乱すような凹凸を
生じさせないようにすることができる。
【0039】また、凹部は平坦化膜が膜厚方向にすべて
除去され、凹部がコンタクトホールを兼ねていることに
より、コンタクトホールを形成するための工程を省略で
きるとともに、スイッチング素子であるTFTのドレイ
ン電極と画素電極との電気的接続面積を大きくすること
ができる。
【0040】また、有色の絶縁膜は、凹部を埋めるとと
もに隣接する画素電極同士の間隙を埋めるように形成さ
れていることにより、隣接する画素電極同士の間隙にも
遮光膜を形成することができる。
【0041】また、有色の絶縁膜の表面は、画素電極の
表面と略同一平面上に位置していることにより、画素電
極上に形成される配向膜をさらに平坦な状態とすること
ができ、液晶分子の配向を乱すような凹凸をさらに生じ
させないようにすることができる。
【0042】また、有色の絶縁膜は、黒色または有色の
樹脂材料からなることにより、容易に凹部および隣接す
る画素電極同士の間隙を埋めることができる。
【0043】本発明のアクティブマトリクス型液晶表示
装置の製造方法によれば、平坦化膜にスイッチング素子
の上方領域を膜厚方向に除去した凹部およびコンタクト
ホールを形成する工程と、平坦化膜上に画素電極を形成
するとともにスイッチング素子と画素電極とを電気的に
接続する工程と、凹部を有色の絶縁膜で埋める工程と、
を有することにより、スイッチング素子の上方領域に遮
光膜を形成すると同時に、コンタクトホールに起因する
窪みをなくして液晶分子の配向を乱すような凹凸を生じ
させないようにすることができる。
【0044】また、凹部がコンタクトホールを兼ねるよ
うに、平坦化膜を膜厚方向にすべて除去して凹部を形成
することにより、コンタクトホールを形成するための工
程を省略できるとともに、スイッチング素子であるTF
Tのドレイン電極と画素電極との電気的接続面積を大き
くすることができる。
【0045】また、凹部を埋めるとともに隣接する画素
電極同士の間隙を埋めるように、有色の絶縁膜を形成す
ることにより、隣接する画素電極同士の間隙にも遮光膜
を形成することができる。
【0046】また、有色の絶縁膜を全面に形成した後、
有色の絶縁膜の表面を一様にエッチングし、有色の絶縁
膜を所望の形状にすることにより、マスク等を用いるこ
となく、容易に凹部および隣接する画素電極同士の間隙
を埋めることができる。
【0047】
【発明の実施の形態】図1乃至図10を用いて、本発明
の実施の形態について説明する。図1は本発明のアクテ
ィブマトリクス型液晶表示装置のアクティブマトリクス
基板を示す断面図、図2は本発明のアクティブマトリク
ス型液晶表示装置のアクティブマトリクス基板を示す平
面図である。尚、図1は、図2のA−A線における断面
図である。
【0048】図1および図2に示すように、ガラス等の
絶縁性基板1上にSiO2膜等からなるベースコート膜
2を形成し、ベースコート膜2上にシリコン薄膜からな
るTFTの活性層3を所定の形状に形成する。活性層3
上にはSiO2膜等の絶縁膜を形成し、ゲート絶縁膜4
を形成する。ゲート絶縁膜4上にはAl等の金属材料か
らなるゲート電極5を所定の形状に形成する。活性層3
には不純物イオンを注入したソース領域およびドレイン
領域6と、ゲート電極5の下方の領域に不純物イオンを
注入していないチャネル領域7とを形成する。
【0049】その後、全面に絶縁膜を形成して層間絶縁
膜8を形成する。ソース領域およびドレイン領域6の上
方の層間絶縁膜8およびゲート絶縁膜4にはコンタクト
ホール9を開口し、Al等の金属材料からなるソース電
極10およびドレイン電極11を形成して、ソース領域
およびドレイン領域6に接続する。
【0050】この後、全面にポリイミド樹脂またはアク
リル樹脂等を塗布して平坦化膜12を形成する。平坦化
膜12にコンタクトホール13を開口し、続いて平坦化
膜12のTFT上の領域をエッチングによって掘り下
げ、凹部14を形成する。そして、ドレイン電極11に
ITO等の透明導電性薄膜からなる画素電極15を電気
的に接続する。
【0051】次に、全面に黒色の樹脂を塗布し、コンタ
クトホール13および凹部14を黒色の樹脂で埋める。
続いて、全面をエッチバックして画素電極15の表面を
露出させるとともに、TFT上に遮光膜17を形成す
る。本発明のTFT上とは、少なくともTFTのチャネ
ル領域を含む領域であり、チャネル領域の周辺のゲート
電極5またはソース電極10を領域の中に含んでも差し
支えない。
【0052】図示していないが、この後全面に配向膜を
形成し、配向処理を施した後、カラーフィルターおよび
対向電極等を形成した対向基板を貼り合わせ、両基板間
に液晶を注入してアクティブマトリクス型液晶表示装置
を完成させる。
【0053】本発明によると、黒色の樹脂によってコン
タクトホール13に起因する凹状の窪み部分を埋めると
ともに、TFT上に樹脂による遮光膜17を有する構成
であるため、画素電極15の表面に液晶分子の配向を乱
すような凹凸を生じさせることがない。
【0054】また、本発明はこのような構成のアクティ
ブマトリクス型液晶表示装置を製造するに際し、従来の
アクティブマトリクス型液晶表示装置またはTFTを製
造するために用いられる成膜方法およびエッチング方法
を有効に組み合わせることによって簡便に製造すること
ができるものであり、従来のアクティブマトリクス型液
晶表示装置またはTFTの製造工程になかった特殊な方
法を用いる必要がなく、従来の製造装置をそのまま用い
て製造することができる利点を有している。
【0055】(実施の形態1)図3および図4を用い
て、本発明のアクティブマトリクス型液晶表示装置の製
造方法の詳細を説明する。図3は本発明のアクティブマ
トリクス型液晶表示装置の製造工程を示す断面図、図4
は図3の続きを示す断面図である。
【0056】図3(a)に示すように、ガラス基板等の
絶縁性基板1上にTFTを周知の方法によって作製す
る。作製方法は概ね以下の通りである。
【0057】先ず、絶縁性基板1にSiO2膜等からな
るベースコート膜2をスパッタリング法またはプラズマ
CVD法によって堆積させる。次に、多結晶シリコン薄
膜または非晶質シリコン薄膜等を例えば30〜50nm
程度の膜厚に堆積させる。堆積された膜が非晶質シリコ
ン薄膜の場合は、上方からレーザー光を照射して多結晶
化する。多結晶化したシリコン薄膜を所定の形状にパタ
ーニングし、TFTの活性層3とする。
【0058】次いで、活性層3上にSiO2膜等の絶縁
膜を堆積させてゲート絶縁膜4を形成し、活性層3上に
はゲート絶縁膜4を介してAl等の金属材料からなるゲ
ート電極5を所定の形状に形成する。
【0059】次いで、活性層3にゲート電極5をマスク
として不純物イオンを注入し、その後注入した不純物イ
オンを活性化するための加熱処理を施して、ソース領域
およびドレイン領域6を形成する。ゲート電極5の下方
の領域には、不純物イオンを注入していないチャネル領
域7が形成される。
【0060】その後、全面にSiO2またはSiNX膜等
を堆積して層間絶縁膜8を形成する。ソース領域および
ドレイン領域6の上方の層間絶縁膜8およびゲート絶縁
膜4にコンタクトホール9を開口し、Al等の金属材料
からなるソース電極10およびドレイン電極11を形成
してソース領域およびドレイン領域6に接続する。この
ようにしてTFTを製造する。
【0061】本実施の形態では、多結晶シリコン薄膜を
活性層3に用いたコプラナ型TFTについて説明した
が、非晶質シリコン薄膜を活性層3に用いた逆スタガ型
TFTであっても差し支えない。
【0062】この後、全面にポリイミド樹脂またはアク
リル樹脂等を塗布して平坦化膜12を形成する。本実施
の形態では、平坦化膜12としてオプトマーSS(日本
合成ゴム社製)を用いて、2〜4μm、例えば最大で2
μmの厚みになるように塗布形成した。尚、平坦化膜1
2として用いた材料は一例であり、同等の他の材料を用
いても差し支えない。
【0063】次に、ドレイン電極11の上方の平坦化膜
12にコンタクトホール13を開口する。コンタクトホ
ール13の開口には、酸素ガスによるドライエッチング
を用いることができる。本実施の形態では、酸素ガス流
量400sccm、高周波電力600W、ガス圧力20
mTorrの条件でエッチングを行い、コンタクトホー
ル13を形成した。
【0064】続いて、コンタクトホール13を形成した
方法と同様の方法により、コンタクトホール13を含む
TFTの上方領域の平坦化膜12に凹部14を形成す
る。本工程では、凹部14は平坦化膜12の膜厚の1/
2〜2/3程度になるように形成した。凹部14のパタ
ーンは、活性層3をカバーするような形状、例えば矩形
パターンであればよいが、活性層3をパターニングする
際のマスクを用いて活性層3と同一の形状に形成しても
差し支えない。この場合は、凹部14を形成するための
マスクが不要となる。
【0065】次に、図3(b)に示すように、ITO等
の透明導電性薄膜またはAl等の金属膜を堆積させ、所
定の形状にパターニングして画素電極15を形成する。
前の工程で凹部14を形成したことにより、結果的に階
段状にコンタクトホールが形成されたことになり、平坦
化膜12の表面から一度にドレイン電極11までコンタ
クトホールを開口した場合に比べて、コンタクトホール
の急峻性が緩和されることになる。したがって、ドレイ
ン電極11と画素電極15との接続は良好かつ確実なも
のとなる。
【0066】次に、図4(c)に示すように、全面に黒
色の樹脂16を塗布する。黒色の樹脂16は、コンタク
トホール13と凹部14とによる段差を平坦にする程度
の膜厚でよい。本実施の形態では、黒色の樹脂16とし
てカラーモザイクCK(富士ハント社製)を用いて、1
〜2μm、例えば1μmの厚みになるように塗布形成し
た。この工程では、黒色の樹脂16を用いることが最も
好ましいが、黒色の樹脂16の代わりに、黒色に近い有
色の樹脂膜を用いてもある程度の効果を得ることができ
る。
【0067】次に、図4(d)に示すように、黒色の樹
脂16の全面をエッチングして画素電極15の表面を露
出させ、遮光膜17を形成する。この工程では、フォト
レジスト等のマスクを用いることなく全面をエッチング
する。これをエッチバック工程と称している。エッチン
グには前述の酸素ガスによるドライエッチングを用い
た。本工程により、コンタクトホール13に起因する段
差が遮光膜17によって埋められると同時に、TFTの
上方領域に樹脂による遮光膜17が形成される。
【0068】図示していないが、この後全面に配向膜を
形成し、配向処理を施した後、カラーフィルターおよび
対向電極等を形成した対向基板を貼り合わせ、両基板間
に液晶を注入してアクティブマトリクス型液晶表示装置
を完成させる。
【0069】(実施の形態2)図5乃至図8を用いて、
本発明のアクティブマトリクス型液晶表示装置の他の例
を説明する。図5は実施の形態2に係わるアクティブマ
トリクス型液晶表示装置の製造工程を示す断面図、図6
は図5の続きを示す断面図、図7は実施の形態2に係わ
るアクティブマトリクス型液晶表示装置のアクティブマ
トリクス基板を示す断面図、図8は実施の形態2に係わ
るアクティブマトリクス型液晶表示装置のアクティブマ
トリクス基板を示す平面図である。尚、図7は、図8の
B−B線における断面図である。
【0070】図5(a)に示すように、ガラス基板等の
絶縁性基板1上にTFTを周知の方法によって作製す
る。作製方法は概ね以下の通りである。
【0071】先ず、絶縁性基板1にSiO2膜等からな
るベースコート膜2をスパッタリング法またはプラズマ
CVD法によって堆積させる。次に、多結晶シリコン薄
膜または非晶質シリコン薄膜等を例えば30〜50nm
程度の膜厚に堆積させる。堆積された膜が非晶質シリコ
ン薄膜の場合は、上方からレーザー光を照射して多結晶
化する。多結晶化したシリコン薄膜を所定の形状にパタ
ーニングし、TFTの活性層3とする。
【0072】次いで、活性層3上にSiO2膜等の絶縁
膜を堆積させてゲート絶縁膜4を形成し、活性層3上に
はゲート絶縁膜4を介してAl等の金属材料からなるゲ
ート電極5を所定の形状に形成する。
【0073】次いで、活性層3にゲート電極5をマスク
として不純物イオンを注入し、その後注入した不純物イ
オンを活性化するための加熱処理を施して、ソース領域
およびドレイン領域6を形成する。ゲート電極5の下方
の領域には、不純物イオンを注入していないチャネル領
域7が形成される。
【0074】その後、全面にSiO2またはSiNX膜等
を堆積して層間絶縁膜8を形成する。ソース領域および
ドレイン領域6の上方の層間絶縁膜8およびゲート絶縁
膜4にコンタクトホール9を開口し、Al等の金属材料
からなるソース電極10およびドレイン電極11を形成
してソース領域およびドレイン領域6に接続する。この
ようにしてTFTを製造する。
【0075】本実施の形態では、多結晶シリコン薄膜を
活性層3に用いたコプラナ型TFTについて説明した
が、非晶質シリコン薄膜を活性層3に用いた逆スタガ型
TFTであっても差し支えない。
【0076】この後、全面にポリイミド樹脂またはアク
リル樹脂等を塗布して平坦化膜12を形成する。本実施
の形態では、平坦化膜12としてオプトマーSS(日本
合成ゴム社製)を用いて、2〜4μm、例えば最大で2
μmの厚みになるように塗布形成した。尚、平坦化膜1
2として用いた材料は一例であり、同等の他の材料を用
いても差し支えない。
【0077】次に、ドレイン電極11の上方の平坦化膜
12にコンタクトホール13を開口する。コンタクトホ
ール13の開口には、酸素ガスによるドライエッチング
を用いることができる。本実施の形態では、酸素ガス流
量400sccm、高周波電力600W、ガス圧力20
mTorrの条件でエッチングを行い、コンタクトホー
ル13を形成した。
【0078】続いて、コンタクトホール13を形成した
方法と同様の方法により、コンタクトホール13を含む
TFTの上方領域の平坦化膜12に凹部14を形成す
る。本工程では、凹部14は平坦化膜12の膜厚の1/
2〜2/3程度になるように形成した。
【0079】次に、図5(b)に示すように、ITO等
の透明導電性薄膜またはAl等の金属膜を堆積させ、所
定の形状にパターニングして画素電極15を形成する。
前の工程で凹部14を形成したことにより、結果的に階
段状にコンタクトホールが形成されたことになり、平坦
化膜12の表面から一度にドレイン電極11までコンタ
クトホールを開口した場合に比べて、コンタクトホール
の急峻性が緩和されることになる。したがって、ドレイ
ン電極11と画素電極15との接続は良好かつ確実なも
のとなる。
【0080】次に、図6(c)に示すように、全面に黒
色の樹脂16を塗布する。黒色の樹脂16は、コンタク
トホール13と凹部14とによる段差を平坦にする程度
の膜厚でよい。本実施の形態では、黒色の樹脂16とし
てカラーモザイクCK(富士ハント社製)を用いて、1
〜2μm、例えば1μmの厚みになるように塗布形成し
た。この工程では、黒色の樹脂16を用いることが最も
好ましいが、黒色の樹脂16の代わりに、黒色に近い有
色の樹脂膜を用いてもある程度の効果を得ることができ
る。
【0081】次に、図6(d)に示すように、黒色の樹
脂16の全面をエッチングして画素電極15の表面を露
出させ、遮光膜17を形成する。この工程では、フォト
レジスト等のマスクを用いることなく全面をエッチング
する。これをエッチバック工程と称している。エッチン
グには前述の酸素ガスによるドライエッチングを用い
た。本工程により、コンタクトホール13に起因する段
差が遮光膜17によって埋められると同時に、TFTの
上方領域に樹脂による遮光膜17が形成される。
【0082】図示していないが、この後全面に配向膜を
形成し、配向処理を施した後、カラーフィルターおよび
対向電極等を形成した対向基板を貼り合わせ、両基板間
に液晶を注入してアクティブマトリクス型液晶表示装置
を完成させる。
【0083】本実施の形態によると、図7および図8に
示すように、隣接する画素電極15間にも遮光膜17が
形成されるようにエッチバックを行っている。したがっ
て、隣接する画素電極15同士の間隙を遮光することが
できるとともに、ゲート配線およびソース配線による光
の反射を抑制してコントラストの低下等を防止すること
ができる。また、遮光膜17の表面と画素電極15の表
面とが略同一平面上に位置していることにより、画素電
極15上に形成される配向膜をさらに平坦な状態とする
ことができるため、さらに良好な表示品位を得ることが
できる。
【0084】尚、図7および図8において、1は絶縁性
基板、2はベースコート膜、3は活性層、4はゲート絶
縁膜、5はゲート電極、6はソース領域およびドレイン
領域、7はチャネル領域、8は層間絶縁膜、9および1
3はコンタクトホール、10はソース電極、11はドレ
イン電極、12は平坦化膜、14は凹部を示している。
【0085】(実施の形態3)図9および図10を用い
て、本発明のアクティブマトリクス型液晶表示装置の他
の例を説明する。図9は実施の形態3に係わるアクティ
ブマトリクス型液晶表示装置のアクティブマトリクス基
板を示す断面図、図10は実施の形態3に係わる他のア
クティブマトリクス型液晶表示装置のアクティブマトリ
クス基板を示す断面図である。尚、本実施の形態におい
て、実施の形態1または2と同様の部分の説明は省略す
る。
【0086】図9に示すように、本実施の形態では、コ
ンタクトホールを開口する代わりに、TFT上の平坦化
膜12をすべて除去するようにする。平坦化膜12が除
去された後は、ドレイン電極11の表面のほぼすべてが
露出しており、そこに画素電極15が接続されることに
なる。したがって、コンタクトホールを開口する場合に
比べて、大幅にドレイン電極11と画素電極15との接
続面積を増やすことが可能となり、ドレイン電極11と
画素電極15との接続は良好かつ確実なものとなる。
【0087】尚、図9において、1は絶縁性基板、2は
ベースコート膜、3は活性層、4はゲート絶縁膜、5は
ゲート電極、6はソース領域およびドレイン領域、7は
チャネル領域、8は層間絶縁膜、9はコンタクトホー
ル、10はソース電極、17は遮光膜を示している。
【0088】また、図10に示すように、隣接する画素
電極15同士の間隙を遮光するように遮光膜17を形成
すれば、隣接する画素電極15同士の間隙を遮光するこ
とができるとともに、ゲート配線およびソース配線によ
る光の反射を抑制してコントラストの低下等を防止する
ことができる。また、遮光膜17の表面と画素電極15
の表面とが略同一平面上に位置していることにより、画
素電極15上に形成される配向膜をさらに平坦な状態と
することができるため、さらに良好な表示品位を得るこ
とができる。
【0089】尚、図10において、1は絶縁性基板、2
はベースコート膜、3は活性層、4はゲート絶縁膜、5
はゲート電極、6はソース領域およびドレイン領域、7
はチャネル領域、8は層間絶縁膜、9はコンタクトホー
ル、10はソース電極、11はドレイン電極、12は平
坦化膜を示している。
【0090】実施の形態1〜3では、コプラナ型TFT
を用いて説明したが、本発明はこれに限定されるもので
はなく、ボトムゲート型TFTまたは逆スタガー型TF
Tにも適用することができるものである。また、TFT
の活性領域として多結晶シリコン薄膜以外にも、微結晶
シリコン薄膜または非晶質シリコン薄膜等を用いること
ができることは言うまでもない。
【0091】
【発明の効果】以上の説明のように、本発明のアクティ
ブマトリクス型液晶表示装置によれば、平坦化膜はスイ
ッチング素子の上方領域に膜厚方向に除去された凹部を
有し、凹部にコンタクトホールが開口されるとともに、
凹部は有色の絶縁膜で埋められていることにより、スイ
ッチング素子の上方領域に遮光膜を形成すると同時に、
コンタクトホールに起因する窪みをなくして液晶分子の
配向を乱すような凹凸を生じさせないようにすることが
できる。したがって、良好な表示品位を得ることができ
るとともに、外部光の入射によるTFT特性の劣化を防
止することができる。
【0092】また、凹部は平坦化膜が膜厚方向にすべて
除去され、凹部がコンタクトホールを兼ねていることに
より、コンタクトホールを形成するための工程を省略で
きる。さらに、スイッチング素子であるTFTのドレイ
ン電極と画素電極との電気的接続面積を大きくすること
ができるため、ドレイン電極と画素電極との電気的接続
がより確実なものとなる。
【0093】また、有色の絶縁膜は、凹部を埋めるとと
もに隣接する画素電極同士の間隙を埋めるように形成さ
れていることにより、隣接する画素電極同士の間隙にも
遮光膜を形成することができるため、ゲート配線および
ソース配線による光の反射を抑制してコントラストの低
下を防止することができる。
【0094】また、有色の絶縁膜の表面は、画素電極の
表面と略同一平面上に位置していることにより、画素電
極上に形成される配向膜をさらに平坦な状態とすること
ができるため、さらに良好な表示品位を得ることができ
る。
【0095】また、有色の絶縁膜は、黒色または有色の
樹脂材料からなることにより、容易に凹部および隣接す
る画素電極同士の間隙を埋めることができる。
【0096】本発明のアクティブマトリクス型液晶表示
装置の製造方法によれば、平坦化膜にスイッチング素子
の上方領域を膜厚方向に除去した凹部およびコンタクト
ホールを形成する工程と、平坦化膜上に画素電極を形成
するとともにスイッチング素子と画素電極とを電気的に
接続する工程と、凹部を有色の絶縁膜で埋める工程と、
を有することにより、スイッチング素子の上方領域に遮
光膜を形成すると同時に、コンタクトホールに起因する
窪みをなくして液晶分子の配向を乱すような凹凸を生じ
させないようにすることができる。したがって、良好な
表示品位を得ることができるとともに、外部光の入射に
よるTFT特性の劣化を防止することができる。
【0097】また、凹部がコンタクトホールを兼ねるよ
うに、平坦化膜を膜厚方向にすべて除去して凹部を形成
することにより、コンタクトホールを形成するための工
程を省略できる。さらに、スイッチング素子であるTF
Tのドレイン電極と画素電極との電気的接続面積を大き
くすることができるため、ドレイン電極と画素電極との
電気的接続がより確実なものとなる。
【0098】また、凹部を埋めるとともに隣接する画素
電極同士の間隙を埋めるように、有色の絶縁膜を形成す
ることにより、隣接する画素電極同士の間隙にも遮光膜
を形成することができるため、ゲート配線およびソース
配線による光の反射を抑制してコントラストの低下を防
止することができる。
【0099】また、有色の絶縁膜を全面に形成した後、
有色の絶縁膜の表面を一様にエッチングし、有色の絶縁
膜を所望の形状にすることにより、マスク等を用いるこ
となく、容易に凹部および隣接する画素電極同士の間隙
を埋めることができる。
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス型液晶表示装置
のアクティブマトリクス基板を示す断面図である。
【図2】本発明のアクティブマトリクス型液晶表示装置
のアクティブマトリクス基板を示す平面図である。
【図3】(a)および(b)は本発明のアクティブマト
リクス型液晶表示装置の製造工程を示す断面図である。
【図4】(c)および(d)は図3の続きを示す断面図
である。
【図5】(a)および(b)は実施の形態2に係わるア
クティブマトリクス型液晶表示装置の製造工程を示す断
面図である。
【図6】(c)および(d)は図5の続きを示す断面図
である。
【図7】実施の形態2に係わるアクティブマトリクス型
液晶表示装置のアクティブマトリクス基板を示す断面図
である。
【図8】実施の形態2に係わるアクティブマトリクス型
液晶表示装置のアクティブマトリクス基板を示す平面図
である。
【図9】実施の形態3に係わるアクティブマトリクス型
液晶表示装置のアクティブマトリクス基板を示す断面図
である。
【図10】実施の形態3に係わる他のアクティブマトリ
クス型液晶表示装置のアクティブマトリクス基板を示す
断面図である。
【図11】ピクセル・オン・パッシ構造を説明する断面
図である。
【図12】従来の画素電極の平坦化技術を説明する断面
図である。
【図13】従来のTFT上に形成したブラックマトリク
スを説明する断面図である。
【符号の説明】
1 絶縁性基板 2 ベースコート膜 3 活性層 4 ゲート絶縁膜 5 ゲート電極 6 ソース領域およびドレイン領域 7 チャネル領域 8 層間絶縁膜 9、13 コンタクトホール 10 ソース電極 11 ドレイン電極 12 平坦化膜 14 凹部 15 画素電極 16 黒色の樹脂 17 遮光膜 51 TFT 52 絶縁性基板 53 保護膜 54 コンタクトホール 55 ドレイン電極 56 画素電極 57 ソース電極 58 液晶層 59 導電体 60 ブラックマトリクス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336 H01L 29/78 627A

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 スイッチング素子を被覆して表面を平坦
    とする平坦化膜が形成され、前記平坦化膜に開口された
    コンタクトホールを介して、前記スイッチング素子と前
    記平坦化膜上に形成された画素電極とが電気的に接続さ
    れるアクティブマトリクス型液晶表示装置において、 前記平坦化膜は前記スイッチング素子の上方領域に膜厚
    方向に除去された凹部を有し、前記凹部に前記コンタク
    トホールが開口されるとともに、前記凹部は有色の絶縁
    膜で埋められていることを特徴とするアクティブマトリ
    クス型液晶表示装置。
  2. 【請求項2】 前記凹部は前記平坦化膜が膜厚方向にす
    べて除去され、前記凹部が前記コンタクトホールを兼ね
    ていることを特徴とする請求項1記載のアクティブマト
    リクス型液晶表示装置。
  3. 【請求項3】 前記有色の絶縁膜は、前記凹部を埋める
    とともに隣接する前記画素電極同士の間隙を埋めるよう
    に形成されていることを特徴とする請求項1または請求
    項2記載のアクティブマトリクス型液晶表示装置。
  4. 【請求項4】 前記有色の絶縁膜の表面は、前記画素電
    極の表面と略同一平面上に位置していることを特徴とす
    る請求項3記載のアクティブマトリクス型液晶表示装
    置。
  5. 【請求項5】 前記有色の絶縁膜は、黒色または有色の
    樹脂材料からなることを特徴とする請求項1乃至請求項
    4記載のアクティブマトリクス型液晶表示装置。
  6. 【請求項6】 スイッチング素子を被覆して表面を平坦
    とする平坦化膜を形成し、前記平坦化膜に開口したコン
    タクトホールを介して、前記スイッチング素子と前記平
    坦化膜上に形成した画素電極とを電気的に接続するアク
    ティブマトリクス型液晶表示装置の製造方法において、 前記平坦化膜に前記スイッチング素子の上方領域を膜厚
    方向に除去した凹部および前記コンタクトホールを形成
    する工程と、 前記平坦化膜上に前記画素電極を形成するとともに前記
    スイッチング素子と前記画素電極とを電気的に接続する
    工程と、 前記凹部を有色の絶縁膜で埋める工程と、を有すること
    を特徴とするアクティブマトリクス型液晶表示装置の製
    造方法。
  7. 【請求項7】 前記凹部が前記コンタクトホールを兼ね
    るように、前記平坦化膜を膜厚方向にすべて除去して前
    記凹部を形成することを特徴とする請求項6記載のアク
    ティブマトリクス型液晶表示装置の製造方法。
  8. 【請求項8】 前記凹部を埋めるとともに隣接する前記
    画素電極同士の間隙を埋めるように、前記有色の絶縁膜
    を形成することを特徴とする請求項6または請求項7記
    載のアクティブマトリクス型液晶表示装置の製造方法。
  9. 【請求項9】 前記有色の絶縁膜を全面に形成した後、
    前記有色の絶縁膜の表面を一様にエッチングし、前記有
    色の絶縁膜を所望の形状にすることを特徴とする請求項
    6乃至請求項8記載のアクティブマトリクス型液晶表示
    装置の製造方法。
JP21107297A 1997-08-06 1997-08-06 アクティブマトリクス型液晶表示装置およびその製造方法 Pending JPH1152419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21107297A JPH1152419A (ja) 1997-08-06 1997-08-06 アクティブマトリクス型液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21107297A JPH1152419A (ja) 1997-08-06 1997-08-06 アクティブマトリクス型液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1152419A true JPH1152419A (ja) 1999-02-26

Family

ID=16599951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21107297A Pending JPH1152419A (ja) 1997-08-06 1997-08-06 アクティブマトリクス型液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH1152419A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160735A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法並びに電子機器
WO2003049194A1 (fr) * 2001-12-06 2003-06-12 Sharp Kabushiki Kaisha Ligne fonctionnelle et reseau de transistor utilisant celle-ci
KR100671520B1 (ko) 2003-08-29 2007-01-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
KR100674209B1 (ko) * 2001-03-13 2007-01-25 닛본 덴끼 가부시끼가이샤 능동매트릭스기판 및 그 제조방법
CN100372145C (zh) * 2003-09-01 2008-02-27 友达光电股份有限公司 有机发光元件的制造方法及其结构
US7755737B2 (en) 2003-03-28 2010-07-13 Sharp Kabushiki Kaisha Liquid crystal panel and method of manufacturing the same
KR100981632B1 (ko) 2003-08-11 2010-09-10 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치
US7932522B2 (en) 2008-04-15 2011-04-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
JP2012037908A (ja) * 2011-11-01 2012-02-23 Semiconductor Energy Lab Co Ltd 半導体装置
US8455870B2 (en) 2009-08-26 2013-06-04 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
JP2014063192A (ja) * 2013-12-02 2014-04-10 Nlt Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP2016053722A (ja) * 2015-10-20 2016-04-14 株式会社半導体エネルギー研究所 半導体装置
JP2017004013A (ja) * 2016-09-13 2017-01-05 株式会社半導体エネルギー研究所 半導体装置
JP2018159938A (ja) * 2018-06-04 2018-10-11 株式会社半導体エネルギー研究所 液晶表示装置
JP2018170510A (ja) * 2018-06-04 2018-11-01 株式会社半導体エネルギー研究所 半導体装置
KR20190128023A (ko) * 2018-05-04 2019-11-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160735A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法並びに電子機器
KR100674209B1 (ko) * 2001-03-13 2007-01-25 닛본 덴끼 가부시끼가이샤 능동매트릭스기판 및 그 제조방법
US7223622B2 (en) 2001-03-13 2007-05-29 Nec Corporation Active-matrix substrate and method of fabricating same
US7339192B2 (en) 2001-12-06 2008-03-04 Sharp Kabushiki Kaisha Function line and transistor array using the same
WO2003049194A1 (fr) * 2001-12-06 2003-06-12 Sharp Kabushiki Kaisha Ligne fonctionnelle et reseau de transistor utilisant celle-ci
US7755737B2 (en) 2003-03-28 2010-07-13 Sharp Kabushiki Kaisha Liquid crystal panel and method of manufacturing the same
KR100981632B1 (ko) 2003-08-11 2010-09-10 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치
KR100671520B1 (ko) 2003-08-29 2007-01-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
CN100372145C (zh) * 2003-09-01 2008-02-27 友达光电股份有限公司 有机发光元件的制造方法及其结构
US7932522B2 (en) 2008-04-15 2011-04-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US8455870B2 (en) 2009-08-26 2013-06-04 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
JP2012037908A (ja) * 2011-11-01 2012-02-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014063192A (ja) * 2013-12-02 2014-04-10 Nlt Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP2016053722A (ja) * 2015-10-20 2016-04-14 株式会社半導体エネルギー研究所 半導体装置
JP2017004013A (ja) * 2016-09-13 2017-01-05 株式会社半導体エネルギー研究所 半導体装置
KR20190128023A (ko) * 2018-05-04 2019-11-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2018159938A (ja) * 2018-06-04 2018-10-11 株式会社半導体エネルギー研究所 液晶表示装置
JP2018170510A (ja) * 2018-06-04 2018-11-01 株式会社半導体エネルギー研究所 半導体装置

Similar Documents

Publication Publication Date Title
JP3708637B2 (ja) 液晶表示装置
US6475837B2 (en) Electro-optical device
JPH1152419A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR19990087971A (ko) 액정표시장치및그제조방법
US20060290830A1 (en) Semi-transmissive liquid crystal display device and method of manufacture thereof
JP2003107529A (ja) 液晶表示装置用アレー基板及びその製造方法
US20230098341A1 (en) Array substrate and display panel
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
JPH10142636A (ja) アクティブマトリクス型表示回路
KR100621534B1 (ko) 액정 표시장치
JPH11212115A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH1138440A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH11212118A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH10301142A (ja) 反射型液晶表示装置およびその製造方法
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
JPH11142879A (ja) アクティブマトリクス型tft素子アレイ
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
US6965423B2 (en) Liquid crystal display and fabricating method thereof
KR100803111B1 (ko) 반사-투과형 액정표시장치 및 이의 제조 방법
JP2556550B2 (ja) N▲上+▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100803109B1 (ko) 반사 투과형 액정표시장치 및 이의 제조방법
KR100324286B1 (ko) 박막트랜지스터 소자와 그 제조방법
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
KR101029409B1 (ko) 액정표시장치 및 그 제조방법