KR100324286B1 - 박막트랜지스터 소자와 그 제조방법 - Google Patents

박막트랜지스터 소자와 그 제조방법 Download PDF

Info

Publication number
KR100324286B1
KR100324286B1 KR1019990020755A KR19990020755A KR100324286B1 KR 100324286 B1 KR100324286 B1 KR 100324286B1 KR 1019990020755 A KR1019990020755 A KR 1019990020755A KR 19990020755 A KR19990020755 A KR 19990020755A KR 100324286 B1 KR100324286 B1 KR 100324286B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
thin film
film transistor
gate insulating
gate
Prior art date
Application number
KR1019990020755A
Other languages
English (en)
Other versions
KR20010001500A (ko
Inventor
이종훈
이상걸
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990020755A priority Critical patent/KR100324286B1/ko
Publication of KR20010001500A publication Critical patent/KR20010001500A/ko
Application granted granted Critical
Publication of KR100324286B1 publication Critical patent/KR100324286B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 단결정에 가까운 반도체 채널을 가지는 박막트랜지스터 소자와 그의 제조방법에 관한 것이다.
본 발명의 박막트랜지스터 소자는 그레인 크기가 큰 채널부를 가지는 반도체층과, 반도체층의 양측부를 지지함과 아울러 반도체층의 결정화시 히트싱크 역할을 하는 소스 및 드레인 전극과, 반도체층의 상부에 중첩되게 형성된 게이트전극과, 반도체층의 하부 및 상기 반도체층과 게이트전극 사이에 형성된 게이트절연막을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 실리사이드가 발생하지 않고 공정상 변형의 영향이 적은 금속을 사용한 소스/드레인 전극을 이용하여 그레인 크기가 크거나 단결정에 가까운 반도체 채널부를 형성함으로써 성능이 우수한 박막트랜지스터 소자를 얻을 수 있게 된다.

Description

박막트랜지스터 소자와 그 제조방법{Thin Film Transistor And Fabrication Method Thereof}
본 발명은 박막트랜지스터 소자에 관한 것으로, 특히 단결정에 가까운 반도체 채널을 가지는 박막트랜지스터 소자와 그의 제조방법에 관한 것이다.
통상, 액정표시(Liquid Crystal Display; LCD) 소자는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.
박막트랜지스터는 반도체층으로서 아몰퍼스(Amorphous) 실리콘과 폴리(Poly) 실리콘을 사용하는가에 따라 아몰퍼스실리콘형과 폴리실리콘형으로 구분된다. 아몰퍼스실리콘형 박막트랜지스터는 아몰퍼스실리콘막이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나 전하이동도가 비교적 작아 화소밀도를 향상시키는 경우에는 적용이 어려운 단점이 있다. 또한, 아몰퍼스실리콘형 박막트랜지스터를 사용하는 경우 주변 구동회로를 별도로 제작하여 액정패널에 실장시켜야 하므로 LCD의 제조비용이 높다는 단점이 있다. 반면에, 폴리실리콘형 박막트랜지스터는 전하이동도가 높음에 따라 화소밀도 증가에 어려움이 없을 뿐만 아니라 주변 구동회로를 액정패널 상에 일체화하여 실장하게 되므로 제조단가를 낮출 수 있는 장점이 가지고 있다. 이에 따라, 폴리실리콘형 박막트랜지스터를 이용한 LCD 소자가 각광받고 있다.
도 1은 폴리실리콘형 박막트랜지스터를 이용한 LCD 소자의 하판 레이아웃도를 나타낸 것이다. 도 1에서 박막트랜지스터(12)는 데이터라인(2)과 게이트라인(8)의 교차부에 형성되며 액정셀을 구동하는 화소전극(10)과 접속되어 있다.
도 1에서 데이터라인(2)은 박막트랜지스터(12) 반도체층(4)의 소스영역과 접속되고, 드레인전극(6)은 상기 반도체층(4)의 드레인영역과 접속되며, 게이트라인(8)은 돌출된 게이트전극(8)을 가지고 있다. 화소전극(10)은 게이트라인(8)과 데이터라인(2)에 의해 분할된 셀영역에 형성되고 콘택홀에 의해 드레인전극(6)과 접속된다.
도 2a 내지 도 2g는 도 1에 도시된 박막트랜지스터(12)의 제조방법을 단계적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이 하부기판(14) 상에 SiO2재질의 버퍼막(16)을 증착한 후, 도 2b에 도시된 바와 같이 버퍼막(16) 위에 아몰퍼스실리콘막(18)을 증착한다. 아몰퍼스실리콘막(18)을 레이저를 이용하여 결정화시킴으로써 도 2c에 도시된 바와 같이 폴리실리콘막(20)을 형성하게 된다. 이 경우, 아몰퍼스실리콘막(18)이 결정화되는 과정에서 팽창함에 따라 도 2c에 도시된 바와 같이 그레인 바운더리(Grain Boundary) 부분이 돌출되는 현상이 필연적으로 발생하게 된다. 그 다음, 도 2d에 도시된 바와 같이 폴리실리콘막(20)을 패터닝하여 반도체패턴(4)을 형성하게 된다. 이 반도체패턴(4)이 형성된 버퍼막(16) 위에 도 2e에 도시된 바와 같이 게이트절연막(22)을 전면 도포한 후, 게이트절연막(22) 위에 금속막을 형성하고 패터닝함으로써 게이트전극(8)을 게이트라인과 함께 형성하게 된다. 이어서, 도 2f에 도시된 바와 같이 게이트전극(8)이 형성된 게이트절연막(22) 위에 제1 보호막(24)을 형성하고 패터닝함으로써 반도체패턴(4)의 양측부 지점에 제1 보호막(24)과 게이트절연막(22)을 관통하는 컨택홀을 형성하게 된다. 그리고, 도 2g에 도시된 바와 같이 제1 보호막(24) 위에 금속막을 형성한 후 패터닝함으로써 소스전극(2) 및 드레인전극(6)을 데이터라인과 함께 형성하게 된다. 이 경우, 소스전극(2) 및 드레인전극(6)은 제1 보호막(24)과 게이트절연막(22)을 경유하여 형성된 컨택홀을 통해 반도체패턴(4)과 접속된다. 그 다음, 소스전극(2) 및 드레인전극(6)이 형성된 제1 보호막(24) 위에 제2 보호막(26)을 형성한 후 패터닝함으로써 드레인전극(6)이 위치하는 지점에 컨택홀을 형성하게 된다. 끝으로, 제2 보호막(26) 위에 투명도전막을 도포한 후 패터닝함으로써 컨택홀을 통해 드레인전극(6)과 접속되는 화소전극(10)을 형성하게 된다. 상기 제1 및 제2 보호막(24, 26)의 재질로는 실리콘산화막, 실리콘질화막, SOG막과, BCB 등의 유기절연막 등이 사용된다.
그런데, 종래의 폴리실리콘형 박막트랜지스터는 아몰퍼스실리콘층(18)을 결정화하는 과정에서 도 2c에 도시된 바와 같이 그레인 바운더리(Grain Boundary) 부분이 돌출되는 현상이 필연적으로 발생하게 되어 소자의 특성이 저하되는 문제점이 있다. 특히, 폴리실리콘층(20)에 형성된 그레인 바운더리의 돌출부는 상부층과의 화학적 결합력을 약화시킬 뿐만 아니라 전자의 이동을 방해하는 저항체로 작용하여 전도도를 저하시키는 원인이 되고 있다.
따라서, 본 발명의 목적은 그레인 크기가 크거나 단결정에 가까운 채널부를 가질 수 있는 박막트랜지스터 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 공정이 단순한 박막트랜지스터 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 박막트랜지스터 소자를 이용한 액정표시소자를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 박막트랜지스터 소자의 제조방법을 이용한 액정표시소자의 제조방법을 제공하는 것이다.
도 1은 종래의 폴리실리콘형 박막트랜지스터를 이용한 액정표시소자 하판 레이아웃도.
도 2a 내지 도 2g는 도 1에 도시된 박막트랜지스터의 제조방법을 단계적으로 나타내는 단면도.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 박막트랜지스터의 반도체층 제조방법을 단계적으로 설명하기 위한 단면도.
도 4는 도 3d에 도시된 반도체층에 대한 평면도.
도 5는 본 발명의 실시 예에 따른 박막트랜지스터가 적용된 액정표시소자의 하판구조를 나타내는 단면도.
도 6은 본 발명의 실시 예에 따른 박막트랜지스터가 적용된 액정표시소자의 하판 레이아웃도.
<도면의 주요부분에 대한 부호의 간단한 설명>
2, 38 : 데이터라인, 소스전극 4, 42 : 반도체패턴
6, 40 : 드레인전극 8, 46 : 게이트라인, 게이트 전극
10 : 투명전극 12, 43 : 박막트랜지스터
14, 30 : 하부기판 16 : 버퍼막
18, 36 : 아몰퍼스실리콘막 20 : 폴리실리콘막
22, 44 : 게이트절연막 24 : 제1 보호막
26 : 제2 보호막 32 : 금속막
36A : 아몰퍼스실리콘 패턴 42A : 채널부
48 : 보호막
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 소자는 그레인 크기가 큰 채널부를 가지는 반도체층과, 반도체층의 양측부를 지지함과 아울러 반도체층의 결정화시 히트싱크 역할을 하는 소스 및 드레인 전극과, 반도체층의 상부에 중첩되게 형성된 게이트전극과, 반도체층의 하부 및 상기 반도체층과 게이트전극 사이에 형성된 게이트절연막을 구비하는 것을 특징으로 한다.
본 발명에 따른 액정표시소자는 상기 박막트랜지스터가 형성되는 하부기판과, 소스전극을 포함하는 데이터라인과, 게이트전극을 포함하는 게이트라인과, 게이트전극 및 게이트라인이 형성된 게이트절연막 위에 형성된 보호막과, 상기 보호막과 게이트절연막에 형성된 컨택홀을 통해 반도체층의 드레인영역과 접속된 투명전극을 구비하는 것을 특징으로 한다.
본 발명에 따른 박막트랜지스터 제조방법은 임의의 기판 상에 금속막을 증착하는 단계와, 금속막 위에 반도체층을 증착하여 패터닝하는 단계와, 반도체층 하부의 금속막을 에칭하여 반도체층의 양측부를 지지하는 형태의 소스 및 드레인전극을 형성하는 단계와, 반도체층을 결정화하는 단계와, 게이트절연막을 전면 도포하는 단계와, 게이트절연막 상에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시소자 제조방법은 상기 박막트랜지스터를 형성하는 단계와, 보호막을 전면에 형성한 후 보호막과 상기 게이트절연막을 패터닝하여 드레인전극이 위치하는 지점에 컨택홀을 형성하는 단계와, 컨택홀을 통해 반도체층의 드레인영역과 접속되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 3a 내지 도 6을 참조하여 상세하게 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 박막트랜지스터의 반도체층 제조방법을 단계적으로 설명하기 위한 단면도를 나타낸 것이다.
도 3a은 하부기판(30) 상에 금속막(34), 아몰퍼스실리콘막(36)이 순차적으로 적층된 구조를 도시한다. 하부기판(30) 상에 금속막(34)과 아몰퍼스실리콘막(36)을 순차적으로 증착하게 된다. 이 경우, 종래와는 달리 하부기판(30) 상에 금속막(34)을 먼저 증착하게 되므로 별도의 버퍼막이 필요없게 된다. 금속막(34)의 재질로는 아폴퍼스실리콘막(36) 증착시 금속에 의한 결정화, 즉 실리사이드(Silicide)가 발생하지 않고 공정상 변형(Hillock)의 영향이 적은 금속 또는 합금, 예컨대 AlNd 등을 이용하게 된다. 그 다음, 상기 아몰퍼스실리콘막(36)을 마스크패턴을 이용하여 패터닝함으로써 도 3b에 도시된 바와 같이 아몰퍼스실리콘 패턴(36A)을 형성하게 된다. 이어서, 아몰퍼스실리콘 패턴(36A)을 마스크로 이용하여 하부의 금속막(34)의 등방성 에칭함으로써 도 3c에 도시된 바와 같이 아몰퍼스실리콘 패턴(36A)의 양측부를 지지하는 형태의 소스전극(38)과 드레인전극(40)을 형성하게 된다. 그리고, 레이저를 이용하여 아몰퍼스실리콘 패턴(36A)를 결정화시킴으로써 도 3d에 도시된 바와 같이 폴리실리콘 패턴(42)을 만들게 된다. 이 경우, 소스전극(38)과 드레인전극(40)이 히트싱크(Heat Sink) 역할을 함에 따라 두 전극(38, 40)이 위치하는 양측부는 결정화가 빠르게 진행되어 그레인의 크기가 작지만 이것이 시드역할을 함으로써 온도차에 의해 더디게 결정화가 진행되는 중간부분은 그레인의 크기가 크거나 단결정에 가깝게 된다. 결과적으로, 폴리실리콘 패턴(42)에서 두 전극(38, 40)이 위치하는 양측부에는 다수개의 그레인경계부가 형성되지만 중간부분에는 하나의 그레인경계부가 형성되거나 형성되지 않게 된다. 이에 따라, 그레인의 크기가 큰 부분을 채널부로 사용하는 경우 전자의 이동도가 높아짐에 따라 성능이 좋은 박막트랜지스터 소자를 얻을 수 있게 된다. 이 경우, 폴리실리콘 패턴(42)은 도 4에 도시된 바와 같이 소스전극(38)과 드레인전극(40)이 지지하는 양측부 사이의 채널부(42A)가 단차를 가지는 형태를 가지게 된다.
도 5는 본 발명에 따른 박막트랜지스터가 적용된 LCD 소자의 하판 구조를 나타낸 것이다. 도 5의 박막트랜지스터는 폴리실리콘 패턴(42)과, 폴리실리콘 패턴(42)을 지지하는 형태의 소스전극(38) 및 드레인전극(40)과, 게이트절연막(44)을 사이에 두고 폴리실리콘패턴(42)과 중첩되는 형태의 게이트전극(46)을 구비한다.
도 5에서 하부기판(30) 상에 순차적으로 적층된 소스/드레인 전극(38, 40)과 폴리실리콘 패턴(42)은 상기 도 3a 내지 도 3d와 같은 과정을 거쳐 형성된다. 그 다음, 게이트절연막(44)으로서 유기물질을 스핀코팅 방법을 이용하여 전면 도포하거나, 화학기상증착(PECVD) 방법에 의해 무기절연막을 전면에 증착함으로써 폴리실리콘 패턴(42) 하부의 공간까지 유기 또는 무기물질로 채워지게 한다. 이 게이트절연막(44) 위에 금속막을 형성한 후 패터닝함으로써 게이트전극(46)을 형성하게 된다. 이어서, 게이트전극(46)이 형성된 게이트절연막(44) 위에 실리콘산화막, 실리콘질화막, SOG막, 유기막 등과 같은 보호막(48)을 형성한다. 이 보호막(48)과 그 하부의 게이트절연막(44)을 패터닝함으로써 폴리실리콘 패턴(42)의 드레인영역에 대응하여 보호막(48)과 게이트절연막(44)를 관통하는 컨택홀을 형성하게 된다. 그리고, 보호막(48) 위에 투명도전막을 도포한 후 패터닝함으로써 컨택홀을 통해 폴리실리콘 패턴(42)의 드레인 영역과 접속되는 투명전극(50)을 형성하게 된다. 이와 같이, 본 발명의 박막트랜지스터 제조방법은 종래의 하부기판(30) 위에 버퍼막을 증착하는 공정과 제2 보호막을 형성하는 공정이 필요없게 되므로 공정을 단순화되는 효과를 얻을 수 있게 된다.
도 6은 본 발명에 따른 박막트랜지스터가 적용된 LCD 소자의 하부 레이아웃도를 나타낸 것이다. 도 6에서 박막트랜지스터(43)는 데이터라인(38)과 게이트라인(46)의 교차부에 형성되며 액정셀을 구동하는 투명전극, 즉 화소전극(50)과 접속되어 있다.
도 6을 참조하면, 폴리실리콘 패턴(42)은 데이터라인부와 채널부를 가지는 형태로 형성된다. 데이터라인(38)은 박막트랜지스터의 소스전극(38)을 포함하는 형태로 드레인전극(40)과 같은 에칭과정에 의해 형성된다. 게이트라인(46)은 게이트전극(46) 형성시 같이 형성된다. 이 경우, 게이트전극(46)은 폴리실리콘 패턴(42)을 가로지는 방향으로 배치된다. 화소전극(50)은 게이트라인(46)과 데이터라인(42)에 의해 분할된 셀영역에 형성되고 콘택홀에 의해 폴리실리콘 패턴(42)를 경유하여 드레인전극(40)과 접속된다.
상술한 바와 같이, 본 발명에 따른 박막트랜지스터 소자 및 그 제조 방법에 의하면 실리사이드가 발생하지 않고 공정상 변형의 영향이 적은 금속을 사용한 소스/드레인 전극이 아몰퍼스실리콘층의 결정화시 히트싱크(Heat Sink) 역할을 함에 따라 그레인사이즈가 크거나 단결정에 가까운 반도체 채널부를 형성할 수 있게 된다. 이에 따라, 반도체 채널부의 전도도가 높아지게 되므로 성능이 우수한 박막트랜지스터 소자를 얻을 수 있게 된다. 나아가, 본 발명에 따른 LCD 소자는 성능이 우수한 박막트랜지스터 소자를 이용할 수 있게 된다. 또한, 본 발명에 따른 박막트랜지스터 제조방법에 의하면 종래의 버퍼막을 증착공정과 제2 보호막을 형성공정이 필요없게 되므로 공정을 단순화할 수 있게 된다. 나아가, 본 발명에 따른 액정표시소자 제조방법을 단순화시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

  1. 그레인 크기가 큰 채널부를 가지는 반도체층과,
    상기 반도체층의 양측부를 지지함과 아울러 상기 반도체층의 결정화시 히트싱크 역할을 하는 소스 및 드레인 전극과,
    상기 반도체층의 상부에 중첩되게 형성된 게이트전극과,
    상기 반도체층의 하부 및 상기 반도체층과 게이트전극 사이에 형성된 게이트절연막을 구비하는 것을 특징으로 하는 박막트랜지스터 소자.
  2. 제 1 항에 있어서,
    상기 소스 및 드레인 전극의 재료로는 상기 반도체층의 증착시 그 반도체층과 반응하지 않는 금속 및 합금 중 어느 하나를 이용하는 것을 특징으로 하는 박막트랜지스터 소자.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 박막트랜지스터 소자가 형성되는 하부기판과,
    상기 소스전극을 포함하는 데이터라인과,
    상기 게이트전극에 접속된 게이트라인과,
    상기 게이트전극 및 게이트라인이 형성된 게이트절연막 위에 형성된 보호막과,
    상기 보호막과 상기 게이트절연막에 형성된 컨택홀을 통해 상기 반도체층의 드레인영역과 접속된 투명전극을 구비하는 것을 특징으로 하는 액정표시소자.
  4. 임의의 기판 상에 금속막을 증착하는 단계와,
    상기 금속막 위에 반도체층을 증착하여 패터닝하는 단계와,
    상기 반도체층 하부의 금속막을 에칭하여 상기 반도체층의 양측부를 지지하는 형태의 소스 및 드레인전극을 형성하는 단계와,
    상기 반도체층을 결정화하는 단계와,
    게이트절연막을 전면에 형성하는 단계와,
    상기 게이트절연막 상에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 소스 및 드레인 전극의 재료로는 상기 반도체층의 증착시 그 반도체층과 반응하지 않는 금속 및 합금 중 어느 하나를 이용하는 것을 특징으로 하는 박막트랜지스터 소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 게이트절연막은 스핀코팅 방법을 이용하여 도포하는 것을 특징으로 하는 박막트랜지스터 소자의 제조방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기와 같이 박막트랜지스터를 형성하는 단계에 추가로 보호막을 전면에 형성하는 단계와,
    상기 보호막과 상기 게이트 절연막을 패터닝하여 상기 드레인전극을 상응하는 부분에 컨택홀을 형성하는 단계와,
    상기 컨택홀을 통해 상기 반도체층과 접속되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1019990020755A 1999-06-04 1999-06-04 박막트랜지스터 소자와 그 제조방법 KR100324286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020755A KR100324286B1 (ko) 1999-06-04 1999-06-04 박막트랜지스터 소자와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020755A KR100324286B1 (ko) 1999-06-04 1999-06-04 박막트랜지스터 소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010001500A KR20010001500A (ko) 2001-01-05
KR100324286B1 true KR100324286B1 (ko) 2002-02-21

Family

ID=19590211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020755A KR100324286B1 (ko) 1999-06-04 1999-06-04 박막트랜지스터 소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100324286B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774561B1 (ko) * 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828298B1 (ko) * 2001-10-10 2008-05-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5302987B2 (ja) * 2011-01-31 2013-10-02 住友ゴム工業株式会社 空気入りタイヤの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774561B1 (ko) * 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Also Published As

Publication number Publication date
KR20010001500A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
US7126157B2 (en) Active matrix substrate, method of making the substrate, and display device
US7999262B2 (en) Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
US20060119778A1 (en) Active matrix display device and method for manufacturing the same
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JPH1152419A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
JPH10142636A (ja) アクティブマトリクス型表示回路
US7923312B2 (en) Fabricating method of thin film transistor
KR100324286B1 (ko) 박막트랜지스터 소자와 그 제조방법
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH08330593A (ja) 薄膜トランジスタの製造方法
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR100359022B1 (ko) 폴리실리콘형 박막트랜지스터 제조 방법
KR101029409B1 (ko) 액정표시장치 및 그 제조방법
KR100752210B1 (ko) 액정표시소자와 그 제조방법
KR101057902B1 (ko) 액정표시소자의 제조 방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100916108B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100336894B1 (ko) 박막트랜지스터-액정표시소자의제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
KR20050109086A (ko) 박막트랜지스터 및 그 제조방법
KR100634829B1 (ko) 액정표시소자의 제조방법
JP2003215634A (ja) 薄膜トランジスタ液晶表示装置
KR20090025643A (ko) 액정표시장치 및 그 제조방법
KR20020055990A (ko) 폴리실리콘형 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee