JP2003215634A - 薄膜トランジスタ液晶表示装置 - Google Patents
薄膜トランジスタ液晶表示装置Info
- Publication number
- JP2003215634A JP2003215634A JP2002012164A JP2002012164A JP2003215634A JP 2003215634 A JP2003215634 A JP 2003215634A JP 2002012164 A JP2002012164 A JP 2002012164A JP 2002012164 A JP2002012164 A JP 2002012164A JP 2003215634 A JP2003215634 A JP 2003215634A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode wiring
- liquid crystal
- thin film
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】薄膜トランジスタのソース電極配線幅を改善し
て、薄膜トランジスタの量産歩留まりを向上できる薄膜
トランジスタ液晶表示装置を提供する。 【解決手段】２枚の基板間に挟持された液晶を複数の画
素電極を介して駆動し前記液晶により画像を表示する液
晶表示パネルであって、駆動用として一方の基板上に逆
スタガ型薄膜トランジスタのソース電極配線7aを形成
し、ゲート電極配線2a上および蓄積容量配線2b上部にお
いて、交差する部分のソース電極配線の配線幅を交差部
以外のソース電極配線の配線幅より広く形成する。好ま
しくは、２．０倍以上とする。
て、薄膜トランジスタの量産歩留まりを向上できる薄膜
トランジスタ液晶表示装置を提供する。 【解決手段】２枚の基板間に挟持された液晶を複数の画
素電極を介して駆動し前記液晶により画像を表示する液
晶表示パネルであって、駆動用として一方の基板上に逆
スタガ型薄膜トランジスタのソース電極配線7aを形成
し、ゲート電極配線2a上および蓄積容量配線2b上部にお
いて、交差する部分のソース電極配線の配線幅を交差部
以外のソース電極配線の配線幅より広く形成する。好ま
しくは、２．０倍以上とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置、特
に薄膜トランジスタ（ＴＦＴ）液晶表示装置のＴＦＴア
レイのソース電極配線の改良に関する。
に薄膜トランジスタ（ＴＦＴ）液晶表示装置のＴＦＴア
レイのソース電極配線の改良に関する。
【０００２】
【従来の技術】従来、薄膜トランジスタ液晶表示装置の
ゲート電極にはアルミニウム、クロムおよびタンタル等
の金属導電膜が用いられ、ソース・ドレイン電極にはア
ルミニウム、チタンおよびモリブデン等の金属導電膜が
用いられている。一方、液晶表示素子は、薄型軽量、低
消費電力という大きな利点をもつため、日本語ワードプ
ロセッサやデスクトップパーソナルコンピューター等の
ＯＡ機器や携帯電話、携帯端末等の表示装置に多用され
ており、それと共に、液晶表示素子の配線設計技術や品
質の向上が強く望まれている。
ゲート電極にはアルミニウム、クロムおよびタンタル等
の金属導電膜が用いられ、ソース・ドレイン電極にはア
ルミニウム、チタンおよびモリブデン等の金属導電膜が
用いられている。一方、液晶表示素子は、薄型軽量、低
消費電力という大きな利点をもつため、日本語ワードプ
ロセッサやデスクトップパーソナルコンピューター等の
ＯＡ機器や携帯電話、携帯端末等の表示装置に多用され
ており、それと共に、液晶表示素子の配線設計技術や品
質の向上が強く望まれている。
【０００３】以下、従来の薄膜トランジスタ液晶表示装
置の一例について、図３及び図４を用いて説明する。図
３は従来の液晶表示装置の画素構成の平面図を示し、図
４は図３のＡ−Ａ’線の断面図を示す。まず、透明ガラ
ス基板２１上に、モリブデン、タンタル、クロムまたは
アルミニウム等からなる金属膜をスッパタリング等の成
膜法で成膜し、その後フォトリソグラフィー法で所望の
パターンにパターニングし、ドライエッチング法やウェ
ットエッチング法等でゲート電極配線２２ａおよび蓄積
容量配線２２ｂを形成する。次に、通常２層からなるゲ
ート絶縁膜２３、２４をスパッタリングおよび気相成長
法を用いて堆積させる。次に、印加される電圧によって
その抵抗値が変化し薄膜トランジスタをスイッチとして
機能させる半導体膜（アモルファスシリコン膜）２５を
形成する。同時に半導体膜をゲート電極配線とソース電
極配線の交差する部分にもショート防ぐ為に配置する。
次に、ソース、ドレイン電極と半導体膜をオーミックコ
ンタクトさせるための燐等をドープした、水素化アモル
ファスシリコン等層２６を形成する。そして、チタン、
タンタル、モリブデンや等の金属からなるソース電極配
線２７ａとドレイン電極２７ｂを同時に形成する。次に
薄膜トランジスタを保護するために窒化珪素膜で形成さ
れる保護膜２８を堆積させる。そして透明画素電極２９
を堆積させる。このとき、前段のゲート上に透明画素電
極２９を重ねることで寄生容量を形成する。また画素電
極２９に信号電圧を供給するために保護膜２８を堆積さ
せた後、ドレイン電極２７ｂ上に開口部を設けておく。
置の一例について、図３及び図４を用いて説明する。図
３は従来の液晶表示装置の画素構成の平面図を示し、図
４は図３のＡ−Ａ’線の断面図を示す。まず、透明ガラ
ス基板２１上に、モリブデン、タンタル、クロムまたは
アルミニウム等からなる金属膜をスッパタリング等の成
膜法で成膜し、その後フォトリソグラフィー法で所望の
パターンにパターニングし、ドライエッチング法やウェ
ットエッチング法等でゲート電極配線２２ａおよび蓄積
容量配線２２ｂを形成する。次に、通常２層からなるゲ
ート絶縁膜２３、２４をスパッタリングおよび気相成長
法を用いて堆積させる。次に、印加される電圧によって
その抵抗値が変化し薄膜トランジスタをスイッチとして
機能させる半導体膜（アモルファスシリコン膜）２５を
形成する。同時に半導体膜をゲート電極配線とソース電
極配線の交差する部分にもショート防ぐ為に配置する。
次に、ソース、ドレイン電極と半導体膜をオーミックコ
ンタクトさせるための燐等をドープした、水素化アモル
ファスシリコン等層２６を形成する。そして、チタン、
タンタル、モリブデンや等の金属からなるソース電極配
線２７ａとドレイン電極２７ｂを同時に形成する。次に
薄膜トランジスタを保護するために窒化珪素膜で形成さ
れる保護膜２８を堆積させる。そして透明画素電極２９
を堆積させる。このとき、前段のゲート上に透明画素電
極２９を重ねることで寄生容量を形成する。また画素電
極２９に信号電圧を供給するために保護膜２８を堆積さ
せた後、ドレイン電極２７ｂ上に開口部を設けておく。
【０００４】以上の製造工程により、薄膜トランジスタ
アレイ基板が完成する。
アレイ基板が完成する。
【０００５】
【発明が解決しようとする課題】しかしながら従来の技
術を用いて薄膜トランジスタ液晶表示装置を製造する
と、ソース電極配線がゲート電極配線上および蓄積容量
配線上を交差する部分は、ゲート電極配線および蓄積容
量配線と半導体膜の膜厚分高くなり、フォトリソグラフ
ィー法でパターニングされる際、ゲート絶縁膜上のソー
ス電極配線よりも細くパターンニングされる。その為
に、ソース電極配線がゲート電極配線と交差する部分に
おいて、ソース電極配線の断線不良が発生しやすくな
る。また、高開口率を得るために、ソース電極配線を細
く設計すると、ソース配線電極がゲート電極配線と交差
する部分におけるソース電極配線の断線不良の発生率が
より高くなり、量産における歩留まりを悪化させること
となるという問題を有している。
術を用いて薄膜トランジスタ液晶表示装置を製造する
と、ソース電極配線がゲート電極配線上および蓄積容量
配線上を交差する部分は、ゲート電極配線および蓄積容
量配線と半導体膜の膜厚分高くなり、フォトリソグラフ
ィー法でパターニングされる際、ゲート絶縁膜上のソー
ス電極配線よりも細くパターンニングされる。その為
に、ソース電極配線がゲート電極配線と交差する部分に
おいて、ソース電極配線の断線不良が発生しやすくな
る。また、高開口率を得るために、ソース電極配線を細
く設計すると、ソース配線電極がゲート電極配線と交差
する部分におけるソース電極配線の断線不良の発生率が
より高くなり、量産における歩留まりを悪化させること
となるという問題を有している。
【０００６】本発明は、前記従来の問題を解決するた
め、薄膜トランジスタのソース電極配線幅を改善して、
薄膜トランジスタの量産歩留まりを向上することを目的
とする。
め、薄膜トランジスタのソース電極配線幅を改善して、
薄膜トランジスタの量産歩留まりを向上することを目的
とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明の薄膜トランジスタ液晶表示装置は、２枚の
基板間に挟持された液晶を複数の画素電極を介して駆動
しその液晶により画像を表示する液晶表示パネルであっ
て、駆動用として一方の基板上に逆スタガ型薄膜トラン
ジスタのソース電極配線を形成し、ゲート電極配線上お
よび蓄積容量配線上部において、交差する部分のソース
電極配線の配線幅が交差部以外のソース電極配線の配線
幅より広いことを特徴とする。
に、本発明の薄膜トランジスタ液晶表示装置は、２枚の
基板間に挟持された液晶を複数の画素電極を介して駆動
しその液晶により画像を表示する液晶表示パネルであっ
て、駆動用として一方の基板上に逆スタガ型薄膜トラン
ジスタのソース電極配線を形成し、ゲート電極配線上お
よび蓄積容量配線上部において、交差する部分のソース
電極配線の配線幅が交差部以外のソース電極配線の配線
幅より広いことを特徴とする。
【０００８】前記液晶表示装置においては、ゲート電極
配線上および蓄積容量配線上の交差部における、ソース
配線幅が交差部以外のソース電極配線幅より交差部分の
段差の少なくとも２．０倍以上広いことが好ましい。
配線上および蓄積容量配線上の交差部における、ソース
配線幅が交差部以外のソース電極配線幅より交差部分の
段差の少なくとも２．０倍以上広いことが好ましい。
【０００９】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照しながら説明する。図１は画素構成平面
図であり、図２はソース電極配線のゲート絶縁膜からの
高さ（交差部の段差）とその時のソース電極配線幅の関
係を示す。まず、透明ガラス基板１上に、モリブデン、
タンタル、クロムやアルミニウム等からなる金属膜をス
ッパタリング等の成膜法で成膜し、その後フォトリソグ
ラフィー法で所望のパターンにパターニングし、ドライ
エッチング法やウェットエッチング法等でゲート電極配
線２ａおよび蓄積容量配線２ｂを形成する。次に、通常
２層からなるゲート絶縁膜３、４をスパッタリングおよ
び気相成長法を用いて堆積させる。次に、印加される電
圧によってその抵抗値が変化し薄膜トランジスタをスイ
ッチとして機能させる半導体膜（アモルファスシリコン
膜）５を形成する。次に、ソース、ドレイン電極と半導
体膜をオーミックコンタクトさせるための燐等をドープ
した水素化アモルファスシリコン等層６を形成する。そ
して、モリブデン、タンタル、クロムやアルミニウム等
からなる金属膜を成膜し、フォトリソグラフィー法によ
りソース電極配線をパターニングする。その時、ゲート
絶縁膜上のソース電極配線より、ゲート電極配線および
蓄積容量配線と交差する配線上のソース電極配線を太く
した設計のパターンをパターニングする。また図２に示
すよう、交差部の段差が０．１μｍ高くなるとソース電
極配線が約０．２μｍ細くなることから、交差部のソー
ス配線を交差部の段差の少なくとも２．０倍以上広くす
ることにより、交差部と交差部以外ソース電極配線が同
じ寸法でパターニングすることが可能となる。
いて図面を参照しながら説明する。図１は画素構成平面
図であり、図２はソース電極配線のゲート絶縁膜からの
高さ（交差部の段差）とその時のソース電極配線幅の関
係を示す。まず、透明ガラス基板１上に、モリブデン、
タンタル、クロムやアルミニウム等からなる金属膜をス
ッパタリング等の成膜法で成膜し、その後フォトリソグ
ラフィー法で所望のパターンにパターニングし、ドライ
エッチング法やウェットエッチング法等でゲート電極配
線２ａおよび蓄積容量配線２ｂを形成する。次に、通常
２層からなるゲート絶縁膜３、４をスパッタリングおよ
び気相成長法を用いて堆積させる。次に、印加される電
圧によってその抵抗値が変化し薄膜トランジスタをスイ
ッチとして機能させる半導体膜（アモルファスシリコン
膜）５を形成する。次に、ソース、ドレイン電極と半導
体膜をオーミックコンタクトさせるための燐等をドープ
した水素化アモルファスシリコン等層６を形成する。そ
して、モリブデン、タンタル、クロムやアルミニウム等
からなる金属膜を成膜し、フォトリソグラフィー法によ
りソース電極配線をパターニングする。その時、ゲート
絶縁膜上のソース電極配線より、ゲート電極配線および
蓄積容量配線と交差する配線上のソース電極配線を太く
した設計のパターンをパターニングする。また図２に示
すよう、交差部の段差が０．１μｍ高くなるとソース電
極配線が約０．２μｍ細くなることから、交差部のソー
ス配線を交差部の段差の少なくとも２．０倍以上広くす
ることにより、交差部と交差部以外ソース電極配線が同
じ寸法でパターニングすることが可能となる。
【００１０】次に薄膜トランジスタを保護するために窒
化珪素膜で形成される保護膜８を堆積させる。そして透
明画素電極9を堆積させる。このとき、前段のゲート上
に透明画素電極９を重ねることで寄生容量を形成する。
また画素電極９に信号電圧を供給するために保護膜８を
堆積させた後、ドレイン電極７ｂ上に開口部を設けてお
く。
化珪素膜で形成される保護膜８を堆積させる。そして透
明画素電極9を堆積させる。このとき、前段のゲート上
に透明画素電極９を重ねることで寄生容量を形成する。
また画素電極９に信号電圧を供給するために保護膜８を
堆積させた後、ドレイン電極７ｂ上に開口部を設けてお
く。
【００１１】こうして、ゲート電極配線および蓄積容量
配線と交差する部分のソース電極配線を太くすることに
より、ゲート電極配線上および蓄積容量配線上のソース
配線が細くなることを防ぐことができ、ゲート電極配線
上および蓄積容量配線上でのソース電極配線の断線不良
を防止することで製造歩留まり向上も図ることができ
る。
配線と交差する部分のソース電極配線を太くすることに
より、ゲート電極配線上および蓄積容量配線上のソース
配線が細くなることを防ぐことができ、ゲート電極配線
上および蓄積容量配線上でのソース電極配線の断線不良
を防止することで製造歩留まり向上も図ることができ
る。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
ゲート電極配線および蓄積容量配線と交差する部分のソ
ース電極配線の幅を広くすることにより、フォトリソグ
ラフィーにおけるゲート電極配線上および蓄積容量配線
上のソース配線が細くパターニングされることを防ぐこ
とができ、ゲート電極配線上および蓄積容量配線上での
ソース電極配線の断線不良を防止することで製造歩留ま
り向上も図ることができる。
ゲート電極配線および蓄積容量配線と交差する部分のソ
ース電極配線の幅を広くすることにより、フォトリソグ
ラフィーにおけるゲート電極配線上および蓄積容量配線
上のソース配線が細くパターニングされることを防ぐこ
とができ、ゲート電極配線上および蓄積容量配線上での
ソース電極配線の断線不良を防止することで製造歩留ま
り向上も図ることができる。
【図１】本発明の一実施例を説明するための薄膜トラン
ジスタの画素構成平面図
ジスタの画素構成平面図
【図２】本発明の一実施例の交差部段差とソース配線電
極幅の関係を示すグラフ
極幅の関係を示すグラフ
【図３】従来の薄膜トランジスタの画素構成平面図
【図４】図３のＡ−Ａ’線の断面図
２１ 透明ガラス基板
２ａ，２２ａ ゲート電極配線
２ｂ，２２ｂ 蓄積容量配線
２３ ゲート絶縁膜１
２４ ゲート絶縁膜２
５，２５ アモルファスシリコン膜
２６ ｎ+アモルファスシリコン膜
７ａ，２７ａ ソース電極配線
７ｂ，２７ｂ ドレイン電極
２８ 窒化珪素膜
９，２９ 透明電極
フロントページの続き
Ｆターム(参考） 2H092 JA26 JA41 JB35 JB38 JB64
NA29
5F110 AA30 BB01 CC07 DD02 EE03
EE04 EE44 FF09 FF28 FF29
GG02 GG15 HK03 HK04 HK09
HK16 HK21 HK25 HM19 NN72
NN73
Claims (2)
- 【請求項１】 ２枚の基板間に挟持された液晶を複数の
画素電極を介して駆動し前記液晶により画像を表示する
液晶表示パネルであって、駆動用として一方の基板上に
逆スタガ型薄膜トランジスタのソース電極配線を形成
し、ゲート電極配線上および蓄積容量配線上部におい
て、交差する部分のソース電極配線の配線幅が交差部以
外のソース電極配線の配線幅より広いことを特徴とする
薄膜トランジスタ液晶表示装置。 - 【請求項２】 ゲート電極配線上および蓄積容量配線上
の交差部における、ソース配線幅が交差部以外のソース
電極配線幅より交差部分の段差の少なくとも２．０倍以
上広い請求項１に記載の薄膜トランジスタ液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012164A JP2003215634A (ja) | 2002-01-21 | 2002-01-21 | 薄膜トランジスタ液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012164A JP2003215634A (ja) | 2002-01-21 | 2002-01-21 | 薄膜トランジスタ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003215634A true JP2003215634A (ja) | 2003-07-30 |
Family
ID=27649444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012164A Withdrawn JP2003215634A (ja) | 2002-01-21 | 2002-01-21 | 薄膜トランジスタ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003215634A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010026269A (ja) * | 2008-07-19 | 2010-02-04 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2011043850A (ja) * | 2010-10-29 | 2011-03-03 | Casio Computer Co Ltd | 表示装置 |
-
2002
- 2002-01-21 JP JP2002012164A patent/JP2003215634A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010026269A (ja) * | 2008-07-19 | 2010-02-04 | Casio Comput Co Ltd | 液晶表示装置 |
| JP4661913B2 (ja) * | 2008-07-19 | 2011-03-30 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2011043850A (ja) * | 2010-10-29 | 2011-03-03 | Casio Computer Co Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6338989B1 (en) | Array substrate for use in liquid crystal display device and method of manufacturing the same | |
| JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| US6323051B1 (en) | Method of manufacturing liquid crystal display | |
| JP3993543B2 (ja) | 半透過型液晶表示装置及びその製造方法 | |
| US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| WO2010032386A1 (ja) | 半導体装置 | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH0553147A (ja) | 液晶表示装置およびその製造方法 | |
| JP2006338008A (ja) | 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。 | |
| JP4475578B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| JP2007059560A (ja) | 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置 | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04305627A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JP2003215634A (ja) | 薄膜トランジスタ液晶表示装置 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |