KR20050109086A - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20050109086A
KR20050109086A KR1020040033831A KR20040033831A KR20050109086A KR 20050109086 A KR20050109086 A KR 20050109086A KR 1020040033831 A KR1020040033831 A KR 1020040033831A KR 20040033831 A KR20040033831 A KR 20040033831A KR 20050109086 A KR20050109086 A KR 20050109086A
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
gate electrode
electrode
Prior art date
Application number
KR1020040033831A
Other languages
English (en)
Other versions
KR101022569B1 (ko
Inventor
피터얀반데르자그
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040033831A priority Critical patent/KR101022569B1/ko
Publication of KR20050109086A publication Critical patent/KR20050109086A/ko
Application granted granted Critical
Publication of KR101022569B1 publication Critical patent/KR101022569B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/24—Measuring arrangements characterised by the use of mechanical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B5/25—Measuring arrangements characterised by the use of mechanical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/14—Measuring arrangements characterised by the use of mechanical techniques for measuring distance or clearance between spaced objects or spaced apertures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 의한 박막트랜지스터 제조방법은, 기판 상에 게이트 전극이 형성되는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막이 형성되고, 상기 게이트 절연막 상부에 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층이 순차적으로 형성되는 단계와; 상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘((n+a-Si)층을 포함한 기판 상에 비스듬하게 소정의 금속층이 증착되는 단계가 포함되는 것을 특징으로 한다.

Description

박막트랜지스터 및 그 제조방법{Thin Film Transistor and fabrication method thereof}
본 발명은 박막트랜지스터에 관한 것으로, 특히 액정표시장치의 스위칭 소자로 사용되는 박막트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
종래의 일반적인 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 전계 생성 전극이 형성되어 있는 면이 서로 마주 대하도록 배치하고, 두 기판 사이에 액정을 주입한 다음, 전계 형성 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판에는 스위칭 소자인 박막트랜지스터가 형성되어 있는데, 일반적으로 박막트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si)이 주류를 이루고 있다.
이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
이하, 도면을 참조하여 종래의 박막트랜지스터와 그 제조방법에 대해 설명한다.
도 1a 내지 도 1e는 종래기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a를 참조하면, 먼저 기판(10)상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al), 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 금속막을 형성하며, 상기 금속막을 사진식각 공정으로 패터닝하여 게이트전극(20)을 형성한다. 이때 금속막의 두께는 2000Å 내지 2500Å 정도가 된다.
다음으로 도 1b를 참조하면, 상기 게이트 전극(20)이 형성된 기판(10) 상에 게이트 전극(20)을 덮도록 게이트 절연막(30)을 전면에 형성한다. 이때 상기 게이트 절연막(30)은 질화 실리콘(SiNx)과 같은 절연 물질로 이루어지며 두께는 약 2000Å 이 된다.
다음으로, 상기 게이트 절연막(30) 상부에 비정질 실리콘(a-Si)을 화학 기상증착(Chemical Vapor Deposition: 이하 CVD라 칭함)법을 이용하여 증착한다. 이때 상기 비정질 실리콘(a-Si)층의 두께는 2000Å 정도를 이루며, 상기 비정질 실리콘(a-Si)층(40) 상부로 불순물을 도핑하여 불순물이 첨가된 비정질 실리콘(n+a-Si)층(50)을 형성한다. 이 때 상기 불순물이 첨가된 비정질 실리콘(n+a-Si)층(50)의 두께는 300Å 정도가 되며, 상기 불순물이 첨가된 실리콘(n+a-Si)층(50)은 금속과 접합이 이루어지면 오믹 접촉 특성을 지니게 된다. 상기 비정질 실리콘층(40)과 불순물이 첨가된 실리콘(n+a-Si)층(50)을 게이트 전극(20)과 대응하는 부분에만 남도록 이방성 식각을 이용한 사진식각 공정을 통하여 게이트 절연막(30)이 노출되도록 패터닝한다.
도 1c를 참조하면, 게이트절연막(30) 상에 불순물이 첨가된 실리콘(n+a-Si)층(50)을 덮도록 스퍼터링 방법으로 기판(10)의 전면에 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나를 두께 1500Å으로 증착하여 금속막을 형성한다.이때 상기 불순물이 첨가된 실리콘(n+a-Si)층(50)은 금속막과 직접 접촉하여 오믹 접촉 특성을 가지게되므로 이를 오믹 접촉층(50) 이라 칭한다.
그리고, 상기 금속막 상에 포토레지스트를 도포하고 노광 및 현상하여 게이트 전극의 양측과 대응하는 부분에 포토레지스트 패턴을 형성한다.
상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 통상적으로 어레이 공정에 서는 포지티브형 포토레지스트 물질이 이용된다.
상기 포토레지스트 패턴을 마스크로 사용하여 금속 박막을 오믹 접촉층(50)이 노출되도록 식각하고, 상기 노출된 오믹 접촉층(50)을 상기 오믹 접촉층 하부에 위치한 비정질 실리콘층(40)이 노출되도록 식각한다.
이때, 상기 비정질 실리콘층(40)은 액티브층이라 하고, 금속막이 식각되지 않고 남는 부분은 소스 전극(60) 및 드레인 전극(65)이 되며, 이 두 전극 사이로 노출된 비정질 실리콘 영역은 채널(Ch)이 된다.
도 1d를 참조하면, 게이트 절연막(30) 상에 소스 전극(60) 및 드레인 전극(65)을 덮도록 질화실리콘(SiNx)과 같은 무기절연물질을 전면 증착하여 보호막(70)을 형성한다. 이때 상기 보호막(70)은 2000Å의 두께로 형성된다.
상기 보호막(70)을 사진식각 공정을 통하여 패터닝하여 드레인 전극(65)을 노출시키는 콘택홀(77)을 형성한다.
도 1e를 참조하면, 상기 보호막(70) 상부에 투명한 도전성 금속 그룹 중 예를들면 인듐주석산화물(Indium Tin Oxide:이하 ITO라 칭함)을 증착하고 패터닝하여 2000Å 두께의 화소전극(80)을 형성한다.
이와 같은 박막트랜지스터에서 게이트 전압이 인가되면 금속인 소스 전극(60)에서 형성된 전자들이 상기 소스 전극(60) 하부에 형성된 오믹 콘택층(50)을 통과하여 순수 비정질 실리콘으로 형성된 액티브층(40)과 상기 액티브층(40)에 형성된 채널(Ch)을 지나게 된다. 이후 채널(Ch)을 통과한 전자들은 오믹 콘택층(50)을 터널링하여 드레인 전극(65)으로 이동하게 된다.
그러나, 상기 비정질 실리콘이 적용된 박막트랜지스터는, 비정질 구조로 인해 매우 낮은 운반자 이동도(carrier mobility)를 갖는데, 이는 액정표시장치의 스위칭 속도를 감소시킨다는 단점이 된다.
또한, 상기 비정질 실리콘 박막트랜지스터는 상대적으로 불안정하고, 듀티 사이클(duty cycle)이 상대적으로 낮다는 문제점도 있다.
본 발명은 미결정 실리콘이 적용되는 박막트랜지스터에 있어서, 소스/ 드레인 금속을 경사지게 증착하여 박막트랜지스터의 채널부를 게이트 전극의 측면에 형성함으로써, 보다 안정적이고, 높은 이동도 특성을 나타내는 박막트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 박막트랜지스터 제조방법은, 기판 상에 게이트 전극이 형성되는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막이 형성되고, 상기 게이트 절연막 상부에 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층이 순차적으로 형성되는 단계와; 상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘((n+a-Si)층을 포함한 기판 상에 비스듬하게 소정의 금속층이 증착되는 단계가 포함되는 것을 특징으로 한다.
여기서, 상기 금속층이 비스듬하게 증착됨으로써, 별도의 식각 공정 없이 소스 및 드레인 전극이 형성되며, 상기 금속층이 증착되지 않는 게이트 전극의 일측 단차부에 상기 소스 및 드레인 전극 간의 채널이 형성됨을 특징으로 한다.
또한, 상기 게이트 전극의 두께는 4000Å 내지 6000Å 정도이고, 상기 미결정 실리콘(uc-Si)층은 화학 기상증착(Chemical Vapor Deposition: CVD)법에 의해 형성되며, 그 두께는 약 300Å 정도로 형성함을 특징으로 한다.
또한, 상기 소정의 금속층은 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나이고, 상기 불순물이 첨가된 실리콘(n+a-Si)층은 금속막과 직접 접촉하여 오믹 접촉 특성을 갖는 오믹 접촉층 역할을 수행한다.
또한, 상기 소스 전극 및 드레인 전극을 덮는 무기절연물질이 전면 증착되어 보호막이 형성되고, 상기 보호막을 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀이 형성되는 단계와; 상기 보호막 상부에 투명한 도전성 금속 그룹 중 하나가 증착되어 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 단계가 더 포함되는 것을 특징으로 한다.
또한, 본 발명에 의한 박막트랜지스터는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극이 형성된 기판의 전면에 순차적으로 형성된 게이트 절연막, 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층과; 상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘((n+a-Si)층을 포함한 기판 상에 비스듬하게 증착되어 형성된 소스 및 드레인 전극과; 상기 금속층이 증착되지 않는 게이트 전극의 일측 단차부에 형성된 상기 소스 및 드레인 전극 간의 채널이 포함되는 것을 특징으로 한다.
앞서 설명한 바와 같이 종래의 비정질 실리콘 박막트랜지스터는 도전율, 이동도 등의 물성이 결정성 실리콘 반도체에 비하여 열등하기 때문에, 고속 특성을 얻기 위해서는, 결정성 실리콘 반도체로 된 박막트랜지스터의 제작방법의 확립이 강하게 요구되고 있다.
여기서, 결정성 실리콘 반도체로는, 다결정 실리콘(polycrystalline silicon), 미결정(微結晶)(microcrystalline) 실리콘, 결정성분을 포함하는 비정질 실리콘, 결정성과 비정질성의 중간 상태를 가지는 세미 아몰퍼스(semi-amorphous) 실리콘 등이 알려져 있다.
이 때, 상기 다결정 실리콘 반도체를 얻기 위해서는 일반적으로 비정질 반도체막을 성막하고, 레이저빔 에너지 등에 의해 결정화시키는 방법을 이용하고 있으나, 이는 레이저빔의 조사면적이 작기 때문에 그의 처리량(스루풋)이 낮다는 문제가 있고, 또한, 대면적 기판의 전체 표면을 균일하게 처리하기에는 레이저의 안정성이 충분하지 않는 차세대 기술이라는 문제가 있다.
따라서, 종래의 비정질 실리콘 형성과 동일한 방식 즉, 화학 기상 증착법에 의해 형성되는 미결정 실리콘이 적용된 박막트랜지스터가 상기 문제를 극복하는 방안이 될 수 있다. 단, 상기 미결정 실리콘 박막트랜지스터의 경우 (선형) 이동도가 다소 낮다는 문제점이 있다.
이에 본 발명은 미결정 실리콘이 적용되는 박막트랜지스터에 있어서, 소스/ 드레인 금속을 경사지게 증착하여 박막트랜지스터의 채널부를 게이트 전극의 측면에 형성함으로써, 보다 안정적이고, 높은 이동도 특성을 나타내는 박막트랜지스터 및 그 제조방법을 제공함에 그 목적이 있는 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 의한 박막트랜지스터의 제조 공정도이다.
도 2a를 참조하면, 먼저 기판(100) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al), 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 금속막을 형성하며, 상기 금속막을 사진식각 공정으로 패터닝하여 게이트전극(200)을 형성한다. 이 때 상기 금속막 즉, 게이트 전극(200)의 두께는 4000Å 내지 6000Å 정도로 형성하는 것이 바람직하다.
종래의 경우 상기 게이트 전극의 두께가 2000Å 정도로 형성되는 것이 일반적이나, 본 발명은 게이트 전극의 두께를 기존 보다 약 2 ~ 3배 정도 두껍게 형성하는 것을 특징으로 한다.
다음으로 도 2b를 참조하면, 상기 게이트 전극(200)이 형성된 기판(100) 상에 게이트 전극(200)을 덮도록 게이트 절연막(300)을 전면에 형성한다. 이때 상기 게이트 절연막(300)은 질화 실리콘(SiNx)과 같은 절연 물질로 이루어진다.
다음으로, 상기 게이트 절연막(300) 상부에 미결정 실리콘(uc-Si)층(400)을 화학 기상증착(Chemical Vapor Deposition: 이하 CVD라 칭함)법을 이용하여 증착한다.
이때 상기 미결정 실리콘(uc-Si)층(400)의 두께는 약 300Å 정도로 형성하는 것이 바람직 하며, 상기 미결정 실리콘(uc-Si)층(400) 상부로 불순물을 도핑하여 불순물이 첨가된 비정질 실리콘(n+a-Si)층(500)을 형성한다. 여기서, 상기 불순물이 첨가된 실리콘(n+a-Si)층(500)은 금속과 접합이 이루어지면 오믹 접촉 특성을 지니게 된다.
마지막으로 도 2c에 도시된 바와 같이, 상기 미결정 실리콘(uc-Si)층(400) 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층(500) 상부에 비스듬하게 소정의 금속층을 증착한다.여기서, 상기 소정의 금속층은 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나가 될 수 있으며, 종래의 경우처럼 상기 금속층을 수직 방향으로 증착하지 아니하고 비스듬하게 증착함에 그 특징이 있다.
이와 같이 상기 금속층을 비스듬하게 증착함으로써, 별도의 식각 공정 없이 소스(600) 및 드레인 전극(650)이 형성되며, 상기 금속층이 증착되지 않는 게이트 전극(200)의 일측 단차부가 상기 소스(600) 및 드레인 전극(650) 간의 채널(ch)이 되는 것이다.
이 때, 상기 게이트 전극(200)의 두께가 기존에 비해 2 ~ 3배 정도 두껍기 때문에 상기 금속층을 비스듬하게 증착함에 있어 보다 확실하게 소스(600) 및 드레인 전극(650)의 분리가 가능해 지는 것이며, 상기 소스(600) 및 드레인 전극(650)이 분리되는 부분 즉, 상기 금속층이 증착되지 않는 게이트 전극(200)의 일측 단차부가 상기 소스(600) 및 드레인 전극(650) 간의 채널(ch)로써 역할을 수행하게 되는 것이다.
상기 채널(ch)의 길이는 상기 게이트 전극(200)의 두께에 의해 조절이 가능하며, 이와 같이 상기 게이트 전극(200)의 측면부를 채널(ch)로 활용함으로써, 종래의 미결정 실리콘 박막트랜지스터보다 짧은 채널부를 형성하여 높은 이동도 특성을 얻어낼 수 있는 것이다.
이때 상기 불순물이 첨가된 실리콘(n+a-Si)층(500)은 금속막과 직접 접촉하여 오믹 접촉 특성을 갖는 오믹 접촉층 역할을 수행하게 된다.
이와 같은 상기 박막트랜지스터는 액티브 매트릭스형 액정표시장치 또는 액티브 매트릭스형 유기전계발광소자 등에 채용될 수 있는데, 이 경우 상기 박막트랜지스터의 드레인 전극은 상기 액정표시장치 등의 각 픽셀에 구비된 화소전극과 전기적으로 연결되는 구조를 이루게 된다.
이하 도 3를 참조하여 액정표시장치 또는 유기전계발광소자에 채용되는 본 발명에 의한 박막트랜지스터의 제조공정을 설명하도록 한다. 도 3a 내지 도 3e는 본 발명의 다른 실시예에 의한 박막트랜지스터의 제조 공정도이다.
단, 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하도록 한다.
도 3a를 참조하면, 먼저 기판(100) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al), 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 금속막을 형성하며, 상기 금속막을 사진식각 공정으로 패터닝하여 게이트전극(200)을 형성한다.
이 때 상기 금속막 즉, 게이트 전극(200)의 두께는 4000Å 내지 6000Å 정도로 형성하는 것이 바람직하다.
종래의 경우 상기 게이트 전극(200)의 두께가 2000Å 정도로 형성되는 것이 일반적이나, 본 발명은 게이트 전극(200)의 두께를 기존 보다 약 2 ~ 3배 정도 두껍게 형성하는 것을 특징으로 한다.
다음으로 도 3b를 참조하면, 상기 게이트 전극(200)이 형성된 기판(100) 상에 게이트 전극(200)을 덮도록 게이트 절연막(300)을 전면에 형성한다. 이때 상기 게이트 절연막(300)은 질화 실리콘(SiNx)과 같은 절연 물질로 이루어진다.
다음으로, 상기 게이트 절연막(300) 상부에 미결정 실리콘(uc-Si)층(400)을 화학 기상증착(Chemical Vapor Deposition: 이하 CVD라 칭함)법을 이용하여 증착한다.
이때 상기 미결정 실리콘(uc-Si)층(400)의 두께는 약 300Å 정도로 형성하는 것이 바람직 하며, 상기 미결정 실리콘(uc-Si)층(400) 상부로 불순물을 도핑하여 불순물이 첨가된 비정질 실리콘(n+a-Si)층(500)을 형성한다.
여기서, 상기 불순물이 첨가된 실리콘(n+a-Si)층(500)은 금속과 접합이 이루어지면 오믹 접촉 특성을 지니게 된다.
상기 미결정 실리콘층(400)과 불순물이 첨가된 실리콘(n+a-Si)층(500)을 게이트 전극(200)과 대응하는 부분에만 남도록 이방성 식각을 이용한 사진식각 공정을 통하여 게이트 절연막(300)이 노출되도록 패터닝한다.
다음으로 도 3c에 도시된 바와 같이, 상기 미결정 실리콘(uc-Si)층(400) 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층(500) 상부에 비스듬하게 소정의 금속층을 증착한다.
여기서, 상기 소정의 금속층은 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나가 될 수 있으며, 종래의 경우처럼 상기 금속층을 수직 방향으로 증착하지 아니하고 비스듬하게 증착함에 그 특징이 있다.
이와 같이 상기 금속층을 비스듬하게 증착함으로써, 별도의 식각 공정 없이 소스(600) 및 드레인 전극(650)이 형성되며, 상기 금속층이 증착되지 않는 게이트 전극(200)의 일측 단차부가 상기 소스(600) 및 드레인 전극(650) 간의 채널(ch)이 되는 것이다.
이 때, 상기 게이트 전극(200)의 두께가 기존에 비해 2 ~ 3배 정도 두껍기 때문에 상기 금속층을 비스듬하게 증착함에 있어 보다 확실하게 소스(600) 및 드레인 전극(650)의 분리가 가능해 지는 것이며, 상기 소스(600) 및 드레인 전극(650)이 분리되는 부분 즉, 상기 금속층이 증착되지 않는 게이트 전극(200)의 일측 단차부가 상기 소스(600) 및 드레인 전극(650) 간의 채널(ch)로써 역할을 수행하게 되는 것이다.
상기 채널(ch)의 길이는 상기 게이트 전극(200)의 두께에 의해 조절이 가능하며, 이와 같이 상기 게이트 전극(200)의 측면부를 채널로 활용함으로써, 종래의 미결정 실리콘 박막트랜지스터보다 짧은 채널부를 형성하여 높은 이동도 특성을 얻어낼 수 있는 것이다.
이때 상기 불순물이 첨가된 실리콘(n+a-Si)층(500)은 금속막과 직접 접촉하여 오믹 접촉 특성을 갖는 오믹 접촉층 역할을 수행하게 된다.
다음으로 도 4d를 참조하면, 상기 소스 전극(600) 및 드레인 전극(650)을 덮도록 질화실리콘(SiNx)과 같은 무기절연물질을 전면 증착하여 보호막(700)을 형성한다.
상기 보호막(700)을 사진식각 공정을 통하여 패터닝하여 드레인 전극(650)을 노출시키는 콘택홀(770)을 형성한다.
마지막으로 도 4e를 참조하면, 상기 보호막(700) 상부에 투명한 도전성 금속 그룹 중 예를 들면 ITO를 증착하고 패터닝하여 상기 드레인 전극과 전기적으로 연결되는 화소전극(800)을 형성한다.
상기와 같이 형성된 박막트랜지스터는 액정표시장치 또는 유기전계발광소자에서 매트릭스 형태로 구비되며, 상기 게이트 전극에 일정한 게이트 전압이 인가되면 상기 소스 전극(600)에서 형성된 전자들이 소스 전극(600) 하부에 형성된 오믹 콘택층(500)을 통과하여 미결정 실리콘으로 형성된 액티브층(400)과 상기 액티브층(400)에 형성된 채널(Ch)을 지나게 된다. 이후 채널(Ch)을 통과한 전자들은 오믹 콘택층(500)을 터널링하여 드레인 전극(650)으로 이동하게 됨으로써, 스위칭 소자로서의 역할을 수행하게 되는 것이다.
이와 같은 본 발명에 의하면, 미결정 실리콘이 적용되는 박막트랜지스터에서 소스/ 드레인 금속을 경사지게 증착하여 박막트랜지스터의 채널부를 게이트 전극의 측면에 짧게 형성함으로써, 기존의 박막트랜지스터보다 안정적이고, 높은 이동도 및 응답속도 특성을 나타낸다는 장점이 있다.
도 1a 내지 도 1e는 종래기술에 따른 박막트랜지스터의 제조 공정도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 의한 박막트랜지스터의 제조 공정도.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 의한 박막트랜지스터의 제조 공정도.
<도면의 주요 부분에 대한 부호의 설명>
200 : 게이트 전극 300 : 게이트 절연막
400 : 미결정 실리콘층 500 : 불순물이 첨가된 실리콘층
600 : 소스 전극 650 : 드레인 전극

Claims (14)

  1. 기판 상에 게이트 전극이 형성되는 단계와;
    상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막이 형성되고, 상기 게이트 절연막 상부에 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층이 순차적으로 형성되는 단계와;
    상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘((n+a-Si)층을 포함한 기판 상에 비스듬하게 소정의 금속층이 증착되는 단계가 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
  2. 제 1항에 있어서,
    상기 금속층이 비스듬하게 증착됨으로써, 별도의 식각 공정 없이 소스 및 드레인 전극이 형성되며, 상기 금속층이 증착되지 않는 게이트 전극의 일측 단차부에 상기 소스 및 드레인 전극 간의 채널이 형성됨을 특징으로 하는 박막트랜지스터 제조방법.
  3. 제 1항에 있어서,
    상기 게이트 전극의 두께는 4000Å 내지 6000Å 정도임을 특징으로 하는 박막트랜지스터 제조방법.
  4. 제 1항에 있어서,
    상기 미결정 실리콘(uc-Si)층은 화학 기상증착(Chemical Vapor Deposition: CVD)법에 의해 형성됨을 특징으로 하는 박막트랜지스터 제조방법.
  5. 제 1항에 있어서,
    상기 미결정 실리콘(uc-Si)층의 두께는 약 300Å 정도로 형성함을 특징으로 하는 박막트랜지스터 제조방법.
  6. 제 1항에 있어서,
    상기 소정의 금속층은 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나임을 특징으로 하는 박막트랜지스터 제조방법.
  7. 제 1항에 있어서,
    상기 불순물이 첨가된 실리콘(n+a-Si)층은 금속막과 직접 접촉하여 오믹 접촉 특성을 갖는 오믹 접촉층 역할을 수행함을 특징으로 하는 박막트랜지스터 제조방법.
  8. 제 2항에 있어서,
    상기 소스 전극 및 드레인 전극을 덮는 무기절연물질이 전면 증착되어 보호막이 형성되고, 상기 보호막을 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀이 형성되는 단계와;
    상기 보호막 상부에 투명한 도전성 금속 그룹 중 하나가 증착되어 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 단계가 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
  9. 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극이 형성된 기판의 전면에 순차적으로 형성된 게이트 절연막, 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층과;
    상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘((n+a-Si)층을 포함한 기판 상에 비스듬하게 증착되어 형성된 소스 및 드레인 전극과;
    상기 금속층이 증착되지 않는 게이트 전극의 일측 단차부에 형성된 상기 소스 및 드레인 전극 간의 채널이 포함되는 것을 특징으로 하는 박막트랜지스터.
  10. 제 9항에 있어서,
    상기 게이트 전극의 두께는 4000Å 내지 6000Å 정도임을 특징으로 하는 박막트랜지스터.
  11. 제 9항에 있어서,
    상기 미결정 실리콘(uc-Si)층의 두께는 300Å 정도로 형성함을 특징으로 하는 박막트랜지스터.
  12. 제 9항에 있어서,
    상기 소정의 금속층은 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나임을 특징으로 하는 박막트랜지스터 제조방법.
  13. 제 9항에 있어서,
    상기 불순물이 첨가된 실리콘(n+a-Si)층은 금속막과 직접 접촉하여 오믹 접촉 특성을 갖는 오믹 접촉층 역할을 수행함을 특징으로 하는 박막트랜지스터 제조방법.
  14. 제 9항에 있어서,
    상기 소스 전극 및 드레인 전극 상에 전면 증착된 보호막과, 상기 보호막이 패터닝되어 상기 드레인 전극을 노출시키는 콘택홀과;
    상기 보호막 상부에 투명한 도전성 금속 그룹 중 하나가 증착되어 상기 드레인 전극과 전기적으로 연결되는 화소전극이 더 포함되는 것을 특징으로 하는 박막트랜지스터.
KR1020040033831A 2004-05-13 2004-05-13 박막트랜지스터 및 그 제조방법 KR101022569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040033831A KR101022569B1 (ko) 2004-05-13 2004-05-13 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033831A KR101022569B1 (ko) 2004-05-13 2004-05-13 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050109086A true KR20050109086A (ko) 2005-11-17
KR101022569B1 KR101022569B1 (ko) 2011-03-16

Family

ID=37285056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040033831A KR101022569B1 (ko) 2004-05-13 2004-05-13 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101022569B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399608B1 (ko) * 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
KR101452204B1 (ko) * 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
KR101458771B1 (ko) * 2007-06-29 2014-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JP2002270843A (ja) 2001-03-06 2002-09-20 Sony Corp 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ
JP2003174036A (ja) 2001-12-07 2003-06-20 Seiko Epson Corp 薄膜トランジスタの製造方法及び薄膜トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458771B1 (ko) * 2007-06-29 2014-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101399608B1 (ko) * 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
KR101452204B1 (ko) * 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치

Also Published As

Publication number Publication date
KR101022569B1 (ko) 2011-03-16

Similar Documents

Publication Publication Date Title
US7332382B2 (en) Thin film transistor and manufacturing method thereof
US7907226B2 (en) Method of fabricating an array substrate for liquid crystal display device
JP5230909B2 (ja) 薄膜トランジスタ表示板の製造方法
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
US8049830B2 (en) Liquid crystal display device and fabrication method thereof
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7471350B2 (en) Array substrate for liquid crystal display and fabrication method thereof
KR20050001937A (ko) 액정표시패널 및 그 제조 방법
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
KR101022569B1 (ko) 박막트랜지스터 및 그 제조방법
KR101947808B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
CN101494228B (zh) 阵列基板
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20050031249A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100865257B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR100915148B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
KR20040050768A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR100956938B1 (ko) 액정표시장치 및 그 제조방법
KR100545028B1 (ko) 박막 패터닝 방법 및 박막 트랜지스터 어레이 기판의 제조방법
KR101296485B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10