KR20050031249A - 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 - Google Patents
다결정 실리콘 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050031249A KR20050031249A KR1020030067490A KR20030067490A KR20050031249A KR 20050031249 A KR20050031249 A KR 20050031249A KR 1020030067490 A KR1020030067490 A KR 1020030067490A KR 20030067490 A KR20030067490 A KR 20030067490A KR 20050031249 A KR20050031249 A KR 20050031249A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- forming
- drain
- ldd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 19
- 229920005591 polysilicon Polymers 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 166
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터에 관한 것으로서, 보다 구체적으로 CMOS(Complementary Metal Oxdie Semiconductor) 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명은 액정 표시 장치용 다결정 실리콘 박막 트랜지스터를 제조하는 데 있어서 회절 마스크를 이용하여 반도체층을 두께 차이가 있도록 형성하여 두께에 따른 저항 변화에 의해서 LDD영역을 형성함으로써 공정수 및 공정시간을 단축하여 생산 수율을 향상시킬 뿐 아니라, 도핑 공정에 소요되는 마스크 수를 절감하여 비용을 절감할 수 있으며 공정이 단순화된다.
Description
본 발명은 다결정 실리콘 박막 트랜지스터에 관한 것으로서, 보다 구체적으로 CMOS(Complementary Metal Oxdie Semiconductor) 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근에 액정 표시 장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
상기 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재에는, 상기 박막 트랜지스터와 화소 전극이 행렬방식으로 배열된 능동행렬 액정 표시 장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 박막 트랜지스터 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘(a-Si)이라 약칭함)이 주로 이용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다.
그러나, 다결정 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 다결정 실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.
이하, 상기 화소부 박막 트랜지스터에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 종래 액정 표시 장치에서 화소부 박막 트랜지스터 단면을 각각 도시한 단면도로서, 반도체층 상부에 게이트 전극이 위치하는 탑게이트형 박막 트랜지스터에 관한 것이다.
도 1에 나타낸 바와 같이, 화소부 박막 트랜지스터부(T)에는, 투명기판(100) 상부에 버퍼층(114)이 기판 전면에 걸쳐 형성되어 있고, 이 상부에는 반도체층(116)이 형성되어 있다.
상기 반도체층(116) 상의 중앙부에는 게이트 절연막(118), 게이트 전극(120)이 차례대로 적층되어 있고, 이 게이트 전극(120) 상부에는, 제 1, 2 활성화층 콘택홀(122a, 122b)을 포함하는 층간절연막(124 ; interlayer)이 형성되어 있으며, 이 제 1, 2 활성화층 콘택홀(122a, 122b)과 각각 연결된다.
이때, 상기 게이트 전극(120)과 일정간격 오버랩되는 위치에 소스 및 드레인 전극(126, 128)이 서로 일정간격 이격되어 형성되어 있으며, 이 소스 및 드레인 전극(126, 128) 상부에는 드레인 콘택홀(130)을 포함하는 보호층(132)이 형성되어 있다.
상기 보호층(132) 상부에는 상기 드레인 콘택홀(130)을 통해 드레인 전극(128)과 연결되어 화소 전극(134)이 형성되어 있다.
상기 반도체층(116)은 게이트 절연막(118)과 대응되는 영역은 활성화층(116a)을 이루고, 상기 소스 및 드레인 전극(126, 128)과 접촉되는 부분은 n+ 도핑처리된 n형 오믹콘택층(116c)을 이루며, 상기 활성화층(116a)과 n형 오믹콘택층(116c) 사이의 드레인 전극(128)과 게이트 전극(120)간의 정션(junction)부분에는 LDD(Lightly Doped Drain)층(116b)이 위치한다.
상기 LDD층(116b)은 핫캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑처리하여 누설전류의 증가를 막고 온상태의 전류의 손실을 막는 역할을 한다.
이하, 상기 화소부의 박막 트랜지스터의 제조공정에 대해서 설명한다.
도 2a 및 2b는 화소부 박막 트랜지스터부(T)의 제조 공정의 일부를 단계별로 각각 도시한 단면도이다.
도 2a에서는, 투명기판(100) 상에 약 3000Å 두께의 버퍼층(114, buffer layer)을 형성한다.
그리고, 상기 버퍼층(114)이 형성된 기판(100) 상에 약 550Å 두께로 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후 , 레이저 결정화 단계를 거쳐 다결정 실리콘을 형성하고, 이 다결정 실리콘을 이용하여 활성화층(116)으로 형성한다.
이어서, 상기 활성화층(116)이 형성된 기판(100) 상에 게이트 전극(120) 및 게이트 절연막(118)을 형성한다.
그리고, 상기 기판(100) 상에 n- 도핑처리를 한다.
여기서, n- 도핑과정은 낮은 도즈량의 이온주입에 의해 도핑농도를 낮추어 추후 공정에서 드레인 전극(미도시)에 의한 누설전류를 감소시키는 역할을 한다.
도 2b에서는, 상기 n-도핑처리된 기판 상에, 별도의 마스크 공정에 의해 n+ 도핑처리를 한다.
여기서, 게이트 전극(120)의 주변에 위치하는 n-도핑영역까지 포함하는 영역을 덮도록 포토레지스트(121)를 도포하고, n+ 도핑처리를 한다.
따라서, 상기 활성화층(116)에 오믹콘택층(116c)이 형성되며, 상기 활성화층(116a)과 오믹콘택층(116c) 사이의 n- 도핑된 영역은 각각 LDD층(116b)를 이루게 된다.
이와 같은 공정을 포함하고 있는 종래의 박막 트랜지스터 제조공정에서는, 이온 도핑공정를 위해 별도의 마스크 공정이 요구되었다.
그러나, 상기 마스크 공정은 포토레지스트 코팅(photo resist coating), 노광(exposure), 현상(develop)을 포함하는 공정이므로, 마스크 공정이 추가될수록 제조비용 및 공정시간이 증가하게 되어 생산수율이 떨어지게 되고, 마스크 수가 증가될 수록 박막 트랜지스터 소자에 결함을 발생시킬 확률이 높아지는 문제점이 있다.
본 발명은 회절 마스크를 이용하여 반도체층을 두께 차이가 있도록 형성하여 두께에 따른 저항 변화에 의해서 LDD영역을 형성함으로써 도핑과정에 소요되는 마스크 수를 절감하여 공정수 및 공정시간을 단축하여 생산수율을 향상시킨 액정 표시 장치용 다결정 실리콘 박막 트랜지스터 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명에 따른 다결정 실리콘 박막 트랜지스터는, 기판 상에 단차가 있도록 형성되며 액티브층, LDD층, 오믹 콘택층을 이루는 다결정 반도체층과; 상기 반도체층 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에서 액티브층과 대응하여 형성되는 게이트 전극과; 상기 게이트 전극 위에 콘택홀을 포함하여 형성되는 층간 절연막과; 상기 층간 절연막 상에 형성되어 상기 콘택홀을 통해 상기 오믹 콘택층과 접속하는 소스/드레인 전극;을 포함하여 이루어지는 것을 특징으로 한다.
상기 반도체층에서 LDD층은 액티브층과 오믹 콘택층보다 두께가 낮은 것을 특징으로 한다.
상기 액티브층과 LDD층은 도핑 농도가 동일한 것을 특징으로 한다.
상기 소스/드레인 전극 상에는 보호층이 드레인 콘택홀을 포함하여 형성되어 있으며, 상기 드레인 콘택홀을 통해서 드레인전극에 접속되는 화소전극을 추가로 포함하는 것을 특징으로 한다.
상기 반도체층은 회절 마스크를 이용한 포토 공정에 의해서 단차가 형성되는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법은, 기판 상에 단차가 있는 다결정 반도체층을 형성하는 단계와; 상기 다결정 반도체층 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 게이트전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑하여 LDD층 및 오믹콘택층을 형성하는 단계; 및 상기 기판 전체에 걸쳐 콘택홀이 형성된 층간 절연막을 적층한 후 그 위에 오믹 콘택층과 접속하는 소스/드레인 전극을 형성하는 단계;로 이루어지는 것을 특징으로 한다.
상기 반도체층을 형성하는 단계에 있어서, 회절 마스크를 이용하여 반도체층 상의 일부 영역을 더 식각하여 단차를 형성시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.
도 3은 본 발명에 따른 CMOS(Complementary Metal Oxdie Semiconductor)형 액정 표시 장치의 화소부 박막 트랜지스터터의 단면을 도시한 단면도로서, 상기 화소부의 반도체층 상부에 게이트 전극이 위치하는 탑게이트형 박막 트랜지스터에 관한 것이다.
도 3의 화소부 박막 트랜지스터부(T)에는, 투명기판(200) 상부에 버퍼층(214)이 기판 전면에 걸쳐 형성되어 있고, 이 상부에는 단차가 있는 반도체층(216)이 형성되어 있다.
상기 반도체층(216) 상의 중앙부에는 게이트 절연막(218), 게이트 전극(220)이 차례대로 적층되어 있다.
그리고, 상기 게이트 전극(220) 상부에는, 제 1, 2 활성화층 콘택홀(222a, 222b)을 포함하는 층간절연막(224 ; interlayer)이 형성되어 있으며, 이 제 1, 2 활성화층 콘택홀(222a, 222b)과 각각 연결된다.
상기 게이트 전극(220)과 일정간격 오버랩되는 위치에 소스 및 드레인 전극(226, 228)이 서로 일정간격 이격되어 형성되어 있으며, 이 소스 및 드레인 전극(226, 228) 상부에는 드레인 콘택홀(230)을 포함하는 보호층(232)이 형성되어 있다.
그리고, 상기 보호층(232) 상부에는 상기 드레인 콘택홀(230)을 통해 드레인 전극(228)과 연결되어 화소 전극(234)이 형성되어 있다.
도 3에 나타낸 바와 같이, 상기 반도체층(216)은 단차를 이루어 영역에 따라 두께가 서로 다르도록 형성되어 있으며, 상기 반도체층(216)은 게이트 절연막(218)과 대응되는 영역은 활성화층(216a)을 이루고, 상기 소스 및 드레인 전극(226, 228)과 접촉되는 부분은 n+ 도핑처리된 n형 오믹콘택층(216c)을 이루는데, 상기 활성화층(216a)과 n형 오믹콘택층(216c) 사이에서 상기 활성화층(216a)과 오믹콘택층(216c)보다 두께가 얇은 영역에 LDD층(216b)이 형성된다.
따라서, 상기 드레인 전극(228)과 게이트 전극(220)간의 정션(junction)부분에는 낮은 두께의 LDD(Lightly Doped Drain)층(216b)이 위치한다.
여기서, 상기 LDD층(216b)은 핫캐리어(hot carrier)들을 분산시키기 위한 목적으로, 누설 전류의 증가를 막고 온(ON) 상태에서의 전류의 손실을 막는 역할을 한다.
이때, 상기 LDD층(216b)은 오맥콘택층(216c) 형성시에 함께 n+ 도핑처리되어 형성되며, 오믹콘택층(216c)과 활성화층(216a)보다 얇은 두께로 형성되어 저항 차이가 발생한다.
이하, 상기 화소부의 박막 트랜지스터의 CMOS구조 박막 트랜지스터의 제조공정에 대해서 설명한다.
도 4는 상기 도 3에 따른 탑 게이트형 박막 트랜지스터의 제조공정을 보여주는 공정흐름도이고 도 5는 도 4의 공정 흐름도에 따른 공정 순서를 각 단면으로 보여주고 있는 단면도이다.
여기서, 도면 부호는 도 3에서 사용하고 있는 부호와 동일하게 사용하기로 한다.
먼저, 투명한 절연 기판(200)을 준비한다(S100).
이 단계에서는 투명 기판(200)을 준비하고, 이 투명기판(200) 상에 약 3000Å 두께의 버퍼층(214, buffer layer)을 형성하는 단계이다.
상기 버퍼층(214)을 이루는 물질로는 실리콘 질화막(SiNx)나 실리콘 산화막(SiO2)와 같은 무기절연막이 주로 이용된다.
이어서, 활성화층(216, active layer)을 형성한다(S110).
이 단계에서는, 상기 버퍼층(214)이 형성된 기판(200) 상에 약 550Å 두께로 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후 , 레이저 결정화 단계를 거쳐 다결정 실리콘을 형성하고, 상기 다결정 실리콘을 이용하여 회절 마스크에 의한 포토 공정에 의해 단차가 있는 활성화층(216)으로 형성하는 단계이다.
여기서, 상기 활성화층(216)에서 두께가 얇은 영역이 존재하며, 이 영역은 이온 도핑시에 LDD층으로 형성된다.
그리고, 상기 활성화층(216) 상에 게이트 전극(220) 및 게이트 절연막(218)을 형성한다(S120).
이 단계에서는, 상기 활성화층(216)이 형성된 기판(200) 상에, 약 800Å의 실리콘 질화막, 2000Å의 몰리브덴(Mo)을 연속해서 증착한 후, 상기 게이트 전극(220) 및 게이트 절연막(218)을 형성하는 단계이다.
이어서, 상기 게이트 전극(220) 및 게이트 절연막(218)이 형성된 기판(200) 상에 n+ 도핑처리를 하여 LDD층(216b) 및 n형 오믹콘택층(216c)을 형성한다(S130).
이어서, p형 박막 트랜지스터(도시되지 않음)에는 p+ 도핑처리하여 p형 오믹콘택층을 형성한다(S140).
그리고, 소스 및 드레인 전극(226, 228)을 형성한다(S150).
이 단계에서는, 상기 LDD층(216b) 및 n형 오믹콘택층(216c)이 형성된 기판(200) 상에, 약 500Å의 몰리브덴과, 약 3000Å의 알루미늄 네오듐(AlNd)을 차례대로 증착한 후, 일괄 에칭하여 상기 반도체층 콘택홀(230)을 통해 오믹콘택층(216c)과 연결되는 소스 및 드레인 전극(226, 228)을 형성하는 단계이다.
그리고, 상기 소스 및 드레인 전극(226, 28)이 형성된 기판(200) 상에, 약 4000Å의 실리콘 질화막을 증착하고, 이 실리콘 질화막의 수소화 열처리과정을 거친 후, 마스크 공정에 의해 드레인 콘택홀(230)을 가지는 보호층(232)을 형성한다(S160).
상기 수소화 열처리 과정은 어닐링 단계를 포함하여 실리콘 질화막에 포함된 수소를 저면을 몰아주기 위한 공정으로서, 일반적으로 380℃에서 질소(N2)가스를 이용하여 1회 실시된다.
최종적으로, 화소 전극(234)을 형성한다(S170).
이 단계에서는, 화소부 박막 트랜지스터부에 해당하는 공정으로서, 상기 보호층(232)이 형성된 기판 상에 약 400Å두께의 ITO(indium Tin Oxide)를 증착하고, 상기 드레인 콘택홀을 통해 드레인 전극(268)과 연결되는 화소 전극(234)을 형성하는 단계이다.
여기서, 상기 단계별로 설명한 박막 트랜지스터의 제조 방법은 공정 단순화를 위하여 다양한 방법으로 형성될 수 있다.
도 5는 본 발명에 따른 다결정 실리콘 박막 트랜지스터에서, LDD 및 n형 오믹콘택층을 형성하는 공정을 보여주는 단면도이다.
도 5a에 도시한 바와 같이, 투명 기판(200) 상에 약 3000Å 두께의 버퍼층(214, buffer layer)을 형성한다.
그리고, 도 5b에 나타낸 바와 같이, 상기 버퍼층(214)이 형성된 기판(200) 상에 약 550Å 두께로 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후 , 레이저 결정화 단계를 거쳐 다결정 실리콘을 형성하고, 이 다결정 실리콘을 이용하여 활성화층(216)으로 형성한다.
이때, 상기 활성화층(216)은 단차가 있도록 형성되어 있어 영역에 따라 두께의 차이가 있다.
상기 활성화층(216)을 단차가 있도록 형성하기 위해서 회절 마스크(290)를 사용할 수 있다.
상기 회절 마스크(290)는 광을 그대로 통과시키는 부분과 격자로 이루어져 광의 회절 및 소멸 현상을 이용하여 광을 일부만 통과시키는 부분과 광을 완전히 차단시키는 부분으로 이루어져 있다.
따라서, 상기와 같은 회절 마스크를 이용한 포토 공정으로 LDD층이 형성될 부분이 더 식각되도록 하여 단차가 있는 활성화층(216)을 형성시킬 수 있다.
이어서, 도 5c에 도시된 바와 같이, 상기 단차가 있는 활성화층(216)이 형성된 기판 상에 게이트 전극(220) 및 게이트 절연막(218)을 형성한다.
그리고, 도 5d에 도시된 바와 같이, 상기 기판(200) 상에 n+ 도핑 처리를 한다.
여기서, n+ 도핑 과정을 통해서 게이트 전극(220) 아래에 대응되는 활성화층(216a)은 이온 주입이 이루어지지 않으나, 나머지 부분은 n+ 도핑 처리된다.
여기서, 활성화층(216)에서 두께가 얇은 LDD층(216b)은 동시에 도핑 처리된 오믹콘택층(216c)에 비해서 저항이 낮아지게 되므로 추후 공정에서 드레인 전극(미도시)에 의한 누설전류를 감소시키는 역할을 한다.
따라서, 상기 오믹콘택층(216c)과 활성화층(216a) 사이의 n+ 도핑된 두께가 얇은 활성화층 영역은 각각 LDD층(216b)을 이루게 된다.
즉, 활성화층(216)에서 두께차이로 인해 발생되는 저항차이를 이용하여 한번의 n+ 도핑 처리로 n형 오믹 콘택층(216c) 및 LDD층(216b)을 동시에 형성할 수 있게 된다.
이후, 층간 절연막과 소스/드레인 전극, 보호층 및 화소 전극을 순차적으로 형성하여 다결정 실리콘 박막 트랜지스터를 완성한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 다결정 실리콘 박막 트랜지스터 및 그 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치용 다결정 실리콘 박막 트랜지스터에서 활성화층을 단차가 있도록 형성하여 활성화층의 두께 차이에 따른 저항 차이를 이용하여 LDD 영역을 형성시킴으로써 도핑공정에 소요되는 마스크 수를 절감하여 비용을 절감할 수 있으며 공정이 단순화 및 공정시간이 줄어 생산수율이 향상되는 효과가 있다.
도 1은 종래 액정 표시 장치에서 화소부 박막 트랜지스터 단면을 각각 도시한 단면도.
도 2는 화소부 박막 트랜지스터부(T)의 제조 공정의 일부를 단계별로 각각 도시한 단면도.
도 3은 본 발명에 따른 액정 표시 장치의 화소부 박막 트랜지스터터의 단면을 도시한 단면도.
도 4는 도 3에 따른 탑 게이트형 박막 트랜지스터의 제조공정을 보여주는 공정 흐름도.
도 5는 도 4의 공정 흐름도에 따른 공정 순서를 각 단면으로 보여주고 있는 단면도.
<도면의 주요부분에 대한 부호 설명>
200 : 기판 214 : 버퍼층
216 : 반도체층 216a : 액티브층
216b : LDD층 216c : 오믹 콘택층
218 : 게이트 절연막 220 : 게이트 전극
224 : 층간 절연막 222a, 222b : 제 1, 2 활성화층 콘택홀
226 : 소스 전극 228 : 드레인 전극
230 : 드레인 콘택홀 232: 보호층
234 : 화소 전극
Claims (10)
- 기판 상에 단차가 있도록 형성되며 액티브층, LDD층, 오믹 콘택층을 이루는 다결정 반도체층과;상기 반도체층 상에 형성된 게이트 절연막과;상기 게이트 절연막 상에서 액티브층과 대응하여 형성되는 게이트 전극과;상기 게이트 전극 위에 콘택홀을 포함하여 형성되는 층간 절연막과;상기 층간 절연막 상에 형성되어 상기 콘택홀을 통해 상기 오믹 콘택층과 접속하는 소스 전극, 드레인 전극;을 포함하여 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
- 제 1항에 있어서,상기 반도체층에서 LDD층은 액티브층과 오믹 콘택층보다 두께가 얇은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
- 제 1항에 있어서,상기 액티브층과 LDD층은 도핑 농도가 동일한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
- 제 1항에 있어서,상기 소스 전극, 드레인 전극 상에는 보호층이 드레인 콘택홀을 포함하여 형성되어 있으며, 상기 드레인 콘택홀을 통해서 드레인전극에 접속되는 화소전극을 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터.
- 제 1항에 있어서,상기 반도체층은 회절 마스크를 이용한 포토 공정에 의해서 단차가 형성되는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터.
- 기판 상에 단차가 있는 다결정 반도체층을 형성하는 단계와;상기 다결정 반도체층 위에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 게이트전극을 형성하는 단계와;상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑하여 LDD층 및 오믹콘택층을 형성하는 단계; 및상기 기판 전체에 걸쳐 콘택홀이 형성된 층간 절연막을 적층한 후 그 위에 오믹 콘택층과 접속하는 소스 전극, 드레인 전극을 형성하는 단계;로 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 6항에 있어서,상기 반도체층을 형성하는 단계에 있어서,회절 마스크를 이용하여 반도체층 상의 일부 영역을 더 식각하여 단차를 형성시키는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 6항에 있어서,상기 LDD층과 오믹 콘택층은 불순물의 도핑 농도가 같은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 6항에 있어서,상기 반도체층에서 LDD층은 액티브층과 오믹 콘택층보다 두께가 얇은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
- 제 6항에 있어서,상기 소스/드레인 전극을 형성하는 단계 이후에,드레인 콘택홀을 포함하는 보호층을 형성하고, 상기 드레인 콘택홀을 통해서 드레인전극에 접속되는 화소전극 형성하는 단계;를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030067490A KR20050031249A (ko) | 2003-09-29 | 2003-09-29 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030067490A KR20050031249A (ko) | 2003-09-29 | 2003-09-29 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050031249A true KR20050031249A (ko) | 2005-04-06 |
Family
ID=37236223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030067490A KR20050031249A (ko) | 2003-09-29 | 2003-09-29 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050031249A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742383B1 (ko) * | 2006-07-05 | 2007-07-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100929093B1 (ko) * | 2007-12-26 | 2009-11-30 | 재단법인서울대학교산학협력재단 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
| US7821007B2 (en) | 2007-01-09 | 2010-10-26 | Samsung Mobile Display Co., Ltd. | Thin film transistor and flat panel display device |
| CN105047567A (zh) * | 2015-08-19 | 2015-11-11 | 武汉华星光电技术有限公司 | 一种薄膜晶体管及其制作方法 |
| CN105576034A (zh) * | 2015-12-15 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管元件及其制造方法 |
| CN109037037A (zh) * | 2018-09-27 | 2018-12-18 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
-
2003
- 2003-09-29 KR KR1020030067490A patent/KR20050031249A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742383B1 (ko) * | 2006-07-05 | 2007-07-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| US7821007B2 (en) | 2007-01-09 | 2010-10-26 | Samsung Mobile Display Co., Ltd. | Thin film transistor and flat panel display device |
| KR100929093B1 (ko) * | 2007-12-26 | 2009-11-30 | 재단법인서울대학교산학협력재단 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
| CN105047567A (zh) * | 2015-08-19 | 2015-11-11 | 武汉华星光电技术有限公司 | 一种薄膜晶体管及其制作方法 |
| CN105576034A (zh) * | 2015-12-15 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管元件及其制造方法 |
| CN109037037A (zh) * | 2018-09-27 | 2018-12-18 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
| WO2020062497A1 (zh) * | 2018-09-27 | 2020-04-02 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
| CN109037037B (zh) * | 2018-09-27 | 2023-09-01 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20170124523A (ko) | Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스 | |
| US7061019B2 (en) | Semiconductor circuit array substrate with a photo-electric sensor portion | |
| KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
| KR100955772B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2905680B2 (ja) | 薄膜トランジスターの製造方法 | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| KR20010019668A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| KR100585873B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| KR20050031249A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US8815692B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR101039471B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
| KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 | |
| KR100989200B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100887996B1 (ko) | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR101022569B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100916606B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 | |
| KR101050284B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR101040490B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |