KR101040490B1 - 액정 표시 장치용 어레이 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101040490B1 KR101040490B1 KR1020040021448A KR20040021448A KR101040490B1 KR 101040490 B1 KR101040490 B1 KR 101040490B1 KR 1020040021448 A KR1020040021448 A KR 1020040021448A KR 20040021448 A KR20040021448 A KR 20040021448A KR 101040490 B1 KR101040490 B1 KR 101040490B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pad
- layer
- electrode
- insulating film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 239000007769 metal material Substances 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 152
- 239000011229 interlayer Substances 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical class [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Chemical class 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 150000001844 chromium Chemical class 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 27
- 230000007797 corrosion Effects 0.000 abstract description 12
- 238000005260 corrosion Methods 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 description 61
- 239000010408 film Substances 0.000 description 48
- 230000008569 process Effects 0.000 description 32
- 239000004065 semiconductor Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 210000002858 crystal cell Anatomy 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000003487 electrochemical reaction Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- -1 acrylic organic compound Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B03—SEPARATION OF SOLID MATERIALS USING LIQUIDS OR USING PNEUMATIC TABLES OR JIGS; MAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
- B03C—MAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
- B03C1/00—Magnetic separation
- B03C1/02—Magnetic separation acting directly on the substance being separated
- B03C1/025—High gradient magnetic separators
- B03C1/031—Component parts; Auxiliary operations
- B03C1/033—Component parts; Auxiliary operations characterised by the magnetic circuit
- B03C1/0335—Component parts; Auxiliary operations characterised by the magnetic circuit using coils
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
- B09B—DISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
- B09B3/00—Destroying solid waste or transforming solid waste into something useful or harmless
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명은 폴리 실리콘형 액정 표시 장치용 어레이 기판에서, 게이트 배선을 투명 전도성 물질과 금속 물질의 2중 구조로 형성하고 이를 회절 노광을 이용하여 패터닝함으로써 패드부에서 금속층이 노출되어 전식 또는 부식이 발생하지 않도록 하여 박막트랜지스터 소자의 특성이 향상된 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하고, 게이트 패드 및 데이터 패드부의 노출을 방지하는 공정이 마스크의 증가나 별도의 장치 없이 단순하게 이루어지는 특징이 있다.
패드부, 투명 전도성 물질, 마스크
Description
도 1은 종래 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치를 나타내는 평면도.
도 2a 및 도 2b는 종래 액정표시장치에 구비되는 화소부 박막트랜지스터 및 구동회로부 CMOS 박막트랜지스터의 구조를 각각 나타낸 단면도.
도 3은 종래 액정표시장치의 제조방법을 나타낸 공정 흐름도.
도 4는 종래 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치를 나타내는 평면도.
도 5는 도 4에서 박막트랜지스터부의 일부를 A-A'로 단면하고 게이트, 데이터 패드부를 B-B', C-C'로 단면하여 보여주는 도면.
도 6은 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판에서 일부를 보여주는 평면도.
도 7은 도 6에서 박막트랜지스터부를 D-D'로 단면하고 게이트, 데이터 패드를 E-E', F-F'로 단면하여 보여주는 도면.
도 8은 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법을 보여주는 공정 흐름도.
도 9a 내지 9f는 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법을 보여주는 도면.
<도면의 주요부분에 대한 부호 설명>
401 : 기판 402 : 게이트 배선
403 : 데이터 배선 406 : 게이트 전극
408 : 소스 전극 410 : 드레인 전극
412 : 게이트 절연막 414 : 액티브층
414S, 414D : 소스 및 드레인 영역
414C : 채널 영역 414L : LDD영역
416 : 버퍼층 418 : 보호막
420 : 화소 콘택홀 424S, 424D : 소스 및 드레인 콘택홀
426 : 층간 절연막 450 : 캐패시터 전극
460 : 화소 전극 480a : 게이트 금속 물질
480b : 투명한 전도성 물질
482 : 게이트 패드 483 : 데이터 패드
485 : 게이트 패드 금속 486 : 데이터 패드 금속
490 : 게이트 패드 콘택홀 491 : 데이터 패드 콘택홀
본 발명은 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
통상, 액정 표시 장치(Liquid Crystal Display Device : LCD)는 비디오 신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정 패널에 비디오 신호에 해당하는 화상을 표시하게 된다.
이 경우, 액정 셀들을 스위칭하는 소자로서 통상 박막 트랜지스터(Thin Film Transistor : TFT)가 이용되고 있다.
이러한 액정 표시 장치에 이용되는 박막 트랜지스터는 반도체층으로 아몰퍼스(amorphous)실리콘 또는 폴리(poly) 실리콘을 이용한다.
상기 아몰퍼스 실리콘형 박막 트랜지스터는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있다.
그러나, 상기 아몰퍼스 실리콘형 박막 트랜지스터는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다.
이에 따라, 상기 아몰퍼스 실리콘형 박막 트랜지스터는 빠른 응답 속도를 필요로 하는 고해상도 표시 패널이나 게이트 드라이버 및 데이터 드라이버의 구동 소자로는 적용이 어려운 단점을 가지고 있다.
상기 폴리 실리콘형 박막 트랜지스터는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시 패널에 적합할 뿐만 아니라 주변 구동 회로들을 표시 패널에 내장할 수 있는 장점을 가지고 있다.
이에 따라, 상기 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치가 대두되고 있다.
도 1은 종래 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 종래 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치는 화소 매트릭스를 포함하는 화상 표시부(196)와, 상기 화상 표시부(196)의 데이터 배선들(104)을 구동하기 위한 데이터구동부(192)와, 화상 표시부(196)의 게이트 배선들(102)을 구동하기 위한 게이트 구동부(192)를 구비한다.
상기 화상 표시부(196)에는 액정 셀들이 매트릭스 형태로 배열되어 화상을 표시한다.
상기 액정 셀들 각각은 게이트 배선(102)과 데이터 배선(104)의 교차점에 접속된 스위칭 소자로서 n형 불순물이 주입된 폴리 실리콘을 이용한 박막 트랜지스터(TFT)에 의해 구동된다.
이러한 n형 박막 트랜지스터(130)는 게이트 배선(102)으로부터 스캔 펄스에 응답하여 데이터 배선(104)으로부터의 비디오 신호, 즉 화소 신호를 액정 셀에 충전되게 하고, 이에 따라 액정 셀은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
상기 게이트 구동부(194)는 게이트 제어 신호들에 의해 프레임(frame)마다 수평 기간씩 순차적으로 게이트 배선들(102)을 구동한다.
상기 게이트 구동부(194)에 의해 박막 트랜지스터들이 수평 배선 단위로 순차적으로 턴-온(turn-on)되어 데이터 배선(104)을 액정 셀과 접속시키게 된다.
상기 데이터 구동부(192)는 수평기간마다 다수의 디지털 데이터 신호를 샘플 링하여 아날로그 데이터 신호로 변환한다.
그리고, 상기 데이터 구동부(192)는 아날로그 데이터 신호를 데이터 배선들(104)에 공급한다.
이에 따라, 상기 턴-온된 박막 트랜지스터에 접속된 액정 셀들은 데이터 배선들(104) 각각으로부터의 데이터 신호에 응답하여 광투과율을 조절하게 된다.
이러한 게이트 구동부(194) 및 데이터 구동부(192)는 CMOS구조로 연결된 구동 소자를 포함하게 된다.
상기 구동 소자는 비교적 높은 전압의 스위칭을 위해 상대적으로 많은 양의 전류가 흐를 수 있도록 큰 채널폭(W1)을 갖는 하나의 거대 박막 트랜지스터로 이루어지게 된다.
이러한 구동소자는 빠른 응답 속도를 위해 폴리 실리콘(poly-silicon)이 이용된다.
그러면, 종래 액정표시장치에 구비되는 박막트랜지스터의 구조에 대하여 구체적으로 살펴 보기로 한다.
도 2a 및 도 2b는 종래 액정표시장치에 구비되는 화소부 박막트랜지스터 및 구동회로부 CMOS 박막트랜지스터의 구조를 각각 나타낸 단면도로서, 상기 화소부 및 구동회로부 모두 반도체층 상부에 게이트 전극이 위치하는 탑(top) 게이트형 박막트랜지스터에 관한 것이다.
도 2a의 화소부 박막트랜지스터부(I)는, 절연기판(201) 상부에 버퍼층(214)이 기판 전면에 걸쳐 형성되어 있고, 이 상부에는 반도체층(216)이 형성되어 있고, 상기 반도체층(216) 상의 중앙부에는 게이트 절연막(218), 게이트 전극(220)이 차례대로 적층되어 있다.
그리고, 상기 게이트 전극(220) 상부에는, 제 1, 2 반도체층 콘택홀(222a, 222b)을 포함하는 층간 절연막(224 ;interlayer)이 형성되어 있으며, 상기 제 1, 2 반도체층 콘택홀(222a, 222b)과 각각 연결되며, 상기 게이트 전극(220)과 일정간격 오버랩되는 위치에 소스 및 드레인 전극(226, 228)이 서로 일정간격 이격되어 형성되어 있다.
여기서, 상기 소스 및 드레인 전극(226, 228) 상부에는 드레인 콘택홀(230)을 포함하는 보호층(232)이 형성되어 있고, 상기 보호층(232) 상부에는 상기 드레인 콘택홀(230)을 통해 드레인 전극(228)과 연결되어 화소 전극(234)이 형성되어 있다.
또한 상기 반도체층(216)은, 상기 게이트 절연막(218)과 대응되는 영역은 활성화층(216a)을 이루고, 상기 소스 및 드레인 전극(226, 228)과 접촉되는 부분은 n+ 도핑 처리된 n형 불순물층(216c)을 이루며, 상기 활성화층(216a)과 n형 불순물층(216c) 사이의 드레인 전극(228)과 게이트 전극(220) 간의 정션(junction) 부분에는 LDD(Lightly Doped Drain)층(216b)이 위치한다.
상기 LDD층(216b)은 핫 캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑 처리하여 누설 전류의 증가를 막고 온 상태의 전류 손실을 막는 역할을 한다.
한편, 도 2b에 나타낸 바와 같이, 상기 구동회로부의 CMOS 구조 박막트랜지 스터는 n형 이온도핑 처리에 의한 채널(channel)을 갖는 박막트랜지스터부(II)와, p형 이온도핑 처리에 의한 채널을 갖는 박막트랜지스터부(Ⅲ)로 구성되며, 설명의 편의상 동일한 소자에 대해서는 II, Ⅲ 순서대로 부호를 함께 기재한다.
도 2b에 도시된 바와 같이, 버퍼층(214)이 형성된 투명기판(201) 상에는 n형 반도체층(240)과 p형 반도체층(242)이 서로 일정간격 이격되어 형성되어 있다. 그리고, n형 및 p형 반도체층(240, 242) 상부에는 각각 게이트 절연막(244a, 244b) 및 게이트 전극(246a, 246b)이 형성되어 있고, 상기 게이트 전극(246a, 246b) 상부에는 기판 전면에 걸쳐 반도체층 콘택홀(247a, 247b, 247c, 247d)을 포함하는 층간 절연막(224)이 형성되어 있다. 또한, 상기 층간 절연막(224) 상부에는 반도체층 콘택홀(247a, 247b, 247c, 247d)을 통해 각각 n형 및 p형 반도체층(240, 242)과 연결되어, 각각 소스 및 드레인 전극((250a, 252a),(250b, 252b))이 형성되어 있고, 상기 소스 및 드레인 전극((250a, 252a),(250b, 252b)) 상부에는 기판 전면에 걸쳐 보호층(232)이 형성되어 있다.
상기 n형 반도체층(240)은 상기 도 2a의 반도체층(216)과 같이 게이트 절연막(244a)과 접촉하는 영역을 활성화층(240a)으로 하고, 상기 소스 및 드레인 전극(250a, 252a)과 접촉하는 영역을 포함하여 n형 불순물층(240c)으로 하며, 그 사이 영역을 LDD층(240b)으로 구성한다.
또한, 상기 p형 반도체층(242)은 양전기로 충전된 캐리어를 이용하는 방식이므로, n형 박막트랜지스터부(II) 보다 캐리어의 열화 및 누설전류의 영향이 크지 않으므로, 별도의 LDD층을 구성하지 않고, 상기 제 2 게이트 절연막(244b)과 접촉 하는 영역을 활성화층(242a)으로 하고, 상기 활성화층(242a)의 외곽영역을 p형 불순물층(242b)으로 구성하여 이루어진다.
이하, 도 3을 참조하여 종래 액정표시장치에 구비되는 화소부의 박막트랜지스터 및 구동회로부의 CMOS 구조 박막트랜지스터의 제조공정에 대하여 간략하게 살펴보기로 한다. 도 3은 종래 액정표시장치의 제조방법을 나타낸 공정 흐름도이다.
도 3에 나타낸 제조공정의 각 단계에서는 감광성 포토 레지스트(PR ; photo resist)를 이용한 포토리소그래피(Photolithography) 공정(이하, 마스크 공정으로 약칭함)이 수반된다.
도시된 바와 같이, 먼저 절연기판 상에 활성화층(active layer)을 형성한다(단계 S101).
좀 더 부연하여 설명하면, 먼저 투명 절연기판 상에 약 3000Å 두께의 버퍼층(buffer layer)을 형성한다. 여기서, 상기 버퍼층을 이루는 물질로는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)과 같은 무기절연막이 주로 이용된다. 이후, 상기 버퍼층이 형성된 기판 상에 약 550Å 두께로 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후, 결정화 단계를 통해 다결정 또는 단결정 실리콘과 같은 결정질 실리콘을 형성한다. 그리고, 이 결정질 실리콘에 대하여 제 1 마스크 공정에 의해 활성화층으로 형성하는 단계이다.
이후, 게이트 절연막 및 게이트 전극을 형성하는 공정이 수행된다(단계 S102). 여기서는, 상기 활성화층이 형성된 기판 상에, 약 1000Å의 실리콘 질화막, 2000Å의 몰리브덴(Mo)을 연속해서 증착한 후, 제 2 마스크 공정을 통해 게이트 절 연막 및 게이트 전극을 형성한다.
그리고, n형 반도체층을 형성하는 단계가 수행된다(단계 S103). 여기서는, 상기 게이트 절연막 및 게이트 전극이 형성된 기판 상에, n- 도핑처리를 하여 LDD층을 형성한 후, 제 3 마스크 공정을 통해 n+ 도핑이 처리된 n형 불순물층을 형성한다.
이어서, p형 반도체층을 형성하는 단계가 수행된다(단계 S104). 여기서는, 상기 n형 불순물층이 형성된 기판 상에, 제 4 마스크 공정을 통해 p+ 도핑처리된 p형 불순물층을 형성한다.
그리고, 층간 절연막을 형성하는 단계가 수행된다(단계 S105). 여기서는, 상기 p형 불순물층이 형성된 기판 상에, 약 7000Å의 실리콘 질화막 또는 실리콘 산화막과 같은 무기절연막을 증착한 후, 제 5 마스크 공정에 의해 반도체층과의 접촉을 위한 콘택홀을 층간 절연막에 형성한다.
다음으로는, 소스 및 드레인 전극을 형성하는 단계가 수행된다(단계 S106). 이 단계에서는, 상기 층간 절연막이 형성된 기판 상에, 약 500Å의 몰리브덴과, 약 3000Å의 알루미늄 네오듐(AlNd)을 차례대로 증착한다. 그리고, 제 6 마스크 공정에 의해 일괄 에칭을 수행하여, 상기 단계 S105에서 형성된 콘택홀을 통해 불순물층과 연결되는 소스 및 드레인 전극을 형성한다.
이후, 보호층을 형성하는 단계가 수행된다(단계 S107). 이 단계에서는, 상기 소스 및 드레인 전극이 형성된 기판 상에, 약 4000Å의 실리콘 질화막을 증착하고, 이 실리콘 질화막의 수소화 열처리과정을 거친다. 이때, 상기 수소화 열처리 과정 은, 어닐링 단계를 포함하여 실리콘 질화막에 포함된 수소를 저면에 몰아주기 위한 공정으로서, 일반적으로 380℃에서 질소(N2)가스를 이용하여 1 회 실시된다.
그리고, 화소부 박막트랜지스터부(I)에 있어서는, 제 7 마스크 공정에 의해 상기 드레인 전극과의 접촉을 위한 드레인 콘택홀을 보호층에 형성한다.
이어서, 화소 전극을 형성하는 단계가 수행된다(단계 S108). 이 단계에서는, 화소부 박막트랜지스터부(I)에 해당하는 공정으로서, 상기 보호층이 형성된 기판 상에 약 400Å 두께의 ITO(Indium Tin Oxide)를 증착한다. 그리고, 제 8 마스크 공정에 의해 단계 S107에서 형성된 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소전극을 형성한다.
이상에서 설명된 액정표시장치 및 그 제조방법에 의하면, 총 8 번의 마스크 공정을 필요로 하게 된다. 그런데, 이용되는 마스크 공정의 숫자가 줄어들게 되는 경우에는, 액정표시장치의 제조 공정이 보다 단순해질 수 있게 된다. 또한, 액정표시장치의 제조 공정이 보다 단순해짐에 따라 제조 원가가 절감되는 효과가 발생된다.
이에 따라, 액정표시장치를 제조함에 있어, 이용되는 마스크 공정의 숫자를 줄일 수 있는 새로운 제조 공정에 대한 연구가 활발하게 진행되고 있는 실정이다.
소스 및 드레인 전극 형성하기 전에 화소 전극을 형성하고, 소스 콘택홀, 드레인 콘택홀 및 화소 콘택홀을 동시에 형성함으로써 마스크 공정수를 줄일 수 있다.
도 4는 종래 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치를 나타내는 평면도이며, 도 5는 도 4에서 박막트랜지스터부의 일부를 A-A'로 단면하고 게이트, 데이터 패드부를 B-B', C-C'로 단면하여 보여주는 도면이다.
도 4에 도시된 바와 같이, 종래 폴리 실리콘형 박막 트랜지스터는 투명기판(301) 상부에 버퍼층(316)이 기판(301) 전면에 걸쳐 형성되어 있고, 이 상부에는 있는 액티브층(314)이 형성되어 있다.
상기 액티브층(314)은 n+이온이 주입된 소스 영역(314S)과 드레인 영역(314D)이 형성되며, 상기 소스 영역(314S)과 드레인 영역(314D) 사이에 채널 영역(314C)을 포함하며, 상기 소스 영역(314S)과 채널 영역(314C), 상기 드레인 영역(314D)과 채널 영역(314C) 사이에 LDD영역(314L)을 포함한다.
여기서, 상기 LDD 영역(314L)은 핫캐리어(hot carrier)들을 분산시키기 위한 목적으로, 누설 전류의 증가를 막고 온(ON) 상태에서의 전류의 손실을 막는 역할을 한다.
상기 액티브층(214) 상에는 게이트 절연막(312)이 적층되어 있다.
그리고, 상기 액티브층(314) 상에는 게이트 배선(302) 및 게이트 전극(306)이 형성되어 있으며, 상기 게이트 배선(302)에서 연장되어지는 게이트 패드(382) 및 캐패시터 전극(350)이 형성되어 있다.
그리고, 상기 게이트 전극(306) 상부에는, 제 1 층간 절연막(326)이 형성되어 있으며, 상기 제 1 층간 절연막(326) 상에는 투명한 전도성 물질로 이루어지는 화소 전극(360)이 형성되어 있다.
그리고, 상기 화소 전극(360) 상에는 제 2 층간 절연막(328) 및 보호막(318)이 형성된다.
또한, 상기 보호막(318) 상에는 상기 게이트 절연막(312) 제 1, 2 층간 절연막(326, 328) 및 보호막(318)을 관통하는 소스 콘택홀(324S), 드레인 콘택홀(324D), 게이트 패드 콘택홀(390)이 형성된다.
상기 소스 콘택홀(324S)을 통해서 소스 전극(308)이 액티브층(314)의 소스 영역(314S)과 콘택하고, 상기 드레인 콘택홀(324D)을 통해서 드레인 전극(310)이 액티브층(314)의 드레인 영역(314D)과 콘택한다.
그리고, 상기 드레인 전극(310)은 제 2 층간 절연막(328) 및 보호막(318)을 관통하는 화소 콘택홀(320)에 의해서 화소 전극(360)과 콘택한다.
그리고, 상기 게이트 패드(382)는 게이트 패드 콘택홀(390)을 통해서 일부 노출되며, 상기 소스 및 드레인 전극(308, 310) 금속으로 형성되는 게이트 패드 금속(385)이 접촉된다.
여기서, 상기 소스 전극(308)과 드레인 전극(310)은 소정 간격 이격하여 형성되며, 동일한 물질로 데이터 배선(303) 및 데이터 패드(383)가 형성된다.
이때, 도 5에 도시된 바와 같이, 기판(301) 상부에 버퍼층(316)이 기판(301) 전면에 걸쳐 형성되어 있고, 이 상부에는 게이트 절연막(312)이 적층되어 있으며, 상기 게이트 절연막(312) 상에 게이트 배선(302)과 게이트 전극(306) 물질과 동일한 공정으로 게이트 패드부(382)가 형성되어 있다.
그리고, 상기 게이트 패드부(382)가 형성되어 있는 기판(301)에 게이트 패드 콘택홀(390)을 포함하는 제 1, 2 층간절연막(328) 및 보호막(318)이 형성되어 있다.
이때, 상기 게이트 패드(382)의 경우, 전기적 신호가 가해져 동작하게 되면, 공기중에 노출되는 그린딩(grinding) 후에 게이트 패드(382)의 금속층이 공기중에 노출되면서 전기 화학 반응이 일어나게 되는데, 이로 인하여 게이트 금속의 일부분이 부식 및 전식되어 게이트 패드(382)의 손상을 초래한다.
즉, 상기 전기 화학 반응 중에 발생되는 미세한 전기적인 쇼크(electrical shock)에 의해 박막 트랜지스터에 데미지(damage)를 가하고, 상기 게이트 금속의 부식 및 전식에 의해 게이트 배선(302)의 저항이 증가하게 되어 소자의 특성이 저하되는 문제점이 있다.
또한, 도시하여 언급하지는 않았으나, 데이터 패드의 경우, 전기적 신호가 가해져 동작하게 되면, 공기중에 노출되는 그린딩 후의 소스 및 드레인 금속의 노출면에서 전기화학반응이 발생하게 되는데, 이로 인하여 소스 및 드레인 금속의 일부가 부식 및 전식되어 데이터 패드의 손상을 초래한다.
또한, 앞서 설명한 게이트 패드의 경우와 마찬가지로, 전기화학반응 중에 발생되는 미세한 전기적인 쇼크에 의해 박막트랜지스터에 데미지를 가하고, 상기 소스 및 드레인 금속의 부식 및 전식에 의해 데이터 배선의 저항이 증가하게 되어 소자의 특성을 저하시키는 문제점이 있다.
본 발명은 폴리 실리콘형 액정 표시 장치용 어레이 기판에서, 게이트 배선을 투명 전도성 물질과 금속 물질로 이루어지는 2중 구조로 형성하고 이를 회절 노광 방법을 이용하여 패터닝함으로써 패드부에서 금속층이 노출되어 전식 또는 부식이 발생하지 않도록 하는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 목적이 있다.
또한, 본 발명은 폴리 실리콘형 액정 표시 장치용 어레이 기판을 제조하는 데 있어서, 패드부의 노출을 방지하는 공정이 마스크의 증가나 별도의 장치 없이 단순한 액정 표시장치용 어레이 기판의 제조 방법을 제공하는 데 다른 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판 상에 형성되는 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 다결정 실리콘으로 형성되는 액티브층과; 상기 액티브층 상에 형성되는 게이트 절연막과; 상기 게이트 절연막 상에서 게이트 금속 물질과 투명한 전도성 물질의 2중 구조로 형성되는 게이트 패드 및 데이터 패드와, 게이트 배선 및 게이트 전극과; 상기 게이트 배선 상에 형성되는 층간 절연막과; 상기 층간 절연막 상에 형성되는 화소 전극과; 상기 게이트 배선과 교차하는 데이터 배선과, 상기 액티브층의 소스 영역과 접촉하는 소스 전극과, 상기 액티브층의 드레인 영역과 화소 전극에 접촉하는 드레인 전극을 포함하여 이루어지는 것을 특징으로 한다.
상기 데이터 배선의 일단은 데이터 패드와 접속하는 것을 특징으로 한다.
상기 게이트 금속 물질은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 또는 티타늄(Ti), 탄탈륨(Ta) 등의 계열중에서 선택된 하나의 물질인 것을 특징으로 한다.
상기 투명 전도성 물질은 상기 화소 전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin-Zinc Oxide)에서 선택되어진 하나로 하는 것을 특징으로 한다.
상기 게이트 패드, 데이터 패드로 구동 신호를 인가하는 구동 회로부와의 연결을 위한 회로 연결부는 상기 투명한 전도성 물질이 형성되지 않는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 다결정 실리콘의 액티브층을 형성하는 단계와; 상기 액티브층 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에서 게이트 금속 물질과 투명한 전도성 물질을 증착하는 단계와; 상기 증착된 게이트 금속 물질과 투명한 전도성 물질 상에 완전 노광부와 부분 노광부를 가지는 회절 마스크를 이용한 회절 노광 방법을 이용하여 2중 구조로 형성되는 게이트 패드 및 데이터 패드와, 게이트 배선 및 게이트 전극을 형성하는 단계와; 상기 게이트 배선 상에 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상에 화소 전극을 형성하는 단계와; 상기 게이트 배선과 교차하는 데이터 배선과, 상기 액티브층의 소스 영역과 접촉하는 소스 전극과, 상기 액티브층의 드레인 영역과 화소 전극에 접촉하는 드레인 전극 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 게이트 패드, 데이터 패드로 구동 신호를 인가하는 구동 회로부와의 연결을 위한 회로 연결부 상의 투명한 전도성 물질은 상기 회절 노광시 제거 되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.
도 6은 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판에서 일부를 보여주는 평면도이며, 도 7은 도 6에서 박막트랜지스터부를 D-D'로 단면하고 게이트, 데이터 패드를 E-E', F-F'로 단면하여 보여주는 도면이다.
도 6 및 도 7에 도시된 바와 같이, 본 발명에 따른 폴리 실리콘형 CMOS( complementary metal oxide semiconductor) 구조의 액정 표시 장치용 어레이 기판에서, 절연되게 교차하는 게이트배선 및 데이터배선과, 상기 게이트 배선(402) 및 데이터 배선(403)의 교차부에 위치하는 박막 트랜지스터(TFT)와, 상기 게이트 배선(402) 및 데이터 배선(403)의 교차로에 정의된 영역에 형성되어 박막 트랜지스터와 접속하는 화소 전극(460)이 형성되어 있다.
그리고, 상기 게이트 배선(402)에서 연장되어 끝단에 게이트 패드(482)가 형성되며, 상기 데이터 배선(403)에서 연장되어 끝단에 데이터 패드(483)가 형성된다.
이때, 상기 게이트 패드(482)와 데이터 패드(483)는 게이트 배선(402) 형성과 동일한 공정에서 형성되며, 상기 데이터 패드(483)는 데이터 배선(403) 형성시에 상기 데이터 배선(403)과 전기적으로 연결된다.
여기서, 상기 게이트 패드(482)와 데이터 패드(483)는 금속 물질과 투명 전도성 물질의 2중 구조로 형성되어 있으며, 상기 금속 물질로는 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 또는 티타늄(Ti), 탄탈륨(Ta) 등의 계열중에서 선택된 하나의 물질로 하고, 상기 투명 전도성 물질은 상기 화소 전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin-Zinc Oxide)에서 선택되어진 하나로 한다.
상기 박막 트랜지스터는 게이트 배선(402)으로부터의 스캔 펄스에 응답하여 상기 데이터 배선으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다.
이를 위하여, 상기 박막트랜지스터는 상기 게이트 배선(402)과 접속되는 게이트 전극(406)과, 상기 데이터 배선(403)에서 연장되는 소스 전극(408)과, 상기 소스 전극(408)과 소정 이격하는 드레인 전극(410)을 구비한다.
상기 드레인 전극(410)은 상기 투명 전도성 물질로 이루어지는 화소 전극(460)과 연결된다.
그리고, 상기 박막 트랜지스터는 상기 게이트 전극(406)과 중첩되는 위치에서 상기 소스 전극(408)과 드레인 전극(410) 사이의 채널을 형성하는 액티브층(414)을 더 구비한다.
상기 액티브층(414)은 상기 게이트 전극(406)과 중첩되는 채널 영역(414C)과, 상기 소스 전극(408)과 소스 콘택홀(424S)을 통해 접촉되며 n+이온이 주입된 소스 영역(414S)과, 상기 드레인 전극(410)과 드레인 콘택홀(424D)을 통해서 접촉 되며 n+이온이 주입된 드레인 영역(414D)과, 상기 채널 영역(414C)과 드레인 영역(424D), 채널 영역(414C)과 소스 영역(414S) 사이에 형성되는 LDD영역(414L)을 포함한다.
그리고, 상기 게이트 배선(402)과 평행하게 캐패시터 전극(450)이 형성되어 있으며, 상기 캐패시터 전극(450)은 화소 전극(460)과 소정 영역 중첩되게 형성되어 있다.
또한, 도시되지는 않았지만, 게이트 구동 회로부 및 데이터 구동 회로부는 CMOS 구조로 연결된 다수의 구동 p형 박막 트랜지스터와 n형 박막 트랜지스터를 포함하게 된다.
이때, 상기 n형 박막 트랜지스터는 비소나 인 불순물이 주입되며, 상기 p형 박막 트랜지스터는 액티브층(414)의 소스 및 드레인 영역(414S, 414D)에 붕소 불순물이 주입된다.
도 7에 도시된 바와 같이, 보다 구체적으로 설명하면, 박막트랜지스터부에는, 절연기판(401) 상부에 버퍼층(416)이 기판(401) 전면에 걸쳐 형성되어 있고, 상기 버퍼층(116) 상부에는 액티브층(414)이 형성되어 있다.
상기 액티브층(414)은 상기 게이트 전극(406)과 중첩되는 채널 영역(414C)과, 상기 소스 전극(408)과 소스 콘택홀(424S)을 통해 접촉되며 n+이온이 주입된 소스 영역(414S)과, 상기 드레인 전극(410)과 드레인 콘택홀(424D)을 통해서 접촉되며 n+이온이 주입된 드레인 영역(414D)과, 상기 채널 영역(414C)과 드레인 영역(414D), 채널 영역(414C)과 소스 영역(414S) 사이에 형성되는 LDD영역(414L)을 포함한다.
그리고, 상기 액티브층(414) 상의 중앙부에는 게이트 절연막(412), 게이트 전극(406)이 차례대로 적층되어 있으며, 소정 위치에 캐패시터 전극(450)이 상기 게이트 금속 물질로 형성되어 있다.
그리고, 상기 게이트 전극(406)과 연결되는 게이트 배선(402)의 일 끝단에는 게이트 패드(482)가 형성된다.
그리고, 상기 게이트 배선(402)과 직교하여 형성될 데이터 배선(403)의 일 끝단에는 데이터 패드(483)를 동일한 공정으로 형성한다.
이때, 상기 게이트 패드(482) 및 데이터 패드(483)는 게이트 금속 물질 상에 투명한 전도성 물질이 적층된 2중 구조로 이루어져 있다.
이는 패드부의 전식, 부식을 방지하기 위한 구조로서, 상기 게이트 금속 물질 상에 형성되어 있는 투명한 전도성 물질에 의해서 이를 방지할 수 있다.
이때, 상기 게이트 구동 회로부와 데이터 구동 회로부에 연결하기 위한 회로 연결부도 상기 게이트 금속 물질로 동일한 공정에서 형성하는데, 상기 회로 연결부에서 추후 다른 금속 물질과의 콘택 접촉시 접촉 저항을 낮추기 위하여 상기 투명한 전도성 물질을 제거한다.
상기 게이트 전극(406), 게이트 패드(482) 상에는 층간 절연막(426)이 형성되며, 상기 층간 절연막(426) 상의 화소 영역에는 화소 전극(460)이 패터닝되어 형성된다.
그리고, 상기 화소 전극(460) 상에 보호막(418)이 형성되며, 상기 보호막(418)에는 상기 보호막(418)과 층간 절연막(426)과 게이트 절연막(412)을 관통하여 소스 및 드레인 콘택홀(424S, 424D)이 형성되어 있으며, 상기 소스 및 드레인 콘택홀(424S, 424D)과 각각 연결되도록 소스 및 드레인 전극(408, 410)이 서로 일정 간격 이격되어 형성되어 있다.
그리고, 상기 드레인 전극(410)은 층간 절연막(426)과 보호막(418)을 관통하는 화소 콘택홀(420)에 의해서 연결되어 화소 전극(460)이 형성되어 있다.
이하, 상기 폴리 실로콘형 액정 표시 장치용 어레이 기판의 제조 방법에 대해서 구체적으로 설명한다.
도 8은 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법을 보여주는 공정 흐름도이고, 도 9a 내지 9f는 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법을 보여주는 도면이다.
먼저, 도 9a에 나타낸 바와 같이, 기판(401) 위의 전체 영역에 버퍼층(416)이 형성된다.
여기서, 상기 버퍼층(416)을 이루는 물질로는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)과 같은 무기절연막이 주로 이용된다.
그리고, 도 9b에 도시된 바와 같이, 상기 버퍼층(416) 위의 소정 영역에 n형 박막 트랜지스터 및 p형 박막 트랜지스터 각각의 액티브층(414)이 형성된다(단계 S201).
이를 상세히 설명하면, 상기 버퍼층(416)이 형성된 기판(401) 상에 PECVD, 스퍼터링(sputtering) 등의 증착 방법을 통해 아몰퍼스 실리콘(a-si)막이 전면 증 착된다.
이후, 상기 아몰퍼스 실리콘막에 혼입된 수소에 의해 추후에 진행되는 결정화공정의 효율저하를 방지하기 위하여 상기 아몰퍼스 실리콘막을 약 400℃의 온도로 가열하는 탈수소공정이 진행된다.
이 탈수소공정에 의해 아몰퍼스 실리콘막에 혼입된 수소는 제거된다. 상기 수소가 제거된 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다.
이어서, 상기 폴리실리콘막에 포토레지스트가 전면 형성되고 포토리쏘그래피(photolithography)공정을 통하여 상기 포토레지스트가 패터닝되어 포토레지스트 패턴이 형성되며, 상기 포토레지스트 패턴을 마스크로 이용한 식각 공정에 의해서 상기 폴리실리콘막이 패턴닝되어 상기 n형, p형 박막 트랜지스터의 액티브층(414)이 형성된다. (이때, 상기 포토레지스트 패턴은 제거된다.)
도 9c에 도시된 바와 같이, 상기 액티브층(414)이 형성된 기판(401) 상에 게이트 절연막(412)이 형성되고, 상기 게이트 절연막(412) 상에 게이트 금속 물질(480a)과 투명 전도성 물질(480b)이 2중 구조로 적층된다.
상기 게이트 절연막(412)을 이루는 물질로는 SiO2 등의 무기 절연물질이 주로 이용된다.
그리고, 상기 게이트 절연막(412) 상에 게이트 전극(406) 및 패드부(482, 483)를 포함하는 게이트 배선(402)을 형성하기 위한 게이트 금속 물질(480a)이 증 착되고, 상기 게이트 금속 물질(480a) 상에는 투명한 전도성 물질(480b)이 증착된다.
이때, 상기 게이트 패드(482)와 데이터 패드(483)는 게이트 금속 물질(480a)과 투명 전도성 물질(480b)의 2중 구조로 형성되어 있으며, 상기 게이트 금속 물질(480a)로는 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 또는 티타늄(Ti), 탄탈륨(Ta) 등의 계열중에서 선택된 하나의 물질로 하고, 상기 투명 전도성 물질(480b)은 상기 화소 전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin-Zinc Oxide)에서 선택되어진 하나로 한다.
여기서, 상기 게이트 금속 물질(480a) 및 투명한 전도성 물질(480b)의 2중 구조로 형성하는 게이트 패드(482) 형성시에 데이터 패드(483)도 동일한 공정으로 형성한다.
그리고, 도 9d에 도시된 바와 같이, 상기 게이트 금속 물질(480a) 및 투명한 전도성 물질(480b)의 2중 구조로 형성된 기판(401) 전면에 포토 레지스트를 이용한 포토리쏘그래피방법을 이용하여 패터닝한 후, 이를 마스크로 이용하여 상기 게이트 금속 물질(480a) 및 투명한 전도성 물질(480b)이 패터닝됨으로써 게이트 전극(406) 및 패드부(482, 483)를 포함하는 게이트 배선(402)이 형성된다(단계 S202).
이때, 상기 게이트 금속 물질(480a) 및 투명한 전도성 물질(480b)의 2중 구조를 패터닝하기 위하여 회절 마스크를 이용한 회절노광 방법을 이용하며, 이는 상기 투명한 전도성 물질만을 제거하는 공정을 별도의 마스크를 이용하여 진행하지 않기 위함이다.
상기 회절 마스크는 광이 그대로 통과시키는 부분과 격자로 이루어져 광의 회절 및 소멸 현상을 이용하여 광을 일부만 통과시키는 부분과 광을 완전히 차단시키는 부분으로 이루어져 있어, 상기 게이트 금속 물질 및 투명한 전도성 물질의 2중 구조의 배선에서 일부 영역의 투명한 전도성 물질을 제거한다.
여기서, 상기 패드부(482, 483)는 게이트 금속 물질(480a)과 투명한 전도성 물질(480b)의 2중 구조를 가지도록 함으로써 상기 패드부(482, 483)의 부식 및 전식을 방지한다.
또한, 상기 투명한 전도성 물질(480b)은 저항의 크기가 크며, 상기 게이트 금속 물질(480a)과 투명한 전도성 물질(480b) 사이에서 접촉 저항이 크므로, 상기 패드부(482, 483)와 게이트, 데이터 구동 회로부의 연결을 위한 회로 연결부(도시되지 않음)에는 상기 투명한 전도성 물질(480b)을 제거하는 것이 바람직하다.
그리고, 상기 게이트 전극(406)을 마스크로 이용하여 n형 박막 트랜지스터 및 p형 박막 트랜지스터에 n- 이온을 주입하여 상기 n형 박막 트랜지스터 및 p형 박막 트랜지스터의 액티브층(414)에 LDD영역(414L)과 채널 영역(414C)을 형성한다.
그리고, 마스크를 이용한 포토리쏘그래피 방법을 이용하여 n형 박막 트랜지스터의 액티브층(414)에 소스 영역(414S)과 드레인 영역(414D)을 형성하는데, 포토 레지스트 패턴이 n형 박막 트랜지스터의 액티브층(414)의 일부 영역과 중첩되게 형성하고, p형 박막 트랜지스터의 액티브층(414)이 완전히 중첩되게 형성하여 n+ 이온을 주입함으로써 액티브층(414)에 소스 영역(414S)과 드레인 영역(414D)이 형성된다.
도시되지는 않았으나, p형 박막 트랜지스터의 액티브층(414)에 소스 영역(414S)과 드레인 영역(414D)을 형성하기 위하여 마스크를 이용한 포토리쏘그래피 방법을 사용하는데, 포토 레지스트 패턴이 p형 박막 트랜지스터를 제외한 전 영역을 덮도록 형성하고 p+ 이온을 주입함으로써 p형 박막 트랜지스터의 액티브층(414)에 소스 영역(414S), 드레인 영역(414D)이 형성된다.
이어서, 도 9e에 도시된 바와 같이, 상기 게이트 전극(406), 패드부(482, 483)가 형성된 기판(401) 전면에 층간 절연막(426)을 형성하고 포토리쏘그래피 방법을 이용하여 화소 전극(460)을 형성한다(단계 S203).
상기 층간 절연막(426)을 이루는 물질은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질이 이용될 수 있다.
상기 화소 전극(460)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin-Zinc Oxide)등이 이용된다.
그리고, 도 9f에 도시된 바와 같이, 상기 화소 전극(460)이 형성된 기판(401) 전면에 보호막(418)을 PECVD, 스퍼터링 등의 방법을 이용하여 증착하고, 소스 및 드레인 전극(408, 410)을 형성한다(단계 S204).
이때, 상기 보호막(418)을 형성하기 이전에 층간 절연막(도시되지 않음)을 더 형성할 수 있다.
상기 보호막(418)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질 또는, 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(Benzocyclobutene), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유전상수가 작은 유기절연물질이 이용될 수도 있다
그리고, 상기 보호막(418)을 관통하는 콘택홀을 형성하는데, 상기 액티브층(414)의 소스 영역(414S)을 노출하는 소스 콘택홀(424S)과, 상기 액티브층(414)의 드레인 영역(414D)을 노출하는 드레인 콘택홀(424D)과, 상기 화소 전극(460)을 노출시키는 화소 콘택홀(420)과, 상기 패드부(482, 483)의 일부를 노출시키는 게이트 패드 콘택홀(490) 및 데이터 패드 콘택홀(491)을 형성한다.
그리고, 상기 소스 및 드레인 전극(408, 410)은 포토리쏘그래피 공정을 이용하여 소스 및 드레인 전극 금속을 패터닝하며, 상기 소스 및 드레인 전극(408, 410)은 서로 소정 이격하며 보호막(418), 층간 절연막(426) 및 게이트 절연막(412)을 관통하는 소스 콘택홀(424S)을 통하여 소스 전극(408)이 액티브층(414)의 소스 영역(414S)과 접촉하며, 상기 보호막(418), 층간 절연막(426) 및 게이트 절연막(412)을 관통하는 드레인 콘택홀(424D)을 통하여 드레인 전극(410)이 접촉된다.
또한, 상기 2중 구조로 형성된 데이터 패드(483)는 보호막(418)과 층간 절연막(426)을 관통하는 데이터 패드 콘택홀(491)에 의해서 소스 및 드레인 전극 금속 물질인 데이터 패드 금속(486)과 접촉한다.
그리고, 상기 게이트 패드(482)는 게이트 패드 콘택홀(490)을 통해서 일부 노출되며, 상기 소스 및 드레인 전극(408, 410) 금속으로 형성되는 게이트 패드 금속(485)이 접촉된다.
상기 소스 및 드레인 전극 금속으로는 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(Mo alloy)등이 이용된다.
이와 같이, 본 발명에 따른 폴리 실리콘형 액정 표시 장치의 제조 방법에 의하면 패드부가 금속 물질과 투명한 전도성 물질의 2중 구조로 이루어지므로 패드부의 전식 및 부식 등의 문제점을 방지할 수 있다.
또한, 게이트 배선 형성시에 게이트 금속 물질과 투명한 전도성 물질을 적층하고 회절 노광을 이용하여 식각함으로써 마스크의 증가 없이 형성할 수 있다.
이상, 본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 폴리 실리콘형 액정 표시 장치용 어레이 기판에서 게이트 배선을 투명 전도성 물질과 금속 물질의 2중 구조로 형성하고 이를 회절 노광을 이용하여 패터닝함으로써 패드부에서 금속층이 노출되어 전식 또는 부식이 발생하지 않도록 하여 불량을 방지하여 소자의 특성을 향상시키는 효과가 있다.
Claims (9)
- 기판 상에 형성되는 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 다결정 실리콘으로 형성되는 액티브층과;상기 액티브층 상에 형성되는 게이트 절연막과;상기 게이트 절연막 상에 배치되며, 게이트 금속 물질과 투명한 전도성 물질의 2중 구조로 형성되는 게이트 패드 및 데이터 패드와, 상기 게이트 금속 물질의 단일층으로 형성된 게이트 배선 및 게이트 전극과;상기 게이트 배선 상에 형성되는 층간 절연막과;상기 층간 절연막 상에 형성되는 화소 전극과;상기 화소 전극을 포함하는 상기 층간 절연막상에 형성된 보호막과;상기 보호막상에 배치되며 상기 게이트 배선과 교차하는 데이터 배선과, 상기 액티브층의 소스 영역과 접촉하는 소스 전극과, 상기 액티브층의 드레인 영역과 화소 전극에 접촉하는 드레인 전극과;상기 보호막상에 배치되어 상기 게이트 패드와 연결된 게이트 패드 금속;상기 게이트 패드, 데이터 패드 각각과 구동 신호를 인가하는 구동회로부를 서로 연결하며 상기 게이트 금속 물질로만 형성된 회로 연결부;를 포함하며,상기 게이트 배선은 상기 게이트 패드의 게이트 금속 물질의 연장으로 형성되는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 데이터 배선의 일단은 데이터 패드와 접속하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 게이트 금속 물질은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 또는 티타늄(Ti), 탄탈륨(Ta) 등의 계열중에서 선택된 하나의 물질인 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 1항에 있어서,상기 투명 전도성 물질 및 상기 화소 전극 각각은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin-Zinc Oxide)에서 선택되어진 하나로 하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 삭제
- 기판 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 다결정 실리콘의 액티브층을 형성하는 단계와;상기 액티브층 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에서 게이트 금속 물질과 투명한 전도성 물질을 증착하는 단계와;상기 증착된 게이트 금속 물질과 투명한 전도성 물질 상에 완전 노광부와 부분 노광부를 가지는 회절 마스크를 이용한 회절 노광 방법을 이용하여 2중 구조로 형성되는 게이트 패드 및 데이터 패드와, 상기 게이트 금속 물질로 이루어진 단일층의 게이트 배선 및 게이트 전극을 형성하는 단계와;상기 게이트 배선 상에 층간 절연막을 형성하는 단계와;상기 층간 절연막 상에 화소 전극을 형성하는 단계와;상기 화소 전극을 포함한 상기 층간 절연막 상에 보호막을 형성하는 단계와;상기 보호막 상에 상기 게이트 배선과 교차하는 데이터 배선과, 상기 액티브층의 소스 영역과 접촉하는 소스 전극과, 상기 액티브층의 드레인 영역과 화소 전극에 접촉하는 드레인 전극 형성하는 단계를 포함하며,상기 게이트 배선은 상기 게이트 패드의 게이트 금속 물질의 연장으로 형성되는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 6항에 있어서,상기 게이트 패드, 데이터 패드로 구동 신호를 인가하는 구동 회로부와의 연결을 위한 회로 연결부 상의 투명한 전도성 물질은 상기 회절 노광시 제거 되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 2항에 있어서,상기 보호막 상에 배치되며 상기 데이터 패드와 접속하는 데이터 패드 금속을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 6항에 있어서,상기 보호막 상에 소스 전극과 드레인 전극을 형성하는 단계에서,상기 보호막 상에 상기 게이트 패드와 상기 데이터 패드 각각과 연결된 게이트 패드 금속과 데이터 패드 금속이 더 형성되는 액정 표시 장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021448A KR101040490B1 (ko) | 2004-03-30 | 2004-03-30 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021448A KR101040490B1 (ko) | 2004-03-30 | 2004-03-30 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050096305A KR20050096305A (ko) | 2005-10-06 |
| KR101040490B1 true KR101040490B1 (ko) | 2011-06-09 |
Family
ID=37276405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040021448A KR101040490B1 (ko) | 2004-03-30 | 2004-03-30 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101040490B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105158996A (zh) * | 2015-10-13 | 2015-12-16 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980033012A (ko) * | 1996-10-21 | 1998-07-25 | 윤종용 | 평면 구동 방식의 액정 표시 장치 |
| KR20000032042A (ko) * | 1998-11-12 | 2000-06-05 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR20040013537A (ko) * | 2002-08-07 | 2004-02-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
-
2004
- 2004-03-30 KR KR1020040021448A patent/KR101040490B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980033012A (ko) * | 1996-10-21 | 1998-07-25 | 윤종용 | 평면 구동 방식의 액정 표시 장치 |
| KR20000032042A (ko) * | 1998-11-12 | 2000-06-05 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR20040013537A (ko) * | 2002-08-07 | 2004-02-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050096305A (ko) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2881785B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| US7407841B2 (en) | Liquid crystal display panel and method of fabricating thereof | |
| CN102468232B (zh) | 制造阵列基板的方法 | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20060256251A1 (en) | Polycrystalline liquid crystal display device and method of fabricating the same | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20060077895A (ko) | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US20020015918A1 (en) | Method of fabricating liquid crystal display device having shorting bars | |
| KR20040110019A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101211265B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN102064179A (zh) | 显示设备的阵列基板及其制造方法 | |
| KR101040490B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| KR20080000691A (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR20050031249A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| KR20060127645A (ko) | Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR100956938B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20050045126A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100939918B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20070109612A (ko) | 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법 | |
| KR20080048684A (ko) | 박막 트랜지스터, 이를 이용한 박막 트랜지스터 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 9 |