CN102064179A - 显示设备的阵列基板及其制造方法 - Google Patents

显示设备的阵列基板及其制造方法 Download PDF

Info

Publication number
CN102064179A
CN102064179A CN2010102087228A CN201010208722A CN102064179A CN 102064179 A CN102064179 A CN 102064179A CN 2010102087228 A CN2010102087228 A CN 2010102087228A CN 201010208722 A CN201010208722 A CN 201010208722A CN 102064179 A CN102064179 A CN 102064179A
Authority
CN
China
Prior art keywords
layer
grid
contact hole
pattern
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102087228A
Other languages
English (en)
Other versions
CN102064179B (zh
Inventor
崔熙东
徐诚模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102064179A publication Critical patent/CN102064179A/zh
Application granted granted Critical
Publication of CN102064179B publication Critical patent/CN102064179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

显示设备的阵列基板及其制造方法。一种用于显示设备的阵列基板包括：位于基板上的栅极；栅绝缘层；有源层；位于所述基板的表面上的层间绝缘层，并且所述层间绝缘层包括第一有源接触孔和第二有源接触孔；第一欧姆接触层和第二欧姆接触层；位于所述第一欧姆接触层上的源极；位于所述第二欧姆接触层上的漏极；数据线，其位于所述层间绝缘层上并且连接到所述源极；位于所述层间绝缘层的表面上的第一钝化层；选通线，其位于所述第一钝化层上并通过所述第一栅接触孔接触所述栅极；位于所述第一钝化层的表面上的第二钝化层；以及像素电极，其位于所述第二钝化层上并通过所述漏接触孔接触所述漏极。

Description

显示设备的阵列基板及其制造方法
技术领域
本发明涉及用于显示设备的阵列基板，更具体地，涉及用于包括具有优良性能的薄膜晶体管的显示设备的阵列基板以及制造该阵列基板的方法。
背景技术
本申请要求2009年11月16日提交的韩国专利申请No.2009-0110377的优先权，此处以引证的方式并入其内容。
随着社会正式进入信息时代，将各种电信号表现为视觉图像的显示设备领域发展迅速。特别是，作为具有重量轻、外形薄和功耗低的特点的平板显示设备的液晶显示(LCD)设备或OELD设备被开发以用作阴极射线管式显示设备的替代品。
由于包括薄膜晶体管(TFT)作为开关元件的LCD设备(被称为有源矩阵LCD(AM-LCD)设备)具有高分辨率和显示运动图像的优良特性，所以AM-LCD设备得到了广泛的使用。
另一方面，由于OELD设备具有高亮度、低功耗和高对比度的优良特性，所以OELD设备已被广泛使用。此外，OELD设备具有高响应速度、低生产成本等优点。
LCD设备和OELD设备都需要包括薄膜晶体管(TFT)作为用于控制各像素区域的通断的开关元件的阵列基板。此外，OELD设备需要另一TFT作为用于驱动各像素区域中的有机电致发光二极管的驱动元件。
图1是用于显示设备的相关技术的阵列基板的一部分的截面图。为了便于解释，形成了TFT的区域被定义为开关区域TrA。
在图1中，阵列基板包括基板11，该基板11包括像素区域P和开关区域TrA。在基板11上，形成选通线(未示出)和数据线33以限定像素区域P。选通线和数据线33彼此交叉以限定像素区域。在像素区域P中的开关区域TrA中，形成栅极15，并且栅绝缘层18覆盖栅极15。包括有源层22和欧姆接触层26的半导体层28形成在栅绝缘层18上和驱动区域TrA中。有源层22由本征非晶硅形成，而欧姆接触层26由掺杂非晶硅形成。源极36和与源极36隔开的漏极38形成于半导体层28上。欧姆接触层26中对应于源极36和漏极38之间的空间的部分被去除，使得有源层22的中心通过源极36和漏极38之间的空间而露出。
栅极15、栅绝缘层18、半导体层28、源极36和漏极38构成了TFTTr。TFT连接到选通线、数据线33和TFT Tr。
在TFT Tr上形成包括漏接触孔45的钝化层42。漏接触孔45使TFTTr的漏极38露出。接触TFT Tr的漏极38的像素电极50形成于钝化层42上和各像素区域P中。在数据线33下面设置包括第一图案27和第二图案23的半导体图案29，其中该第一图案27由与欧姆接触层26相同的材料形成并与欧姆接触层26设置在同一层上，而该第二图案23由与有源层22相同的材料形成并且与有源层22设置在同一层上。
该有源层22在厚度上存在差异。也就是说，有源层22的通过源极36和漏极38之间的空间露出的中部具有第一厚度T1，而有源层22的其上形成有欧姆接触层26的侧部具有与第一厚度T1不同的第二厚度t2。(t1≠t2)有源层22中的厚度差由制造方法造成的。有源层22的厚度差使得TFT的特性劣化。
图2A到2E是示出了在相关技术的阵列基板中形成半导体层、源极和漏极的工艺的截面图。为了便于解释，未示出栅极和栅绝缘层。
在图2A中，在基板11上顺序地形成本征非晶硅层20、掺杂非晶硅层24和金属层30。通过涂敷光刻胶(PR)材料在金属层30上形成PR层(未示出)。对PR层进行曝光和显影，以形成第一PR图案91和第二PR图案92。第一PR图案91对应于形成了源极和漏极的部分并且具有第三厚度。第二PR图案92对应于位于源极和漏极之间的空间的部分并且具有小于第三厚度的第四厚度。
接着，在图2B中，对通过第一PR图案91和第二PR图案92露出的(图2A的)金属层30、位于金属层30下方的(图2A的)掺杂非晶硅层24和(图2A的)本征非晶硅层20进行蚀刻，以形成金属图案31、金属图案31下方的掺杂非晶硅图案25和掺杂非晶硅图案25下方的本征非晶硅图案22。
接着，在图2C中，通过灰化工艺去除(图2B的)第二PR图案92。同时，(图2B的)第一PR图案91的第三厚度减小，使得在金属图案31上形成厚度小于第三厚度的第三PR图案93。
接着，在图2D中，对由第三PR图案93露出的(图2C的)金属图案31的中部进行蚀刻，以形成源极36和与源极36隔开的漏极38。通过蚀刻金属图案31，掺杂非晶硅图案25的中部通过源极36和漏极38之间的空间而露出。
接着，在图2E中，对(图2D的)掺杂非晶硅图案25的露出的中部进行干蚀刻，以在源极36和漏极38下方形成欧姆接触层26。在这种情况下，在足够长的时间内执行用于掺杂非晶硅图案的露出的中部的干蚀刻工艺，以便完全去除掺杂非晶硅图案的露出的中部。通过干蚀刻掺杂非晶硅图案的露出的中部，本征非晶硅的有源层22的中部被部分地蚀刻。然而，有源层22的侧部没有被蚀刻，因为欧姆接触层26阻挡了有源层22的侧部。结果，有源层22具有厚度差(t1≠t2)。
如果未在足够长的时间内执行用于掺杂非晶硅图案的露出的中部的干蚀刻工艺来避免该厚度差，则掺杂非晶硅可能会残留在有源层22上，使得TFT的特性劣化。因此，需要在足够长的时间内对掺杂非晶硅图案的露出的中部执行干蚀刻工艺。
因此，在用于相关技术的阵列基板的上述制造工艺中，有源层中的厚度差是不可避免的结果，使得TFT的特性劣化。
此外，由于考虑到蚀刻厚度，有源层的本征非晶硅层应该以足够的厚度形成，例如，超过约因此产量减少并且生产成本增加。
通常，用于TFT的有源层由本征非晶硅形成。由于本征非晶硅的原子是随机排列的，它对光或电场存在亚稳态，使得作为TFT在稳定性上存在问题。此外，由于沟道中的载流子的迁移率相对较低，即0.1cm2/V·S～1.01cm2/V·S，因此驱动元件的使用存在限制。
为解决这些问题，引入了一种薄膜晶体管的制造方法，该薄膜晶体管包括通过利用激光束设备并通过结晶工艺将非晶硅结晶成多晶硅而形成的多晶硅的有源层。
然而，参照图3，该图示出了相关技术的包括多晶硅的有源层的阵列基板的截面图，需要掺杂工艺。也就是说，在包括TFT Fr的阵列基板51中，应当向多晶硅的半导体层55的中心区55a的两侧掺进高浓度杂质，以形成n+区55b。根据杂质类型，该区55b可以是p+区。因此，需要用于掺杂工艺的注入设备，所以需要新的生产线并且增加了生产成本。
发明内容
本发明涉及一种用于显示设备的阵列基板及其制造方法，其能够基本上克服因相关技术的局限和缺点带来的一个或更多个问题。
本发明的一个目的是提供一种包括具有改进的特性的薄膜晶体管的阵列基板。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种用于显示设备的阵列基板包括：位于基板上的栅极；栅绝缘层，其位于所述栅极上并且具有与所述栅极相同的平面面积和相同的平面形状；有源层，其位于所述栅绝缘层上并露出所述栅绝缘层的边缘；位于所述基板的表面上的层间绝缘层，该表面包括在该表面上形成的所述有源层，并且所述层间绝缘层包括第一有源接触孔和第二有源接触孔，所述第一有源接触孔和所述第二有源接触孔分别露出所述有源层的两侧；第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层和所述第二欧姆接触层分别通过所述第一有源接触孔和所述第二有源接触孔接触所述有源层；位于所述第一欧姆接触层上的源极；位于所述第二欧姆接触层上的漏极；数据线，其位于所述层间绝缘层上并且连接到所述源极；位于所述层间绝缘层的表面上的第一钝化层，该表面包括在该表面上形成的所述源极、所述漏极和所述数据线，所述第一钝化层、所述层间绝缘层和所述栅绝缘层具有露出所述栅极的一部分的第一栅接触孔；选通线，其位于所述第一钝化层上并通过所述第一栅接触孔接触所述栅极，所述选通线与所述数据线交叉；位于所述第一钝化层的表面上的第二钝化层，该表面包括在该表面上形成的所述选通线，所述第一钝化层和所述第二钝化层具有露出所述漏极的漏接触孔；以及像素电极，其位于所述第二钝化层上并通过所述漏接触孔接触所述漏极。
在本发明的另一方面，一种制造用于显示设备的阵列基板的方法包括以下步骤：在基板上形成栅极，在所述栅极上形成栅绝缘层，并在所述栅绝缘层上形成本征多晶硅的有源层，所述有源层露出所述栅绝缘层的边缘；在所述基板的表面上形成层间绝缘层，该表面包括在该表面上形成的所述有源层，并且所述层间绝缘层具有第一有源接触孔和第二有源接触孔，所述第一有源接触孔和所述第二有源接触孔分别露出所述有源层的两侧；形成通过所述第一有源接触孔和所述第二有源接触孔而分别接触所述有源层的两侧的第一欧姆接触层和第二欧姆接触层，在所述第一欧姆接触层上形成源极，在所述第二欧姆接触层上形成漏极，并且形成连接到所述源极的数据线；在所述层间绝缘层的表面上形成第一钝化层，该表面包括在该表面上形成的所述源极、所述漏极和所述数据线，所述第一钝化层包括露出所述栅极的第一栅接触孔；在所述第一钝化层上形成选通线，并且所述选通线通过所述第一栅接触孔接触所述栅极，所述选通线与所述数据线交叉；在所述第一钝化层的表面上形成第二钝化层，该表面包括在该表面上形成的所述选通线，所述第一钝化层和所述第二钝化层包括露出所述漏极的漏接触孔；以及在所述第二钝化层上形成像素电极，并且所述像素电极通过所述漏接触孔接触所述漏极。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
图1是用于OELD设备的相关技术的阵列基板的一部分的截面图。
图2A到2E是示出了在相关技术的阵列基板中形成半导体层、源极和漏极的工艺的截面图。
图3是相关技术的包括多晶硅的有源层的阵列基板的截面图。
图4A到4N是示出了根据本发明的阵列基板的制造工艺的截面图。
图5是示出了用于根据本发明的阵列基板的开关区域的平面图。
具体实施方式
下面将详细描述优选实施方式，在附图中例示出了其示例。
图4A到4N是示出了根据本发明的阵列基板的制造工艺的截面图。为了便于解释，形成了薄膜晶体管(TFT)的区域被定义为像素区域P中的开关区域TrA。
如图4A所示，通过沉积无机绝缘材料或涂敷有机绝缘材料在基板101上形成缓冲层103。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。缓冲层103的厚度为大约2000到大约
Figure BSA00000156079100061
当在约600至约800℃的温度下执行结晶工艺时，在没有缓冲层103的情况下当基板101在结晶工艺中直接暴露于高温时碱离子能够扩散到多晶硅中。通过缓冲层103能够避免这个问题。
接着，在缓冲层103上顺序地形成栅极材料层105、第一绝缘材料层108和本征非晶硅层111。
栅极材料层105包括掺杂非晶硅。或者，栅极材料层105包括具有大于约800℃的高熔点的金属材料。例如，用于栅极材料层105的金属材料包括钛(Ti)、钨(Tw)、诸如钼-钛合金(MoTi)的钼合金、钼(Mo)、钽(Ta)、铜(Cu)、Cu合金、以及上述材料的组合中的一种。此外，栅极材料层105具有由上述金属材料中的一种构成的第一层和由上述金属材料中的另一种构成的第二层。当栅极材料层105由掺杂硅形成时，栅极材料层的厚度为约500至约
Figure BSA00000156079100071
当栅极材料层105由上述金属材料形成时，栅极材料层的厚度为约100至约
Figure BSA00000156079100072
有利地为约100至约
Figure BSA00000156079100073
如果栅极材料层105由具有低于800℃的熔点的金属材料(即，铝(Al)或Al合金)形成，该金属材料在结晶工艺中熔化，使得该金属材料扩散到第一绝缘材料层108中。
第一绝缘材料层108包括无机绝缘材料或有机绝缘材料。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。第一绝缘材料层108的厚度为约500到
Figure BSA00000156079100074
本征非晶硅层111的厚度为约300到
Figure BSA00000156079100075
在相关技术的阵列基板中，考虑到用于欧姆接触层的干蚀刻工艺所蚀刻的厚度，本征非晶硅层的厚度在约
Figure BSA00000156079100076
以上。然而，由于本征非晶硅层111的多晶硅的(图4M的)有源层115没有暴露于干蚀刻工艺，所以在干蚀刻工艺之后本征非晶硅层的厚度没有减小。因此，本发明的本征非晶硅层具有比相关技术的厚度小的厚度，从而在生产成本和工艺时间上存在优势。
当缓冲层103、第一绝缘材料层108中各层由无机绝缘材料形成并且栅极材料层105由掺杂非晶硅形成时，通过化学气相沉积(CVD)装置(未示出)形成缓冲层103、栅极材料层105、第一绝缘材料层108和本征非晶硅层111中的所有层。通过改变提供给CVD装置的处理室的反应气体，可以顺序地沉积缓冲层103、栅极材料层105、第一绝缘材料层108和本征非晶硅层111。
以下，利用掺杂非晶硅的栅极材料层105来解释工艺。
接着，如图4B所示，执行结晶工艺以增加沟道中的迁移率，使得(图4A的)本征非晶硅层111结晶成本征多晶硅层112。该结晶工艺是固相结晶工艺或准分子激光退火工艺。例如，固相结晶工艺是在约600至约800℃温度下的热结晶工艺或在约600至700℃的温度下的交变磁场结晶工艺。
掺杂非晶硅的(图4的)栅极材料层105也通过上述结晶工艺转化为掺杂多晶硅层106。
另一方面，由于用于栅极材料层的上述金属材料具有约800℃以上的熔点，所以结晶工艺没有使栅极材料层变形。如果栅极材料层由具有相对较低的熔点的金属材料形成，则结晶工艺使该层变形。然而，栅极材料层由掺杂非晶硅或具有熔点在约800℃以上的上述金属材料形成，在结晶工艺中不存在问题。
接着，如图4C中所示，通过涂敷光刻胶(PR)材料在本征多晶硅层112上形成PR层(未示出)。在PR层上设置包括透射区域、阻挡区域和半透射区域的掩模(未示出)。半透射区域的透射率比透射区域小而比阻挡区域大。半透射区域包括用于控制透射率的多个狭缝或多个涂层。利用掩模对PR层进行曝光。
接着，对曝光的PR层进行显影，以形成第一PR图案191a、第二PR图案191b和第三PR图案191c。第一PR图案191a对应于开关区域TrA的中心并且具有第一厚度。即，第一PR图案191a对应于将要形成(图4N的)有源层115的区域。第二PR图案191b和第三PR图案191c分别设置在第一PR图案191a的两侧。即，第一PR图案191a位于第二PR图案191b和第三PR图案191c之间。开关区域TrA中的本征多晶硅层112覆盖有第一PR图案191a到第三PR图案191c，并且其它区域中的本征多晶硅层112被露出。第二PR图案191b和第三PR图案191c中的各图案具有比第一厚度小的第二厚度。
第二PR图案191b和第三PR图案191c具有不同的宽度，使得(图4M的)栅极114、(图4M的)栅绝缘层109和(图4M的)的有源层115的边缘呈阶梯形。结果，防止了(图4M的)的层间绝缘层122松动。此外，第二PR图案191b的宽度比第三PR图案191c的宽度更大，以提供使(图4M的)栅极114与(图4M的)选通线145接触的区域。由于栅极114和选通线145由不同层形成，因此需要形成使选通线145与栅极114接触的(图4N的)第二栅接触孔142的区域。
接着，如图4D所示，对(图4C的)露出的本征多晶硅层112以及露出的本征多晶硅层112下方的(图4C的)第一绝缘层108和(图4C的)掺杂多晶硅层106顺序地进行蚀刻，以在缓冲层103上形成掺杂多晶硅的栅极107、在栅极107上形成栅绝缘层110、并在栅绝缘层110上形成本征多晶硅图案113。栅极107、栅绝缘层110和本征多晶硅图案113位于开关区域TrA中并且为岛状。当栅极材料层105由具有约800℃以上的熔点的金属材料形成时，栅极107由该金属材料形成。除开关区域TrA之外的其它区域中的缓冲层103被露出来。
在本发明中，栅极107由掺杂多晶硅或具有约800℃以上的熔点的金属材料形成，以解决以下问题。在底栅型TFT的制造工艺中，通过对具有低电阻特性的金属材料进行沉积和构图，在基板上形成选通线和栅极，并且在栅极上方形成非晶硅的半导体层，并使栅绝缘层位于其间。为了使半导体层结晶，在相对较高的温度下(例如，600℃以上)执行结晶工艺。在结晶工艺中，使由金属材料构成的栅极和选通线变形。或者，由于结晶工艺中的热效应，栅极突出通过栅绝缘层，使得栅极与本征多晶硅层接触。这可以称作尖峰(spike)问题。然而，由于在本发明中栅极107由掺杂多晶硅或具有约800℃以上的熔点的金属材料形成，因此不存在问题。
接着，如图4E所示，对(图4D的)第一PR图案191a到第三PR图案191c执行灰化工艺以去除第二PR图案191b和第三PR图案191c并由第一PR图案191a形成第四PR图案191d。结果，通过去除第二PR图案191b和第三PR图案191c而露出本征多晶硅层113的两侧。如上所述，由于第二PR图案191b的宽度比第三PR图案191c大，所以本征多晶硅层113的左侧露出部分的面积比本征多晶硅层113的右侧露出部分大。
接着，如图4F所示，对(图4E的)露出的本征多晶硅层113进行蚀刻，以露出栅绝缘层110的边缘并且从第四PR图案191d下方的本征多晶硅图案113形成有源层115。有源层115相对于栅极107的中心向左侧倾斜，以提供用于(图4N的)第一栅接触孔124和(图4N的)第二栅接触孔142的区域。栅绝缘层110和栅绝缘层110下方的栅极107具有基本上相同的平面区域和相同的平面形状，以便彼此完全交叠。
接着，如图4G所示，对(图4F的)第四PR图案191d执行剥离工艺，以去除第四PR图案191d并露出有源层115。
接着，如图4H所示，通过沉积硅氧化物和硅氮化物中的一种或两种或者通过涂敷感光压克力和BCB中的一种或两种，来在有源层115上形成第二绝缘层(未示出)。即，第二绝缘层具有单层结构或双层结构，并且由无机绝缘材料或有机绝缘材料形成。第二绝缘层具有等于或大于栅极107和栅绝缘层110的厚度和的厚度。如果第二绝缘层的厚度小于栅极107和栅绝缘层110的厚度和，则第二绝缘层可以在栅极107和栅绝缘层110的端部具有不连续部分。
通过掩模工艺对第二绝缘层进行构图，以形成包括两个有源接触孔123和一个第一栅接触孔124的层间绝缘层122，其中该掩模工艺包括形成PR层的步骤、利用曝光掩模对PR层进行曝光的步骤、对PR层进行显影以形成PR图案的步骤、利用PR图案作为蚀刻掩模对第二绝缘层进行蚀刻的步骤、以及对PR图案进行剥离的步骤。通过有源接触孔123露出有源层115的两个侧部。有源层155的中部覆盖有层间绝缘层122在有源接触孔123之间的部分。覆盖了有源层155的中部的层间绝缘层122用作蚀刻阻止部(etch-stopper)。第一栅接触孔124使栅绝缘层110的一部分露出。第一栅接触孔124设置在有源层115的左侧。设置第一栅接触孔124，以形成使栅极107露出的(图4N的)第二栅接触孔142。
接着，如图4I所示，可以对包括层间绝缘层122的基板101执行利用缓冲氧化蚀刻剂(BOE：buffered oxide etchant)的清洁工艺。它可以称为BOE清洁工艺。在不执行该BOE清洁工艺的情况下，在有源层115上会形成热氧化层(未示出)。执行BOE清洁工艺以去除通过有源层123的热氧化层。
此外，当栅绝缘层110由硅氧化物形成时，通过BOE清洁工艺对栅绝缘层110通过第一栅接触孔124而露出的露出部分进行蚀刻，使得栅绝缘层110对应于第一栅接触孔124的厚度减小。
在BOE清洁工艺之后栅绝缘层110部分地保留下来，使得在刚完成BOE清洁工艺之后时栅极107不通过第一栅接触孔124而露出。如果完全去除栅绝缘层110以露出栅极107并且栅极107由掺杂多晶硅形成，则可以通过干蚀刻工艺对栅极107进行蚀刻，以形成(图4J的)欧姆接触层127a和127b。
通过减小栅绝缘层110的厚度，减少了用于形成(图4K的)第二栅接触孔142的工艺时间。然而，减小栅绝缘层110的厚度的工艺不是必需的。当栅绝缘层110由其它材料形成时，在BOE清洁工艺中不对栅绝缘层110进行蚀刻。
(图4A的)本征非晶硅层111直接暴露于600到800℃的高温下的结晶工艺，以形成有源层115。结果，在有源层115的顶面上形成了热氧化层(未示出)。热氧化层使得有源层115和欧姆接触层127a和127b(或屏障层)之间的欧姆接触特性劣化。因此，可以对有源层115执行BOE清洁工艺，以在形成欧姆接触层127a和127b(或屏障层)的步骤之前去除热氧化层。
接着，如图4J所示，通过沉积本征非晶硅在层间绝缘层122上形成具有约50到
Figure BSA00000156079100111
的厚度的屏障层(未示出)。通过分别沉积掺杂非晶硅和金属材料在屏障层上顺序地形成掺杂非晶硅层(未示出)和第一金属层(未示出)。掺杂非晶硅层的厚度为约100到300埃。第一金属层的金属材料包括铝(Al)、Al合金、铜(Cu)、Cu合金、钼(Mo)、Mo合金、铬(Cr)、Cr合金和钼钛合金(MoTi)。
本征非晶硅和本征多晶硅之间的接触强度大于掺杂非晶硅和本征多晶硅之间的接触强度。因此，本征非晶硅的屏障层位于有源层115和掺杂非晶硅层之间，以提高本征多晶硅的有源层115和掺杂非晶硅层之间的接触强度。此外，本征多晶硅的有源层115和掺杂非晶硅层之间的接触电阻由于本征非晶硅的屏障层而减小。
通过掩模工艺对第一金属层、掺杂非晶硅层和屏障层进行构图，以形成数据线130、源极133、漏极136、第一欧姆接触层127a和第二欧姆接触层127b、以及第一和第二屏障图案(未示出)。数据线130设置在像素区域P的边界处并连接到源极133。第一和第二屏障图案、第一欧姆接触层127a和第二欧姆接触层127b、源极133和漏极136设置在开关区域TrA中。第一屏障图案通过层间绝缘层122的有源接触孔123中的一个有源接触孔而接触露出的有源层115，并且在第一屏障图案上堆叠第一欧姆接触层127a和源极133。第二屏障图案通过层间绝缘层122的有源接触孔123中的另一个有源接触孔而接触露出的有源层115，并且在第二屏障图案上堆叠第二欧姆接触层127a和漏极136。即，第一屏障图案、第一欧姆接触层127a和源极133分别与第二屏障图案、第二欧姆接触层127b和漏极136隔开。由于通过一道掩模工艺对第一屏障图案、第一欧姆接触层127a和源极133进行构图，所以它们基本上具有彼此相同的平面面积和相同的平面形状，以便完全彼此重叠。类似地，第二屏障图案、第二欧姆接触层127b和漏极136基本上具有彼此相同的平面面积和相同的平面形状。示出了各具有单层结构的数据线130、源极133和漏极136。另选地，数据线130、源极133和漏极136中的每一种可以具有双层结构或三层结构。例如，数据线130、源极133和漏极136中的每一种具有Al合金和Mo的双层结构或Mo、Al合金和Mo的三层结构。源极133连接到数据线130。此外，在层间绝缘层122和数据线130之间形成与欧姆接触层127a和127b处于同一层上的第一虚设图案126和与屏障层处于同一层上的第二虚设图案(未示出)。
在本发明中，因为层间绝缘层122的作为蚀刻阻止部的一部分覆盖了有源层115的中部，因此在用于欧姆接触层127a和127b以及屏障图案的干蚀刻工艺中对有源层115没有损害。更具体地说，在通过对第一金属层进行构图而形成数据线130、源极133和漏极136之后，对通过源极133和漏极136而露出的掺杂非晶硅层和掺杂非晶硅层下方的本征多晶硅层进行干蚀刻。在这种情况下，由于在用于欧姆接触层127a和127b以及屏障图案的干蚀刻工艺中层间绝缘层122覆盖了有源层115的中部，因此层间绝缘层122保护了有源层115，使得有源层115的厚度没有因干蚀刻工艺而减小。因此，有源层115具有均匀的厚度。
栅极107、栅绝缘层110、有源层115、层间绝缘层122、第一欧姆接触层127a和第二欧姆接触层127b、以及源极133和漏极136构成了TFT Tr。TFT Tr还可以包括屏障图案。
尽管未示出，但是当阵列基板用于OELD设备时，在与数据线130相同的层上形成电源线，以使其与数据线130平行。此外，还形成了驱动TFT，该驱动TFT具有与作为开关TFT的上述TFT Tr基本相同的结构并且连接到上述TFT Tr和电源线。
接着，如图4K所示，通过沉积无机绝缘材料(例如，硅氧化物或硅氮化物)或有机绝缘层(例如，感光压克力或BCB)，在数据线130、数据焊盘电极138、源极133和漏极136上形成第一钝化层140。
通过掩模工艺对栅绝缘层110的一部分和第一钝化层140进行蚀刻，以形成第二栅接触孔142。第二栅接触孔142对应于第一栅接触孔124，并露出栅极107。由于穿过层间绝缘层122形成了第一栅接触孔124，并且BOE清洁工艺减小了栅绝缘层110对应于第一栅接触孔124的厚度，因此可以减少用于第二栅接触孔142的工艺时间。当在没有第一栅接触孔124的情况下形成第二栅接触孔142时，因为应当对第一钝化层140、层间绝缘层122和栅绝缘层110中所有的层进行蚀刻，所以增加了用于第二栅接触孔142的工艺时间，并减小了产量。
然而，在本发明中，通过在形成有源接触孔123的步骤期间对层间绝缘层122进行蚀刻并通过在BOE清洁工艺期间对栅绝缘层110进行部分蚀刻来形成第一栅接触孔124，可以减少用于第二栅接触孔142的工艺时间。
参考图5，其为示出了根据本发明的阵列基板的开关区域的平面图，第一栅接触孔124的尺寸大于第二栅接触孔142的尺寸。它可以在平面图中示出为双接触孔。
接着，如图4L所示，通过沉积金属材料在包括第二栅接触孔142的第一钝化层140上形成第二金属层(未示出)，该金属材料例如，铝(Al)、Al合金、铜(Cu)、Cu合金、钼(Mo)、Mo合金、铬(Cr)、或Cr合金。通过掩模工艺对第二金属层进行构图，以形成通过第二栅接触孔142接触栅极107并且与数据线130交叉以限定像素区域P的选通线145。示出了具有单层结构的选通线145。另选地，选通线145可以具有双层结构或三层结构。例如，选通线145具有Al合金和Mo的双层结构或Mo、Al合金和Mo的三层结构。
接着，如图4M所示，通过沉积无机绝缘材料(例如，硅氧化物或硅氮化物)或有机绝缘材料(例如，感光压克力或BCB)，在选通线145上形成第二钝化层150。对第二钝化层150和第二钝化层150下面的第一钝化层140进行蚀刻，以形成露出漏极136的漏接触孔152。
接着，如图4N所示，通过沉积透明导电材料(例如，氧化铟锡(ITO)或氧化铟锌(IZO))，在包括漏接触孔152的第二钝化层150上形成透明导电材料层(未示出)。通过掩模工艺对透明导电材料层进行构图，以形成通过漏接触孔152接触漏极136并位于各像素区域P中的像素电极170。通过上述工艺，获得了根据本发明的阵列基板。
另一方面，当形成驱动TFT以使用OELD设备的阵列基板时，像素电极170不接触作为开关TFT的TFT Tr的漏极136。像素电极通过露出了驱动TFT的漏极的接触孔来接触驱动TFT的漏极，并且第一钝化层140和第二钝化层150不露出TFT Tr的漏极136。开关区域TrA中的TFT Tr电连接到驱动TFT。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。

Claims (20)

1.一种用于显示设备的阵列基板，该阵列基板包括：
位于基板上的栅极；
栅绝缘层，其位于所述栅极上并且具有与所述栅极相同的平面面积和相同的平面形状；
有源层，其位于所述栅绝缘层上并露出所述栅绝缘层的边缘；
位于所述基板的表面上的层间绝缘层，该表面包括在该表面上形成的所述有源层，并且所述层间绝缘层包括第一有源接触孔和第二有源接触孔，所述第一有源接触孔和所述第二有源接触孔分别露出所述有源层的两侧；
第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层和所述第二欧姆接触层分别通过所述第一有源接触孔和所述第二有源接触孔接触所述有源层；
位于所述第一欧姆接触层上的源极；
位于所述第二欧姆接触层上的漏极；
数据线，其位于所述层间绝缘层上并且连接到所述源极；
位于所述层间绝缘层的表面上的第一钝化层，该表面包括在该表面上形成的所述源极、所述漏极和所述数据线，所述第一钝化层、所述层间绝缘层和所述栅绝缘层具有露出所述栅极的一部分的第一栅接触孔；
选通线，其位于所述第一钝化层上并通过所述第一栅接触孔接触所述栅极，所述选通线与所述数据线交叉；
位于所述第一钝化层的表面上的第二钝化层，该表面包括在该表面上形成的所述选通线，所述第一钝化层和所述第二钝化层具有露出所述漏极的漏接触孔；以及
像素电极，其位于所述第二钝化层上并通过所述漏接触孔接触所述漏极。
2.根据权利要求1所述的阵列基板，其中所述层间绝缘层具有与所述第一栅接触孔相对应的第二栅接触孔，其中所述栅绝缘层在所述第二栅接触孔中的厚度小于在其它区域中的厚度。
3.根据权利要求2所述的阵列基板，其中所述第二接触孔的尺寸大于所述第一接触孔的尺寸。
4.根据权利要求1所述的阵列基板，其中所述栅极由掺杂多晶硅形成并且厚度为500至
5.根据权利要求1所述的阵列基板，其中所述栅极由熔点在800℃以上的金属材料形成并且厚度为100至
Figure FSA00000156079000022
6.根据权利要求5所述的阵列基板，其中所述金属材料包括钛(Ti)、钨(Tw)、钼合金、钼(Mo)、钽(Ta)、铜(Cu)、铜合金以及上述材料的组合中的一种。
7.根据权利要求1所述的阵列基板，其中所述第一欧姆接触层和所述源极具有彼此基本相同的平面面积和基本相同的平面形状，并且所述第二欧姆接触层和所述漏极具有彼此基本相同的平面面积和基本相同的平面形状。
8.根据权利要求1所述的阵列基板，该阵列基板还包括形成在所述基板上的缓冲层。
9.一种制造用于显示设备的阵列基板的方法，该方法包括以下步骤：
在基板上形成栅极，在所述栅极上形成栅绝缘层，并在所述栅绝缘层上形成本征多晶硅的有源层，所述有源层露出所述栅绝缘层的边缘；
在所述基板的表面上形成层间绝缘层，该表面包括在该表面上形成的所述有源层，并且所述层间绝缘层具有第一有源接触孔和第二有源接触孔，所述第一有源接触孔和所述第二有源接触孔分别露出所述有源层的两侧；
形成通过所述第一有源接触孔和所述第二有源接触孔而分别接触所述有源层的两侧的第一欧姆接触层和第二欧姆接触层，在所述第一欧姆接触层上形成源极，在所述第二欧姆接触层上形成漏极，并且形成连接到所述源极的数据线；
在所述层间绝缘层的表面上形成第一钝化层，该表面包括在该表面上形成的所述源极、所述漏极和所述数据线，所述第一钝化层包括露出所述栅极的第一栅接触孔；
在所述第一钝化层上形成选通线，并且所述选通线通过所述第一栅接触孔接触所述栅极，所述选通线与所述数据线交叉；
在所述第一钝化层的表面上形成第二钝化层，该表面包括在该表面上形成的所述选通线，所述第一钝化层和所述第二钝化层包括露出所述漏极的漏接触孔；以及
在所述第二钝化层上形成像素电极，并且所述像素电极通过所述漏接触孔接触所述漏极。
10.根据权利要求9所述的方法，该方法还包括以下步骤：在形成所述栅极、所述栅绝缘层和所述有源层的步骤之前在所述基板上形成缓冲层。
11.根据权利要求9所述的方法，其中形成所述层间绝缘层的步骤包括形成露出所述栅绝缘层并且与所述第一栅接触孔相对应的第二栅接触孔。
12.根据权利要求11所述的方法，该方法还包括以下步骤：执行缓冲氧化物清洁(BOE)工艺，以通过所述第二栅接触孔部分地去除所述栅绝缘层，其中所述栅绝缘层在所述第二栅接触孔中的第一厚度小于在其它区域中的第二厚度。
13.根据权利要求12所述的方法，其中所述栅绝缘层由硅氧化物形成。
14.根据权利要求11所述的方法，其中所述第二栅接触孔的尺寸大于所述第一栅接触孔的尺寸。
15.根据权利要求9所述的方法，其中形成所述栅极、所述栅绝缘层和所述有源层的步骤包括以下步骤：
在所述基板上顺序地形成栅极材料层、绝缘层和本征非晶硅层，其中，所述栅极材料层由掺杂多晶硅或熔点在800℃以上的金属材料形成；
执行结晶工艺，以使所述本征非晶硅层结晶成本征多晶硅层；
在所述本征多晶硅层上形成第一、第二和第三光刻胶PR图案，所述第一PR图案具有第一厚度，所述第二PR图案和所述第三PR图案各具有小于所述第一厚度的第二厚度，其中，所述第二PR图案位于所述第一PR图案的一端，而所述第三PR图案位于所述第一PR图案的另一端；
对由所述第一PR图案、所述第二PR图案和所述第三PR图案露出的所述多晶硅层以及所露出的多晶硅层下面的所述绝缘层和所述栅极材料层进行蚀刻，以形成所述栅极、所述栅极上的所述栅绝缘层和所述栅绝缘层上的本征多晶硅图案；
对所述第一PR图案、所述第二PR图案和所述第三PR图案进行灰化，以通过去除所述第二PR图案和所述第三PR图案来露出所述本征多晶硅图案的侧部，并由所述第一PR图案形成第四PR图案；以及
对所述本征多晶硅图案的露出的侧部进行蚀刻，以形成所述有源层。
16.根据权利要求15所述的方法，其中所述结晶工艺是热结晶工艺、交变磁场结晶工艺和准分子激光退火工艺中的一种。
17.根据权利要求15所述的方法，其中在600到800℃的温度下执行所述结晶工艺。
18.根据权利要求15所述的方法，其中所述金属材料包括钛(Ti)、钨(Tw)、钼合金、钼(Mo)、钽(Ta)、铜(Cu)、铜合金以及上述材料的组合中的一种。
19.根据权利要求9所述的方法，其中形成所述第一欧姆接触层和所述第二欧姆接触层、所述源极和所述漏极以及所述数据线的步骤包括以下步骤：
在所述层间绝缘层上顺序地形成掺杂非晶硅层和金属层；以及
对所述掺杂非晶硅层和所述金属层顺序地进行构图，以形成所述第一欧姆接触层和所述第二欧姆接触层、所述源极和所述漏极以及所述数据线。
20.根据权利要求19所述的方法，其中所述第一欧姆接触层和所述源极具有彼此基本相同的平面面积和基本相同的平面形状，并且所述第二欧姆接触层和所述漏极具有彼此基本相同的平面面积和基本相同的平面形状。
CN2010102087228A 2009-11-16 2010-06-21 显示设备的阵列基板及其制造方法 Active CN102064179B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0110377 2009-11-16
KR1020090110377A KR101246790B1 (ko) 2009-11-16 2009-11-16 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN102064179A true CN102064179A (zh) 2011-05-18
CN102064179B CN102064179B (zh) 2013-01-23

Family

ID=43999390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102087228A Active CN102064179B (zh) 2009-11-16 2010-06-21 显示设备的阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8178879B2 (zh)
KR (1) KR101246790B1 (zh)
CN (1) CN102064179B (zh)
TW (1) TWI384626B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020565A (ko) 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN104538408B (zh) * 2015-01-14 2018-05-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
KR102512439B1 (ko) 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
US20180102079A1 (en) * 2016-10-12 2018-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof and liquid crystal display panel using the same
CN106324933B (zh) * 2016-10-12 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506737A (zh) * 2002-12-09 2004-06-23 Lg.飞利浦Lcd有限公司 用于液晶显示器件的具有薄膜晶体管上滤色器结构的阵列基板的制造方法
US20050286003A1 (en) * 2004-06-29 2005-12-29 Hyun Kyu Lee Liquid crystal display device and method of fabricating the same
CN101097320A (zh) * 2006-06-29 2008-01-02 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506737A (zh) * 2002-12-09 2004-06-23 Lg.飞利浦Lcd有限公司 用于液晶显示器件的具有薄膜晶体管上滤色器结构的阵列基板的制造方法
US20050286003A1 (en) * 2004-06-29 2005-12-29 Hyun Kyu Lee Liquid crystal display device and method of fabricating the same
CN101097320A (zh) * 2006-06-29 2008-01-02 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法

Also Published As

Publication number Publication date
KR20110053721A (ko) 2011-05-24
US20110114962A1 (en) 2011-05-19
CN102064179B (zh) 2013-01-23
US8178879B2 (en) 2012-05-15
KR101246790B1 (ko) 2013-03-26
TW201119039A (en) 2011-06-01
TWI384626B (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
CN102468232B (zh) 制造阵列基板的方法
CN102074502B (zh) 制造阵列基板的方法
CN101964330B (zh) 阵列基板及其制造方法
US7808108B2 (en) Thin film conductor and method of fabrication
US7902558B2 (en) Substrate of liquid crystal device and method for manufacturing the same
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN104851918A (zh) 用于显示设备的阵列基板
CN101964347A (zh) 阵列基板及其制造方法
CN101887868B (zh) 制造阵列基板的方法
CN102064179B (zh) 显示设备的阵列基板及其制造方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR101475313B1 (ko) 어레이 기판의 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR101040490B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100803565B1 (ko) 액정 표시 장치용 어레이 기판
KR20080050080A (ko) 액정표시소자의 박막트랜지스터 및 그 제조방법
KR20060133711A (ko) 액정 표시 장치용 박막 트랜지스터 기판 제조 방법
KR20100122390A (ko) 어레이 기판 및 이의 제조방법
KR20050060437A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050039952A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20120003061A (ko) 어레이 기판 및 이의 제조방법
KR20040068736A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant