KR101296485B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101296485B1
KR101296485B1 KR1020030100136A KR20030100136A KR101296485B1 KR 101296485 B1 KR101296485 B1 KR 101296485B1 KR 1020030100136 A KR1020030100136 A KR 1020030100136A KR 20030100136 A KR20030100136 A KR 20030100136A KR 101296485 B1 KR101296485 B1 KR 101296485B1
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
contact hole
liquid crystal
region
Prior art date
Application number
KR1020030100136A
Other languages
English (en)
Other versions
KR20050068567A (ko
Inventor
유명호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030100136A priority Critical patent/KR101296485B1/ko
Publication of KR20050068567A publication Critical patent/KR20050068567A/ko
Application granted granted Critical
Publication of KR101296485B1 publication Critical patent/KR101296485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 대해 개시된다. 본 발명에 따른 액정표시장치는, 기판상에 순차적으로 형성된 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극 및 보호막과; 상기 결과물상의 드레인 전극이 노출되도록 소정 간격을 두고 제 1, 제 2 드레인 콘택홀을 마련하며, 투명 전극으로 증착된 화소 전극을 포함하는 점에 그 특징이 있다.
본 발명에 따른 액정표시장치 및 그 제조방법은, 박막트랜지스터의 드레인 전극부에 멀티 콘택홀을 형성함으로써, 단차부에 의한 화소 전극의 오픈 불량을 방지할 수 있다.
드레인 전극, 드레인 콘택홀

Description

액정표시장치 및 그 제조방법{DEVICE AND FABRICATION METHOD FOR LIQUID CRYSTAL DISPLAY}
도 1은 일반적인 액정표시장치의 단위 화소에 대한 평면도.
도 2는 상기 도 1의 I-I'선을 따라 절단한 단면도.
도 3은 종래에 따른 단차부에 의해 화소 전극이 단선되는 것을 도시한 도면.
도 4는 본 발명에 따른 액정표시장치의 구조를 개략적으로 나타낸 평면도.
도 5는 본 발명에 따른 액정표시장치의 단위 화소에 멀티 드레인 콘택홀이 형성된 것을 도시한 도면.
도 6은 도 5의 액정표시장치의 단위 화소에 대한 단면을 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
42 --- 데이터 라인 44 --- 게이트 라인
48 --- 소스 전극 50 --- 게이트 전극
52 --- 드레인 전극 54 --- 화소 전극
56a, 56b --- 제 1, 제 2 드레인 콘택홀
58 --- 반도체층
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 박막트랜지스터의 드레인 전극부에 멀티 콘택홀을 형성함으로써, 단차부에 의한 화소 전극의 오픈 불량을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를움직이게 함으로써, 이에 따라 달라지는 빛의 투과율을 조절하여 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치의 단위 화소에 대한 평면도이다. 이에 도시된 바와 같이, 게이트 배선(4)이 기판 상에 일정하게 이격되어 행으로 배열되고, 데이터 배선(2)이 일정하게 이격되어 열로 배열된다. 따라서, 상기 게이트 배선(4)과 상기 데이터 배선(2)은 매트릭스 형태로 배열된다. 이때, 단위 액정 셀은 상기 데이터 배선(2)과 상기 게이트 배선(4)의 교차부 마다 정의되며, 박막 트랜지스터(TFT)와 화소전극(14)을 구비한다.
상기 게이트 배선(4)의 소정의 위치에서 연장되어 박막 트랜지스터(TFT)의 게이트 전극(10)이 형성되고, 상기 데이터 배선(2)으로부터 소스 전극(8)이 연장되어, 상기 게이트 전극(10)과 소정의 영역이 오버-랩(overlap)되어 있다.
그리고, 상기 게이트 전극(10)을 기준으로 상기 소스 전극(8)과 대응하는 위치에 드레인 전극(12)이 형성되고, 상기 드레인 전극(12) 상에 형성된 드레인 콘택홀(16)을 통해 상기 화소전극(14)이 상기 드레인 전극(12)과 전기적으로 접촉된다.
상기 박막 트랜지스터(TFT)는 게이트 배선(4)을 통해 상기 게이트 전극(10)에 공급되는 주사신호에 의해 상기 소스 전극(8)과 상기 드레인 전극(12) 사이에 도전 채널을 형성하기 위한 반도체층(18)을 구비한다.
이와 같이, 박막 트랜지스터(TFT)가 상기 게이트 배선(4)으로부터 공급되는 주사 신호에 응답하여 상기 소스 전극(8)과 상기 드레인 전극(12) 사이에 도전 채널을 형성함에 따라 상기 데이터 배선(2)을 통해 상기 소스 전극(8)으로 공급된 데이터 신호가 상기 드레인 전극(12)에 전송되도록 한다.
한편, 상기 드레인 콘택홀(16)을 통해 상기 드레인 전극(12)에 접속된 상기 화소전극(14)은 광투과율이 높은 투명 ITO(indium tin oxide) 물질로 형성된다. 이때, 상기 화소전극(14)은 상기 드레인 전극(12)으로부터 공급되는 데이터 신호에 의해 컬러필터 기판에 형성되는 공통 전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다. 또한, 상기 화소전극(14)은 상기 데이터 배선(2)과 이격되어 화소영역 내에 형성된다.
한편, 도 2는 상기 도 1의 I-I'선을 따라 절단한 단면도로서, 이를 참조하여 일반적인 액정표시장치의 구조에 대해 설명하면 다음과 같다.
먼저, 기판(11) 상에 금속물질(Mo, Al 또는 Cr 등)을 스퍼터링 증착한 다음 제1마스크를 통해 패터닝하여 게이트 전극(10)이 형성되어 있다.
그리고, 상기 게이트 전극(10)이 형성된 기판(11) 상에는 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(13), 상기 게이트 절연막(13) 상에는 비정질 실리콘으로 형성된 액티브층(미도시)과 인(P)이 고농도로 도핑된 n+ 비정질 실리콘의 오믹접촉층 (Ohmic contact layer)(미도시)으로 이루어진 박막 트랜지스터(TFT)의 반도체층(18)이 형성되어 있다.
또한, 상기 게이트 절연막과 오믹접촉층 상에 금속물질을 증착한 다음 마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 상기 소스 전극(8) 및 상기 드레인 전극(12)이 형성되어 있다. 이때, 상기 소스 전극(8) 및 드레인 전극(12) 사이에 노출된 오믹접촉층(미도시)은 패터닝 과정에서 제거된다.
그리고, 상기 노출된 반도체층(18)을 포함하여 상기 소스 전극(8) 및 상기 드레인 전극(12) 등이 형성된 게이트 절연막(13) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 등과 같은 무기 절연막으로 이루어진 보호막(passivation layer, 15)을 전면 증착한다.
그리고, 상기 드레인 전극(12) 상의 보호막(15) 일부를 마스크를 통해 식각하여 드레인 전극(12)의 일부를 노출시키는 드레인 콘택홀(16)이 형성된다.
그리고, 상기 보호막(15) 상에 투명 전극물질을 스퍼터링 방법으로 증착한 다음 마스크를 통해 패터닝하여 화소전극(14)을 형성하며, 그 화소전극(14)이 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속되도록 패터닝한다.
그러나, 상기와 같이 형성된 박막트랜지스터의 드레인 전극의 하부의 반도체층을 식각하는 과정에서 동시에 상기 게이트 절연막이 식각되어 단차부가 발생하게 된다.
도 3은 종래에 따른 단차부에 의해 화소 전극이 단선되는 것을 도시한 도면이다. 이에 도시된 바와 같이, 상기 드레인 전극의 하부의 반도체층의 단차부를 따 라 드레인 콘택홀까지 화소 전극이 오픈되는 것을 나타내고 있다.
따라서, 드레인 콘택홀을 통해 드레인 전극에 전기적으로 접촉되는 화소전극의 단선(open) 불량이 발생됨으로써, 이로 인해 제품의 수율을 저하시키는 문제점이 발생된다.
본 발명은, 박막트랜지스터의 드레인 전극부에 멀티 콘택홀을 형성함으로써, 단차부에 의한 화소 전극의 오픈 불량을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치는,
기판상에 순차적으로 형성된 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극 및 보호막과;
상기 결과물상의 드레인 전극이 노출되도록 소정 간격을 두고 제 1, 제 2 드레인 콘택홀을 마련하며, 투명 전극으로 증착된 화소 전극을 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 제 1, 제 2 드레인 콘택홀은 상기 반도체층의 단차부에 소정 간격을 두고 형성되는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치의 제조방법은,
게이트 라인과 데이터 라인에 의해 정의된 화소 영역에 형성된 박막트랜지스 터의 기판상에 순차적으로 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극, 보호막을 형성하는 단계와;
상기 결과물상의 상기 드레인 전극이 노출되도록 소정 간격을 두고 다수개의 드레인 콘택홀을 형성하는 단계와;
상기 드레인 콘택홀이 형성된 기판상에 화소 전극을 형성하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 다수개의 드레인 콘택홀은 상기 반도체층의 단차가 발생되는 영역에 소정 간격을 두고 형성되는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 박막트랜지스터의 드레인 전극부에 멀티 콘택홀을 형성함으로써, 단차부에 의한 화소 전극의 오픈 불량을 방지할 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시 예를 상세히 설명한다.
도 4는 본 발명에 따른 액정표시장치의 구조를 개략적으로 나타낸 평면도이다. 이에 도시된 바와 같이, 게이트 배선(44)이 기판 상에 일정하게 이격되어 행으로 배열되고, 데이터 배선(42)이 일정하게 이격되어 열로 배열된다. 따라서, 상기 게이트 배선(44)과 상기 데이터 배선(42)은 매트릭스 형태로 배열된다. 이때, 단위 액정 셀은 상기 데이터 배선(42)과 상기 게이트 배선(44)의 교차부 마다 정의되며, 박막 트랜지스터(TFT)와 화소전극(54)을 구비한다.
상기 게이트 배선(44)의 소정의 위치에서 연장되어 박막 트랜지스터(TFT)의 게이트 전극(50)이 형성되고, 상기 데이터 배선(42)으로부터 소스 전극(48)이 연장되어, 상기 게이트 전극(50)과 소정의 영역이 오버-랩(overlap)되어 있다.
그리고, 상기 게이트 전극(50)을 기준으로 상기 소스 전극(48)과 대응하는 위치에 드레인 전극(52)이 형성되고, 상기 드레인 전극(52) 상에 형성된 제 1, 제 2 드레인 콘택홀(56a, 56b)을 통해 상기 화소전극(54)이 상기 드레인 전극(52)과 전기적으로 접촉된다.
상기 박막 트랜지스터(TFT)는 게이트 배선(44)을 통해 상기 게이트 전극(50)에 공급되는 주사신호에 의해 상기 소스 전극(48)과 상기 드레인 전극(52) 사이에 도전 채널을 형성하기 위한 반도체층(54)을 구비한다.
이와같이, 박막 트랜지스터(TFT)가 상기 게이트 배선(44)으로부터 공급되는 주사 신호에 응답하여 상기 소스 전극(48)과 상기 드레인 전극(52) 사이에 도전 채널을 형성함에 따라 상기 데이터 배선(42)을 통해 상기 소스 전극(48)으로 공급된 데이터 신호가 상기 드레인 전극(52)에 전송되도록 한다.
한편, 제 1, 제 2 드레인 콘택홀(56a, 56b)을 통해 상기 드레인 전극(52)에 접속된 상기 화소전극(54)은 광투과율이 높은 투명 ITO(indium tin oxide) 물질로 형성된다. 이때, 상기 화소전극(54)은 상기 드레인 전극(52)으로부터 공급되는 데이터 신호에 의해 컬러필터 기판에 형성되는 공통 전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다. 또한, 상기 화소전극(54)은 상기 데이터 배선(42)과 이격되어 화소영역 내에 형성된다.
도 5는 본 발명에 따른 액정표시장치의 단위 화소에 멀티 드레인 콘택홀이 형성된 것을 도시한 도면이다. 이에 도시된 바와 같이, 제 1, 제 2 드레인 콘택홀(56a, 56b)은 드레인 전극(52)과 상기 화소 전극(54)이 오버랩되는 영역상에 형성하게 된다.
따라서, 상기 드레인 전극(52)의 하부의 반도체층의 단차부 상의 화소 전극(54)이 오픈되어도 상기 제 1 , 제 2 드레인 콘택홀(56a, 56b)에 의해 상기 화소 전극(54)의 오픈을 방지함으로써 상기 제 1 드레인 콘택홀(56a)과 상기 제 2 드레인 콘택홀(56b)사이(C 영역)의 화소 전극(54)의 오픈을 막을 수 있다.
이때, 상기 화소전극(54)은 상기 제 1, 제 2 드레인 콘택홀(56a, 56b)을 통해 상기 드레인 전극(52)에 접속된다.
한편, 상기 제 1, 제 2 드레인 콘택홀(56a, 56b)의 형성은, 도 6에 도시한 바와 같이, 기판(21) 위에는 게이트전극(50), 게이트절연층(23), 반도체층(38)이 순차적으로 형성되어 있고, 상기 반도체층(38)위에 소스 전극(48) 및 드레인 전극(52), 오믹컨택층(ohmic layer)(31), 보호막(27)이 형성된 기판(21) 상의 상기 드레인 전극(52)이 형성된 영역상에 형성하게 된다.
이때, 상기 제 1 , 제 2 콘택홀(56a, 56b)은 포토 공정에 의해 형성된다. 즉, 상기 보호막(27) 위에 포토레지스트를 적층하여 상기 제 1 , 제 2 컨택홀(56a, 56b) 영역이 노출된 패턴을 형성한 후, 에천트 가스를 이용하여 해당 영역을 드라이 에칭에 의해 형성한다.
또한, 상기 제 1 , 제 2 콘택홀(contact hole)(56a, 56b)은 상기 반도체층(38)의 단차 영역(A영역, B영역)에 각각 형성되어, 상기 제 1 , 제 2 콘택홀(56a, 56b)에서 화소전극(54)와 드레인 전극(52)의 접촉 면적을 증가하게 한다.
그리고, 상기 제 1 , 제 2 콘택홀(56a, 56b)이 형성된 보호막상에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명도전물질로 화소전극(54)을 형성하여 상기 제 1 , 제 2 콘택홀(56a, 56b)을 통해 드레인 전극(52)에 연결된다.
따라서, 상기 본 발명에서 살펴본 바와 같이, 멀티 콘택홀을 형성함으로써, 반도체층의 단차에 의한 화소 전극의 오픈 불량을 극복할 수 있게 된다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상의 설명에서와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은, 박막트랜지스터의 드레인 전극부에 멀티 콘택홀을 형성함으로써, 단차부에 의한 화소 전극의 오픈 불량을 방지할 수 있다.

Claims (4)

  1. 기판상에 순차적으로 형성된 게이트 전극, 게이트 절연막, 반도체층, 소스 전극, 단일 드레인 전극 및 보호막;
    서로 이격된 상기 반도체층의 제1 및 제2 단차 영역에 대응하는 상기 단일 드레인 전극의 제1 및 제2 영역이 정의되고, 상기 보호막을 관통하여 상기 단일 드레인 전극의 상기 제1 영역과 상기 게이트 절연막의 제1 상면이 노출되는 제1 드레인 콘택홀 및 상기 보호막을 관통하여 상기 단일 드레인 전극의 상기 제2 영역과 상기 게이트 절연막의 제2 상면이 노출되는 제2 드레인 콘택홀; 및
    상기 제1 드레인 콘택홀을 통해 상기 단일 드레인 전극의 상기 제1 영역에 연결되도록 상기 단일 드레인 전극의 상기 제1 영역과 상기 게이트 절연막의 상기 제1 상면에 접촉되고, 상기 제2 드레인 콘택홀을 통해 상기 단일 드레인 전극의 상기 제2 영역에 연결되도록 상기 단일 드레인 전극의 상기 제2 영역과 상기 게이트 절연막의 상기 제2 상면에 접촉되는 투명 전극을 포함하고,
    상기 제1 및 제2 콘택홀은 상기 단일 드레인 전극의 제1 및 제2 영역에 형성되고,
    상기 투명 전극은 상기 제1 및 제2 콘택홀을 통해 상기 단일 드레인 전극에 연결되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 기판상에 순차적으로 게이트 전극, 게이트 절연막, 반도체층, 소스 전극, 단일 드레인 전극 및 보호막을 형성하는 단계;
    서로 이격된 상기 반도체층의 제1 및 제2 단차 영역에 대응하는 상기 단일 드레인 전극의 제1 및 제2 영역을 정의되고, 상기 보호막을 관통하여 상기 단일 드레인 전극의 상기 제1 영역과 상기 게이트 절연막의 제1 상면이 노출되는 제1 드레인 콘택홀 및 상기 보호막을 관통하여 상기 단일 드레인 전극의 상기 제2 영역과 상기 게이트 절연막의 제2 상면이 노출되는 제2 드레인 콘택홀을 형성하는 단계; 및
    상기 제1 드레인 콘택홀을 통해 상기 단일 드레인 전극의 상기 제1 영역에 연결되도록 상기 단일 드레인 전극의 상기 제1 영역과 상기 게이트 절연막의 상기 제1 상면에 접촉되고 상기 제2 드레인 콘택홀을 통해 상기 단일 드레인 전극의 상기 제2 영역에 연결되도록 상기 단일 드레인 전극의 상기 제2 영역과 상기 게이트 절연막의 상기 제2 상면에 접촉되는 투명 전극을 형성하는 단계를 포함하고,
    상기 제1 및 제2 콘택홀은 상기 단일 드레인 전극의 제1 및 제2 영역에 형성되고,
    상기 투명 전극은 상기 제1 및 제2 콘택홀을 통해 상기 단일 드레인 전극에 연결되는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 삭제
KR1020030100136A 2003-12-30 2003-12-30 액정표시장치 및 그 제조방법 KR101296485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100136A KR101296485B1 (ko) 2003-12-30 2003-12-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100136A KR101296485B1 (ko) 2003-12-30 2003-12-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050068567A KR20050068567A (ko) 2005-07-05
KR101296485B1 true KR101296485B1 (ko) 2013-08-13

Family

ID=37259116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100136A KR101296485B1 (ko) 2003-12-30 2003-12-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101296485B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11678517B2 (en) 2020-07-30 2023-06-13 Samsung Display Co., Ltd. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
KR19980059996A (ko) * 1996-12-31 1998-10-07 김광호 박막 트랜지스터 액정 표시 장치
KR20030053215A (ko) * 2001-12-22 2003-06-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
KR19980059996A (ko) * 1996-12-31 1998-10-07 김광호 박막 트랜지스터 액정 표시 장치
KR20030053215A (ko) * 2001-12-22 2003-06-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11678517B2 (en) 2020-07-30 2023-06-13 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20050068567A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7663710B2 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100493435B1 (ko) 액정표시소자 및 그 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
JP2008034853A (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
KR101296485B1 (ko) 액정표시장치 및 그 제조방법
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101480007B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100542770B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20080004989A (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110117

Effective date: 20110622

AMND Amendment
AMND Amendment
S601 Decision to reject again after remand of revocation
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111220

Effective date: 20130430

GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7