KR100542770B1 - 박막 트랜지스터 어레이 기판 및 그 제조방법 - Google Patents
박막 트랜지스터 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100542770B1 KR100542770B1 KR1020030057517A KR20030057517A KR100542770B1 KR 100542770 B1 KR100542770 B1 KR 100542770B1 KR 1020030057517 A KR1020030057517 A KR 1020030057517A KR 20030057517 A KR20030057517 A KR 20030057517A KR 100542770 B1 KR100542770 B1 KR 100542770B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- thin film
- film transistor
- drain electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 39
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 백라이트에 노출되는 반도체 패턴의 면적을 최소화함으로써 화질을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
본 발명은 박막 트랜지스터의 게이트 전극이 포함하는 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인과; 상기 데이터 라인과 접속된 소스전극; 상기 소스전극과 마주하는 드레인 전극과; 상기 소스전극과 드레인 전극 사이에 채널을 형성하는 반도체층과; 보호막의 컨택홀을 통해 상기 드레인 전극과 접속된 화소전극을 구비하고, 상기 게이트 라인은 그 게이트 라인 밖으로 노출된 반도체층과 중첩되게 형성되어 상기 반도체층에 광이 직접 조사되는 것을 차단하기 위한 적어도 하나의 돌출부를 갖는 것을 특징으로 한다.
Description
도 1은 통상적인 액정표시장치에 포함되는 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ' 선을 따라 절단하여 도시한 단면도.
도 3은 반도체 패턴이 백라이트에 노출됨을 나타내는 평면도.
도 4는 도 3에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 5는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도.
도 6은 도 5에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선 을 따라 절단하여 도시한 단면도.
도 7a 내지 도 7e는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2,102 : 게이트 라인 4,104 : 데이터 라인
8,108 : 게이트 전극 16,116 : 컨택홀
10,110 : 소스 전극 12,112 : 드레인 전극
14,114 : 활성층 18,118 : 화소전극
본 발명은 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로, 특히 백라이트에 노출되는 반도체 패턴의 면적을 최소화함으로써 화질을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소신호를 화소 전극에 공급한다.
칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
도 1은 종래의 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ' 선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다.
박막 트랜지스터는 게이트 라인(2)과, 게이트 라인(2)에 포함된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스전극(10)과, 화소전극(18)에 접속된 드레인 전극(12)과, 게이트 전극(6)과 중첩되고 소스전극(10)과 드레인 전극(12) 사이 에 "U"자형의 채널을 형성하는 활성층(14)을 구비한다. 여기서, 활성층(14) 위에 소스전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다.
이러한 박막 트랜지스터는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 컨택홀(16)을 통해 박막 트랜지스터의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
한편, 종래의 박막 트랜지스터 어레이 기판 및 그 제조방법은 반도체패턴(68) 형성시 마스크의 미스 얼라인 등의 공정편차 등에 의해 도 3 및 도 4에 도시된 바와 같이 반도체 패턴의 일부영역(A)이 게이트 패턴에서 벗어남으로써 백라이트에 노출되는 문제가 빈번히 발생된다. 이렇게 백라이트에 노출된 반도체 패턴(68)의 일부영역(A)에서는 백라이트의 에너지에 의해 활성화 되어 광전류가 발생하게 된다. 나아가, 이 광전류는 액정표시장치의 구동시간이 길어질수록 증가하여 화소전극(18)에 공급되는 화소신호를 왜곡시킴으로써 화질을 저하시킨다.
따라서, 본 발명의 목적은 백라이트에 노출되는 반도체 패턴의 면적을 최소화함으로써 화질을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 어레이 기판은 박막 트랜지스터의 게이트 전극이 포함하는 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인과; 상기 데이터 라인과 접속된 소스전극; 상기 소스전극과 마주하는 드레인 전극과; 상기 소스전극과 드레인 전극 사이에 채널을 형성하는 반도체층과; 보호막의 컨택홀을 통해 상기 드레인 전극과 접속된 화소전극을 구비하고, 상기 게이트 라인은 그 게이트 라인 밖으로 돌출된 반도체층과 중첩되는 적어도 하나의 돌출부를 갖는 것을 특징으로 한다.
상기 돌출부는 상기 드레인 전극과 인접하게 형성되는 것을 특징으로 한다.
상기 반도체층은 "U(유)"자형 채널을 갖는 것을 특징으로 한다.
상기 적어도 하나의 돌출부는 상기 드레인 전극의 양측과 인접하게 형성된 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터의 제조방법은 기판 상에 박막 트랜지스터의 게이트 전극이 포함된 게이트 라인을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하고 상기 게이트 절연막 위에 반도체 패턴을 형성 하는 단계와; 상기 반도체 패턴이 형성된 기판 상에 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 소스/드레인 패턴이 형성된 기판 상에 컨택홀을 갖는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 컨택홀을 통해 상기 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하고, 상기 게이트 라인을 형성하는 단계는 상기 게이트 라인 밖으로 돌출된 반도체층과 중첩되게 적어도 하나의 돌출부를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 돌출부는 상기 드레인 전극과 인접하게 형성되는 것을 특징으로 한다.
상기 반도체층은 "U(유)"자형 채널을 갖는 것을 특징으로 한다.
상기 적어도 하나의 돌출부는 상기 드레인 전극의 양측과 인접하게 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도이고, 도 6은 도 5에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 5 및 도 6에 도시된 박막 트랜지스터 어레이 기판은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(118)을 구비한다.
박막 트랜지스터는 게이트 라인(102)과, 게이트 라인(102)에 포함된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스전극(110)과, 화소전극(118)에 접속된 드레인 전극(112)과, 게이트 전극(106)과 중첩되고 소스전극(110)과 드레인 전극(112) 사이에 "U"자형의 채널을 형성하는 활성층(114)을 구비한다. 여기서, 활성층(114) 위에 소스전극(110) 및 드레인 전극(112)과 오믹접촉을 위한 오믹접촉층(148)이 더 형성된다.
이러한 박막 트랜지스터는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다.
화소 전극(118)은 보호막(150)을 관통하는 컨택홀(116)을 통해 박막 트랜지스터의 드레인 전극(112)과 접속된다. 화소 전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
게이트 라인(102)은 그 게이트 라인(102)에서 신장되어 드레인 전극(112)과 나란하게 형성된 적어도 하나 이상의 돌출부(75)를 구비한다. 이러한 돌출부(75)는 공정편차 등에 의해 반도체 패턴(168)이 백라이트 광에 의해 노출되는 것을 방지한 다. 즉, 반도체 패턴(168) 형성시 반도체 패턴(168)의 일부영역이 게이트 패턴에서 벗어나는 등의 공정편차를 감안하여 돌출부(75)를 갖는 게이트 패턴을 형성함으로써 반도체 패턴(168)이 백라이트 광에 노출되는 것을 방지할 수 있게 된다.
이와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조방법은 게이트 라인(102)에서 신장된 적어도 하나 이상의 돌출부(75)를 구비한다. 이 돌출부(75)는 미스얼라인(misalign) 등의 공정편차 등에 의해 반도체 패턴(168)이 백라이트에 의해 노출되는 것을 방지할 수 있게 된다. 이로써, 광전류가 발생되지 않게 되어 화소신호 왜곡이 방지됨에 따라 화질이 향상된다.
도 7a 내지 도 7e는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도이다.
하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝된다. 이에 따라, 도 7a에 도시된 바와 같이 게이트 라인(102)과, 게이트 라인(102)에 포함된 게이트 전극(106) 및 게이트 라인(102)에서 신장된 적어도 하나 이상의 돌출부(75)을 포함하는 게이트 패턴이 형성된다. 여기서, 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
게이트 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144)이 형성된다. 게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
게이트 절연막(144)이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다.
비정질 실리콘층 및 n+ 비정질실리콘층 위에 마스크를 이용한 포토리쏘그래피공정 및 식각공정을 이용하여 패터닝된다. 이에 따라, 도 7b에 도시된 바와 같이 반도체 패턴(168)이 형성된다. 반도체 패턴(168)은 활성층(114) 및 오믹접촉층(148)이 이중으로 적층된 구조를 갖는다.
반도체 패턴(168)이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 소스/드레인 금속층이 전면 형성된다.
소스/드레인 금속층 위에 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝된다. 이에 따라, 데이터 라인(104), 소스 전극(110), 드레인 전극(112)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 소스 전극(110) 및 드레인 전극(112)을 마스크로 채널부의 오믹접촉층(148)이 식각됨으로써 도 7c에 도시된 바와 같이 채널부의 활성층(114)이 노출된다.
여기서, 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
소스/드레인 패턴들이 형성된 하부기판(142) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된다. 이후, 보호막(150)은 마스크를 이용한 포토리쏘그래 피 공정과 식각공정으로 패터닝된다. 이에 따라, 도 7d에 도시된 바와 같이 컨택홀들(116)이 형성된다. 컨택홀(116)은 보호막(150)을 관통하여 드레인 전극(112)이 노출되게 형성된다. 여기서, 보호막(150)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
보호막(150)이 형성된 하부기판(142) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝된다. 이에 따라, 도 7e에 도시된 바와 같이 화소전극(118)이 형성된다. 화소 전극(118)은 컨택홀(116)을 통해 드레인 전극(112)과 전기적으로 접속된다. 여기서, 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조방법은 게이트 라인에서 신장된 적어도 하나 이상의 돌출부를 구비한다. 이 돌출부는 미스얼라인(misalign) 등의 공정편차 등에 의해 반도체 패턴이 백라이트에 노출되는 것을 방지할 수 있게 된다. 이로써, 광전류가 발생되지 않게 되어 화소신호 왜곡이 방지됨에 따라 화질이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (8)
- 박막 트랜지스터의 게이트 전극이 포함하는 게이트 라인과;상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인과;상기 데이터 라인과 접속된 소스전극;상기 소스전극과 마주하는 드레인 전극과;상기 소스전극과 드레인 전극 사이에 채널을 형성하는 반도체층과;보호막의 컨택홀을 통해 상기 드레인 전극과 접속된 화소전극을 구비하고,상기 게이트 라인은 그 게이트 라인 밖으로 노출된 반도체층과 중첩되게 형성되어 상기 반도체층에 광이 직접 조사되는 것을 차단하기 위한 적어도 하나의 돌출부를 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서상기 돌출부는 상기 드레인 전극과 인접하게 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서상기 반도체층은 "U(유)"자형 채널을 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 3 항에 있어서상기 돌출부는 상기 드레인 전극의 양측과 인접하게 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 기판 상에 박막 트랜지스터의 게이트 전극이 포함된 게이트 라인을 형성하는 단계와;상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하고 상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계와;상기 반도체 패턴이 형성된 기판 상에 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와;상기 소스/드레인 패턴이 형성된 기판 상에 컨택홀을 갖는 보호막을 형성하는 단계와;상기 보호막 상에 상기 컨택홀을 통해 상기 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하고,상기 게이트 라인을 형성하는 단계는상기 게이트 라인 밖으로 돌출된 반도체층과 중첩되게 적어도 하나의 돌출부를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 5 항에 있어서상기 돌출부는 상기 드레인 전극과 인접하게 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 5 항에 있어서상기 반도체층은 "U(유)"자형 채널을 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서상기 돌출부는 상기 드레인 전극의 양측과 인접하게 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030057517A KR100542770B1 (ko) | 2003-08-20 | 2003-08-20 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030057517A KR100542770B1 (ko) | 2003-08-20 | 2003-08-20 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050019625A KR20050019625A (ko) | 2005-03-03 |
| KR100542770B1 true KR100542770B1 (ko) | 2006-01-20 |
Family
ID=37228848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030057517A KR100542770B1 (ko) | 2003-08-20 | 2003-08-20 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542770B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142981B1 (ko) * | 2005-12-15 | 2012-05-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| CN111081718B (zh) * | 2019-12-11 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
| CN111754880B (zh) | 2020-07-10 | 2021-07-23 | 武汉华星光电技术有限公司 | 显示面板 |
-
2003
- 2003-08-20 KR KR1020030057517A patent/KR100542770B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050019625A (ko) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100556702B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100556701B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101007686B1 (ko) | 액정표시패널의 제조방법 | |
| KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101350609B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101157222B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20060131316A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| KR100968341B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100542770B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20080081487A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100574367B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20070054505A (ko) | 액정 표시장치 및 그의 제조방법 | |
| KR100619624B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20050046164A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| KR100903746B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100949040B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100566817B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100682362B1 (ko) | 액정 표시 패널 및 제조 방법 | |
| KR20040016963A (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |