JP2008034853A - 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル - Google Patents

薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル Download PDF

Info

Publication number
JP2008034853A
JP2008034853A JP2007196275A JP2007196275A JP2008034853A JP 2008034853 A JP2008034853 A JP 2008034853A JP 2007196275 A JP2007196275 A JP 2007196275A JP 2007196275 A JP2007196275 A JP 2007196275A JP 2008034853 A JP2008034853 A JP 2008034853A
Authority
JP
Japan
Prior art keywords
pattern
gate
film transistor
channel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007196275A
Other languages
English (en)
Other versions
JP5424544B2 (ja
Inventor
Soo-Wan Yoon
銖 浣 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008034853A publication Critical patent/JP2008034853A/ja
Application granted granted Critical
Publication of JP5424544B2 publication Critical patent/JP5424544B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】層間ミスアラインを防止した薄膜トランジスタ基板、その製造方法及びそれを有する表示パネルを提供する。
【解決手段】薄膜トランジスタ基板はゲート電極、ゲート絶縁パターン、チャンネルパターン、有機絶縁パターン、ソース電極及びドレイン電極を含み、ゲート電極はベース基板上に形成され、ゲート絶縁パターンはゲート電極より小さい面積でゲート電極上に形成され、チャンネルパターンはゲート絶縁パターンと同一の面積でゲート絶縁パターン上に形成され、有機絶縁パターンはチャンネルパターン、ゲート絶縁パターン及びゲート電極を覆うようにベース基板上に形成され、チャンネルパターンの一部を露出させる開口部を有し、ソース電極及びドレイン電極は有機絶縁パターン上に形成され、開口部を通じてチャンネルパターンと接触し、互いに離間している
【選択図】図１

Description

本発明は薄膜トランジスタ基板、その製造方法及びそれを有する表示パネルに係り、より詳細には層間ミスアラインを防止した薄膜トランジスタ基板、その製造方法及びそれを有する表示パネルに関する。
一般的に、液晶表示装置は液晶の光透過率を用いて画像を表示する液晶表示パネル及び液晶表示パネル下部に配置され液晶表示パネルに光を提供するバックライトアセンブリを含む。
液晶表示パネルは一般的に薄膜トランジスタ基板、薄膜トランジスタ基板と対向するカラーフィルタ基板、及び薄膜トランジスタ基板とカラーフィルタ基板との間に介在する液晶層を含む。
薄膜トランジスタ基板はベース基板、ベース基板上に形成されたゲート電極、ゲート電極を覆うようにベース基板上に形成されたゲート絶縁膜、ゲート電極に対応するようにゲート絶縁膜上に形成されたチャンネルパターン、及びチャンネルパターン上に離間するように形成されたソース電極とドレイン電極を含む。この際、昨今ではベース基板は製造費用及び重さを減少させるために透明の合成樹脂で形成される場合が多い。
一方、薄膜トランジスタ基板は一般的に化学蒸着法またはスパッタリング蒸着法によって製造される。一般的に、ゲート電極はスパッタリング蒸着法によって蒸着した後、パターニングすることにより形成することができ、チャンネルパターンは高温のプラズマ化学蒸着法を通じて蒸着した後パターニングすることで形成できる。
しかし、チャンネルパターンの形成は高温状態で行う必要があることから、合成樹脂材質からなるベース基板は当該高温で膨張し易くなる。このように、ベース基板が容易に膨張するような場合、ゲート電極に対するチャンネルパターンのミスアラインが発生するおそれがある。さらに、このようなチャンネルパターンとゲート電極との間のミスアラインは画像の表示品質を低下させるという問題がある。
従って、本発明の技術的課題はこのような従来の問題点を解決するためのもので、本発明の目的は熱によるチャンネルパターン及びゲート電極の間のミスアラインを防止して、画像の表示品質を向上させた薄膜トランジスタ基板を提供することにある。
本発明の他の目的は薄膜トランジスタ基板を製造するための方法を提供することにある。
本発明のさらに他の目的は、前述した薄膜トランジスタ基板を有する表示パネルを提供することにある。
前述した本発明の目的を達成するための一実施例による薄膜トランジスタ基板は、ゲート電極、ゲート絶縁パターン、第１有機絶縁パターン、ソース電極及びドレイン電極を含み、望ましくは、画素電極をさらに含む。
前記ゲート電極はベース基板上に形成される。前記ゲート絶縁パターンは前記ゲート電極より小さい面積で前記ゲート電極上に形成される。前記チャンネルパターンは前記ゲート絶縁パターンと同一の面積で前記ゲート絶縁パターン上に形成される。前記第１有機絶縁パターンは前記チャンネルパターン、ゲート絶縁パターン及びゲート電極を覆うように前記ベース基板上に形成され、前記チャンネルパターンの一部を露出させる開口部を有する。前記ソース電極とドレイン電極は、前記第１有機絶縁パターン上に形成され、前記開口部を通じて前記チャンネルパターンと接触し、互いに離間して形成される。前記画素電極は前記ドレイン電極と電気的に接続され、透明な導電性物質からなる。
一方、選択的に、前記薄膜トランジスタ基板は前記開口部内に介在し、前記チャンネルパターンの一部を保護する保護部をさらに含むか、前記ソース電極、ドレイン電極及び第１有機絶縁パターンを覆うように前記ベース基板上に形成された第２有機絶縁パターンをさらに含むように構成できる。この際、前記画素電極は前記第２有機絶縁パターン上に形成され、前記第２有機絶縁パターンに形成されたコンタクトホールを通じて前記ドレイン電極と電気的に接続される。
前述した本発明の他の目的を達成するための一実施例による薄膜トランジスタ基板の製造方法は、ベース基板上にゲート金属層、ゲート絶縁層及びチャンネル層を順に形成する段階と、前記チャンネル層及びゲート絶縁層を同時にパターニングして、互いに同一の面積を有するチャンネルパターン及びゲート絶縁パターンを形成する段階と、前記ゲート金属層をパターニングして、前記ゲート絶縁パターンより大きい面積を有するゲート電極を形成する段階と、前記チャンネルパターン、ゲート絶縁パターン及びゲート電極を覆ってカバーし、前記チャンネルパターンの一部を露出させる開口部を有する第１有機絶縁パターンを形成する段階と、前記開口部を通じて前記チャンネルパターンと接触し、互いに離間したソース電極とドレイン電極を形成する段階を含む。望ましくは、前記薄膜トランジスタ基板の製造方法は前記ドレイン電極と電気的に接続された画素電極を形成する段階をさらに含む。
一方、選択的に、前記薄膜トランジスタ基板の製造方法は前記開口部内にインクを提供し、前記チャンネル層の一部を覆って保護する保護部を形成する段階をさらに含むか、前記ソース電極、ドレイン電極及び第１有機絶縁パターンを覆って表面を平坦化する第２有機絶縁パターンを形成する段階をさらに含むことができる。
前述した本発明のさらに他の目的を達成するための一実施例による表示パネルは薄膜トランジスタ基板、前記薄膜トランジスタ基板と対向される対向基板及び前記薄膜トランジスタ基板と対向基板との間に介在する液晶層を含む。
前記薄膜トランジスタ基板はベース基板上に形成されたゲート電極と、前記ゲート電極より小さい面積で前記ゲート電極上に形成されたゲート絶縁パターンと、前記ゲート絶縁パターンと同一の面積で前記ゲート絶縁パターン上に形成されたチャンネルパターンと、前記チャンネルパターン、ゲート絶縁パターン及びゲート電極を覆ってカバーするように前記ベース基板上に形成され、前記チャンネルパターンの一部を露出させる開口部を有する有機絶縁パターンと、前記有機絶縁パターン上に形成され、前記開口部を通じて前記チャンネルパターンと接触し、互いに離間したソース電極及びドレイン電極、前記ドレイン電極と電気的に接続され、透明な導電性物質からなる画素電極を含む。
このような本発明によると、チャンネルパターンがゲート電極に対して自動的に整列させることができ、チャンネルパターンのゲート電極に対するミスアラインの発生を防止することができ、それによって、画像の表示品質をより向上することができる。
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
＜薄膜トランジスタ基板の第１実施例＞
図１〜図５は本発明の第１実施例による薄膜トランジスタ基板の一部を示した図面である。具体的に、図１は第１実施例による薄膜トランジスタ基板の一部を示した平面図であり、図２は図１のI-I’線に沿って切断した断面図であり、図３は図１のII-II’線に沿って切断した断面図であり、図４は図１でアライン絶縁パターンを除去した断面図であり、図５は図３でアライン絶縁パターンを除去した断面図である。
本発明による薄膜トランジスタ基板は、一例で、画像を表示するための表示パネル（図示せず）の構成要素として用いられる。即ち、表示パネルは薄膜トランジスタ基板を始め、対向基板及び液晶層を含む。まず、表示パネルの各構成要素について簡単に説明する。
薄膜トランジスタ基板はマトリックス形態に配置された複数の画素電極、各画素電極に駆動電圧を印加する薄膜トランジスタ、薄膜トランジスタをそれぞれ作動させるための信号線を含む。
対向基板は薄膜トランジスタ基板と向き合うように配置される。対向基板は透明な導電性物質からなる共通電極を含み、選択的に画素電極と向き合うところに配置されたカラーフィルタを含む。カラーフィルタには赤色カラーフィルタ、青色カラーフィルタ及び青色カラーフィルタなどがある。
液晶層は、薄膜トランジスタ基板と対向基板との間に介在し、画素電極と共通電極との間に形成された電気場によって再配列される。この再配列された液晶層は、外部から入射する光の光透過率を調節する。光透過率が調節された光はカラーフィルタを通過することで所定の画像を外部に表示する。
以下、図１、図２及び図３を参照して本実施例による薄膜トランジスタ基板をより詳細に説明する。
本実施例による薄膜トランジスタ基板はベース基板１００、ゲート金属パターン２００、ゲート絶縁パターン３００、チャンネルパターン４００、アライン絶縁パターン５００、有機絶縁パターン６００、データ金属パターン７００、透明金属パターン８００及び保護部８５０を含む。
ベース基板１００はプレート形状を有し、透明の物質で形成される。ベース基板１００を構成する材質の一例として、ガラス及び石英を採用することができ、望ましくは製造費用及び重量を軽減するために透明な合成樹脂を用いることができる。
ゲート金属パターン２００はベース基板１００上に形成され、ゲート配線ＧＬ、ゲート電極ＧＥ、ゲート金属パッドＧＰ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを含む。
ゲート配線ＧＬは、ベース基板上に第１方向に形成され、第１方向に垂直な第２方向に沿って並列に複数個が形成される。一方、ゲート配線ＧＬは後述するデータ配線ＤＬと交差するように形成され、複数の単位画素を定義する。
ゲート電極ＧＥは、ゲート配線ＧＬから第２方向に所定の長さで突出するように形成される。この際、ゲート電極ＧＥは平面視で長方形形状に形成することが望ましい。
ゲート金属パッドＧＰはゲート配線ＧＬの一端部に形成される。望ましくは、ゲート金属パッドＧＰも平面視で長方形形状に形成することが好ましい。
ストレージ配線ＳＬは、ベース基板１００上に各単位画素を横切るように第１方向に沿って形成され、第２方向に沿って並列に複数個が形成される。
ストレージ電極ＳＴＥは、各単位画素内に形成され、ストレージ配線ＳＬと電気的に接続される。この際、ストレージ電極ＳＴＥは平面視で長方形形状に形成することが望ましい。
ゲート絶縁パターン３００は、ゲート電極ＧＥ上に形成される。ゲート絶縁パターン３００は、ゲート電極ＧＥより小さい面積を有するように形成され、望ましくは、ゲート電極ＧＥの中央に形成することが好ましい。ゲート絶縁パターン３００は、一例として、窒化シリコンＳｉＮｘまたは酸化シリコンＳｉＯｘで形成することができる。
チャンネルパターン４００は、ゲート絶縁パターン３００上に形成され、ゲート絶縁パターン３００と同一の面積を有するアクティブパターン４０２と、このアクティブパターン４０２上に形成されたイオンドーピングパターン４０４とを含む。
アクティブパターン４０２は、ゲート絶縁パターン３００と同一の面積でゲート絶縁パターン３００上に形成される。アクティブパターン４０２は一例として、アモルファスシリコン（a-Si）で構成することができる。
イオンドーピングパターン４０４は、アクティブパターン４０２上に形成され、電気的に２つの部分に分離される。この際、２つの部分のうちいずれか１つの部分は後述するソース電極ＳＥと接触し、２つの部分のうち他の１つの部分は後述するドレイン電極ＤＥと接触する。イオンドーピングパターン４０４は、一例として、高密度イオンドーピングアモルファスシリコン（n＋・a-Si）で構成することができる。
アライン絶縁パターン５００は、ゲート金属パターン２００と対応するようにゲート金属パターン２００上部に形成される。この際、平面視におけるアライン絶縁パターン５００の境界線の形状はゲート金属パターン２００の境界線の形状と一致する。
具体的に、アライン絶縁パターン５００はゲート配線ＧＬ、ゲート電極ＧＥ、ゲート金属パッドＧＰ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥ上にそれぞれ形成される。特に、アライン絶縁パターン５００はチャンネルパターン４００及びゲート絶縁パターン３００の一部を覆うようにゲート電極ＧＥ上に形成され、チャンネルパターン４００の中央を露出させる。また、アライン絶縁パターン５００はゲート金属パッドＧＰ上に形成され、ゲート金属パッドＧＰの中央を露出させる。
一方、アライン絶縁パターン５００は、一例として、窒化シリコンＳｉＮｘまたは酸化シリコンＳｉＯｘで形成することができる。
有機絶縁パターン６００は、ゲート配線ＧＬ、ゲート電極ＧＥ、ストレージ配線ＳＬ、及びストレージ電極ＳＴＥを覆うようにベース基板１００上に形成される。この際、有機絶縁パターン７００はゲート配線ＧＬ、ゲート電極ＧＥ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを完全に覆うように広く形成される。
特に、有機絶縁パターン６００は、アライン絶縁パターン５００、チャンネルパターン４００、ゲート絶縁パパ３００及びゲート電極ＧＥを覆ってカバーするようにベース基板１００上に形成され、アライン絶縁パターン５００の開口された部分と対応して開口される。即ち、アライン絶縁パターン５００及び有機絶縁パターン６００にはチャンネルパターン４００の中心を露出させるためにチャンネル開口部５１０が形成される。
データ金属パターン７００はデータ配線ＤＬ、ソース電極ＳＥ、ドレイン電極ＤＥ、データ金属パッドＤＰ及びゲート連結パッドＧＣＰを含む。
データ配線ＤＬはゲート配線ＧＬと交差するように第２方向に形成され、第１方向に沿って複数個形成される。この際、データ配線ＤＬは有機絶縁パターン６００及びアライン絶縁パターン５００によってゲート配線ＧＬと電気的に絶縁される。
ソース電極ＳＥは、データ配線ＤＬから第１方向に所定の長さで突出するように形成される。ソース電極ＳＥはベース基板１００及び有機絶縁パターン６００上に渡って形成され、チャンネル開口部５１０内にも形成されチャンネルパターン４００のイオンドーピングパターン４０２のいずれか１つの部分と接触する。
ドレイン電極ＤＥはソース電極ＳＥから所定距離で離間する位置に有機絶縁パターン６００上に形成される。また、ドレイン電極ＤＥはチャンネル開口部５１０内にも形成されチャンネルパターン４００のイオンドーピングパターン４０２の他の一部分と接触する。
データ金属パッドＤＰはデータ配線ＤＬの一端に形成される。望ましくは、データ金属パッドＤＰも平面視で長方形形状とすることが好ましい。
ゲート連結パッドＧＣＰは、アライン絶縁パターン５００及びゲート金属パッドＧＰを覆うようにベース基板１００上に形成され、アライン絶縁パターン５００の開口された部分に対応して開口を有している。即ち、アライン絶縁パターン５００及びゲート連結パッドＧＣＰには、ゲート金属パッドＧＰの中心を露出させるためにゲートパッドコンタクトホール５５０が形成される。この際、ゲート連結パッドＧＣＰはゲート金属パッドＧＰの側面と接触して電気的に接続される。
透明金属パターン９００は、透明な導電性物質からなり、一例として、インジウム錫酸化物ＩＴＯ、インジウム亜鉛酸化物ＩＺＯ、アモルファスインジウム錫酸化物ａ−ＩＴＯなどで形成することができる。透明金属パターン９００は画素電極９１０、ゲート透明パッド９２０及びデータ透明パッド９３０を含む。
画素電極９１０は、ドレイン電極ＤＥの一部と重畳するように形成され、ドレイン電極ＤＥと電気的に接続される。画素電極９１０は各単位画素内に形成され、ベース基板１００及び有機絶縁パターン６００上に形成される。
ゲート透明パッド９２０はゲート連結パッドＧＣＰ、アライン絶縁パターン５００及びゲート金属パッドＧＰを覆うように形成され、ゲートパッドコンタクトホール５５０を通じてゲート金属パッドＧＰと電気的に接続される。望ましくは、ゲート透明パッド９２０は平面視で長方形形状に形成することが好ましい。
データ透明パッド９３０はデータ金属パッドＤＰを覆うようにベース基板１００上に形成される。その結果、データ透明パッド９３０はデータ金属パッドＤＰと電気的に接続される。
保護部８５０はチャンネル開口部５１０内に介在しており、チャンネル開口部５１０によって露出されたチャンネルパターン４００の一部を保護する。保護部８５０は有機物質を含むことが好ましい。
図４及び図５に示すように、本実施例による薄膜トランジスタ基板は上述したものとは異なり、アライン絶縁パターン５００を省略することができる。その結果、有機絶縁パターン６００が、ゲート配線ＧＬ、ゲート電極ＧＥ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを覆って保護するように構成される。特に、有機絶縁パターン６００はチャンネルパターン４００、ゲート絶縁パターン３００及びゲート電極ＧＥを覆って保護する。
このように、チャンネルパターン４００を、ゲート電極３００の中央に対応する位置に、ゲート電極より小さい面積で形成することにより、チャンネルパターン４００のゲート電極３００に対するミスアラインを防止できる。
＜薄膜トランジスタ基板の第２実施例＞
図６及び図７は本発明の第２実施例による薄膜トランジスタ基板を示した図面である。具体的に、図６は図２に対応する薄膜トランジスタ基板の断面図であり、図７は図３に対応する薄膜トランジスタ基板の断面図である。
図１、図６及び図７に示すように、本実施例による薄膜トランジスタ基板はベース基板１００、ゲート金属パターン２００、ゲート絶縁パターン３００、チャンネルパターン４００、アライン絶縁パターン５００、第１有機絶縁パターン６００、データ金属パターン７００、第２有機絶縁パターン８００及び透明金属パターン９００を含む。
まず、ベース基板１００、ゲート金属パターン２００、ゲート絶縁パターン４００、アライン絶縁パターン５００、第１有機絶縁パターン６００及びデータ金属パターン７００は第１実施例による薄膜トランジスタ基板と同一であるので詳細な説明は省略する。
第２有機絶縁パターン８００はベース基板１００上に形成され、ゲート連結パターンＧＣＰ、データ配線ＤＬ、データ金属パターンＤＰ、ソース電極ＳＥ、ドレイン電極ＤＥ及び第１有機絶縁パターン６００を覆って保護する。第２有機絶縁パターン８００は所定の厚さで形成され、薄膜トランジスタ基板の表面を平坦化する。
一方、第２有機絶縁パターン８００はドレイン電極ＤＥの上部に形成された第１コンタクトホール８１０、ゲートパッドコンタクトホール５５０の上部に形成された第２コンタクトホール８２０及びデータ金属パッドＤＰの上部に形成された第３コンタクトホール８３０を有する。
透明金属パターン９００は第２有機絶縁パターン８００上に形成され、透明な導電性物質で構成される。透明金属パターン９００は画素電極９１０、ゲート透明パッド９２０及びデータ透明パッド９３０を含む。
画素電極９１０は、各単位画素内の第２有機絶縁パターン８００上に形成され、第１コンタクトホール８１０を通じてドレイン電極ＤＥと電気的に接続される。
ゲート透明パッド９２０は、ゲート金属パッドＧＰに対応するように第２有機絶縁パターン８００上に形成され、第２コンタクトホール８２０及びゲートパッドコンタクトホール５５０を通じてゲート金属パッドＧＰと電気的に接続される。望ましくは、ゲート透明パッド９２０は平面視において長方形形状であることが好ましい
データ透明パッド９３０は、データ金属パッドＤＰに対応するように第２有機絶縁パターン８００上に形成され、第３コンタクトホール８３０を通じてデータ金属パッドＤＰと電気的に接続される。
＜薄膜トランジスタ基板の製造方法の実施例＞
図８〜図１２は本発明の一実施例による薄膜トランジスタ基板の製造方法のうちチャンネルパターンを形成する過程を示した図面である。具体的に、図８はゲート金属層、ゲート絶縁層、チャンネル層及び感光パターンを順に蒸着する過程を説明するための平面図であり、図９は図８のIII−III’線に沿って切断した断面図であり、図１０は図８のIV−IV’線に沿って切断した断面図であり、図１１は図９における感光パターンを用いてゲート絶縁層及びチャンネル層をエッチングする過程を説明するための断面図であり、図１２は図１０においてのゲート絶縁層及びチャンネル層をエッチングする過程を説明するための断面図である。
まず、図８、図９及び図１０に示すように、本実施例による薄膜トランジスタ基板を製造するためにベース基板１００上にゲート金属層２１０、ゲート絶縁層３１０及びチャンネル層４１０を順に形成する。一般的に、ゲート金属層２１０はスパッタリング蒸着法によって形成され、ゲート絶縁層３１０及びチャンネル層４１０はプラズマ化学蒸着法によって形成される。この際、ベース基板１００は製造費用及び重量を軽減するために透明な合成樹脂で構成することができる。
一方、チャンネル層４１０は、ゲート絶縁層３１０上に形成されたアクティブシリコン層４１２及びアクティブシリコン層４１２上に形成されたイオンドーピングシリコン層４１４を含む。一例として、アクティブシリコン層４１２はアモルファスシリコン（a-Si）で構成することができ、イオンドーピングシリコン層４１４は高密度イオンドーピングアモルファスシリコン（n＋・a-Si）で構成することができる。
チャンネル層４１０を形成した後、チャンネル層４１０上面の一部上に感光パターン１０を形成する。感光パターン１０はチャンネル層４１０の全面に感光層を形成した後、露光工程を通じて形成される。
続いて、図１１及び図１２に示すように、感光パターン１０を用いてチャンネル層４１０の一部及びゲート絶縁層３１０の一部をエッチングし、チャンネルパターン４００及びゲート絶縁パターン３００を形成する。一般的に、チャンネル層４１０及びゲート絶縁層３１０のエッチングは、プラズマによる乾式エッチング法によって行うことができる。感光パターン１０を通じてエッチング工程を行った後、感光パターン１０を除去する。
一方、チャンネルパターン４００はアクティブシリコン層４１２の一部がエッチングされて形成されたアクティブパターン４０２及びイオンドーピングシリコン層４１４の一部がエッチングされて形成されたイオンドーピングパターン４０４を含む。
図１３及び図１７は本発明の一実施例による薄膜トランジスタ基板の製造方法のうちゲート電極を形成する過程を示した図面である。具体的に、図１３はアライン絶縁パターンを形成する過程を説明するための平面図であり、図１４は図１３のV-V’線に沿って断面図であり、図１５は図１３のVI-VI’線に沿って切断した断面図であり、図１６は図１４においてアライン絶縁パターンを用いてゲート金属層をエッチングする過程を説明するための断面図であり、図１７は図１５においてアライン絶縁パターンを用いてゲート金属層をエッチングする過程を説明するための断面図である。
続いて、図１３、図１４及び図１５に示すように、ゲート金属層２１０の一部領域にアライン絶縁パターン５００を形成する。特に、アライン絶縁パターン５００は、チャンネルパターン４００及びゲート絶縁パターン３００を完全に覆うように、ゲート絶縁パターン３００より広い面積で形成され、チャンネルパターン４００の中央を露出するようにチャンネル開口部５１０を有する。一方、アライン絶縁パターン５００は、一例として、窒化シリコンＳｉＮｘまたは酸化シリコンＳｉＯｘで形成することができる。
具体的に、例を挙げてアライン絶縁パターン５００を形成する過程を説明すると、まず、チャンネルパターン４００及びゲート絶縁パターン３００を覆うように、ゲート金属層２１０上にアライン絶縁層を形成する。続いて、このアライン絶縁層上に感光層を形成し、感光層を露光して感光パターンを形成する。最後に、感光パターンを用いてアライン絶縁層の一部をエッチングすることで、アライン絶縁パターン５００を形成する。
続いて、図１６及び図１７に示すように、アライン絶縁パターン５００を通じてゲート金属層２１０の一部をエッチングしてゲート金属パターン２００を形成する。この際、ゲート金属パターン２００はゲート配線ＧＬ、ゲート電極ＧＥ、ゲート金属パッドＧＰ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを含む。
具体的に、ゲート配線ＧＬは第１方向に形成され、第１方向と垂直な第２方向に沿って並列に複数個が形成される。ゲート電極ＧＥは、ゲート配線ＧＬから第２方向に所定の長さで突出した形状で形成される。ゲート金属パッドＧＰはゲート配線ＧＬの一端部に形成される。ストレージ配線ＳＬは第１方向に沿って形成され、第２方向に沿って並列に複数個が形成される。ストレージ電極ＳＴＥはストレージ配線ＳＬと電気的に接続される。
一方、アライン絶縁パターン５００上に形成された感光パターンは、アライン絶縁層の一部をエッチングしてアライン絶縁パターン５００を形成する際に除去するか、ゲート金属層２１０の一部をエッチングしてゲート金属パターン２００を形成した後除去することができる。
また、アライン絶縁パターン５００を形成しないで、感光パターンのみでゲート金属パターン２００を形成することもできる。具体的に説明すると、まず、ゲート絶縁パターン３００より広い面積でチャンネルパターン４００及びゲート絶縁パターン３００を完全に覆う感光パターンを、露光過程により形成する。この際、感光パターンはチャンネルパターン４００の中央を露出させる。続いて、感光パターンを通じてゲート金属層２１０の一部をエッチングし、ゲート金属パターン２００を形成した後、感光パターンを除去する。
図１８及び図１９は、本発明の一実施例による薄膜トランジスタ基板の製造方法のうち第１有機絶縁パターンを形成する過程を示した図面である。具体的に、図１８は第１有機絶縁パターンを形成する過程を示した平面図であり、図１９は図１８のVII-VII’線に沿って切断した断面図である。
続いて、図１８及び図１９に示すように、ゲート配線ＧＬ、ゲート電極ＧＥ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを覆う第１有機絶縁パターン６００をベース基板１００上に形成する。この際、有機絶縁パターン６００はゲート配線ＧＬ、ゲート電極ＧＥ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを完全に覆うように広く形成される。
即ち、第１有機絶縁パターン６００はゲート配線ＧＬ、ゲート電極ＧＥ、ストレージ配線ＳＬ及びストレージ電極ＳＴＥを覆うようにベース基板１００の全面に第１有機絶縁層を形成した後、第１有機絶縁層をパターニングして形成する。
一方、第１有機絶縁パターン６００にもチャンネルパターン４００の中心を露出させるチャンネル開口部５１０を有する。即ち、チャンネル開口部５１０はチャンネルパターン４００の中心を露出させるためにアライン絶縁パターン５００及び有機絶縁パターン６００の一部が除去されて形成される。
図２０〜図２４は、本発明の一実施例による薄膜トランジスタ基板の製造方法のうちソース電極とドレイン電極を形成する過程を示した図面である。具体的に、図２０はデータ金属パターンを形成する過程を説明するための平面図であり、図２１は図２０のVIII-VIII’に沿って切断した断面図であり、図２２は図２０のIX-IX’線に沿って切断した断面図であり、図２３は図２１におけるイオンドーピングパターンの一部をエッチングする過程を説明するための断面図であり、図２４は図２３におけるアライン絶縁パターンの一部をエッチングする過程を説明するための断面図である。
続いて、図２０、図２１及び図２２に示すように、ベース基板１００上にデータ金属パターン７００を形成する。データ金属パターン７００はベース基板１００全面にデータ金属層を形成した後、このデータ金属層をパターニングすることで形成できる。
データ金属パターン７００は、データ配線ＤＬ、ソース電極ＳＥ、ドレイン電極ＤＥ、データ金属パッドＤＰ及びゲート連結パッドＧＣＰを含む。
データ配線ＤＬはゲート配線ＧＬと交差するように第２方向に形成され、第１方向に沿って複数個形成される。この際、データ配線ＤＬは第１有機絶縁パターン６００及びアライン絶縁パターン５００によってゲート配線ＧＬと電気的に絶縁される。
ソース電極ＳＥは、データ配線ＤＬから第１方向に所定の長さで突出するように形成される。ソース電極ＳＥは、ベース基板１００及び第１有機絶縁パターン６００上に形成され、チャンネル開口部１０内にも形成されチャンネルパターン４００のイオンドーピングパターン４０４の一部と接触する。
ドレイン電極ＤＥは、ソース電極ＳＥから所定距離で離間するように第１有機絶縁パターン６００上に形成される。また、ドレイン電極ＤＥはチャンネル開口部５１０内にも形成されチャンネルパターン４００のイオンドーピングパターン４０４の一部と接触される。
データ金属パッドＤＰはデータ配線ＤＬの一端に形成される。ゲート連結パッドＧＣＰは、アライン絶縁パターン５００及びゲート金属パッドＧＰを覆うようにベース基板１００上に形成され、アライン絶縁パターン５００の一部を露出するように開口を有する。
続いて、図２３及び図２４に示すように、データ金属パターン７００を用いてチャンネルパターン４００及びアライン絶縁パターン５００の一部をエッチングする。
具体的に説明すると、まず、ソース電極ＳＥ及びドレイン電極ＤＥを用いてイオンドーピングパターン４０４の一部をエッチングする。その結果、イオンドーピングパターン４０４は電気的に２つの部分に分離される。また、ゲート連結パターンＧＣＰを用いてアライン絶縁パターン５００の一部をエッチングし、その結果、アライン絶縁パターン５００にゲートパッドコンタクトホール５５０が形成される。
最後に、図１、図２及び図３に示す実施例と同様に、ベース基板１００上に透明金属パターン９００を形成する。透明金属パターン９００はベース基板１００全面に透明金属層を形成した後、透明金属層をパターニングすることで形成できる。
透明金属パターン９００は画素電極９１０、ゲート透明パッド９２０及び透明パッド９３０を含む。
画素電極９１０はドレイン電極ＤＥの一部と重畳するように形成され、ドレイン電極ＤＥと電気的に接続される。ゲート透明パッド９２０は、ゲート連結パッドＧＣＰ、アライン絶縁パターン５００及びゲート金属パッドＧＰを覆うように形成され、ゲートパッドコンタクトホール５５０を通じて、ゲート金属パッドＧＰと電気的に接続される。データ透明パッド９３０はデータ金属パッドＤＰを覆うようにベース基板１００上に形成され、データ金属パッドＤＰと電気的に接続される。
透明金属パターン９００を形成した後、チャンネル開口部５１０内に保護部８５０を形成する。即ち、有機インクをチャンネル開口部５１０内に提供して保護部８５０を形成する。この際、保護部８５０はチャンネル開口部５１０によって露出されたチャンネルパターン４００の一部を覆って保護する。
本実施例によると、ゲート電極ＧＥを形成した後にチャンネルパターン４００を形成するのではなく、チャンネルパターン４００を先に形成しゲート電極ＧＥを後で形成することにより、チャンネルパターン４００をゲート電極ＧＥに対して自動に整列させることができる。
具体的に説明すると、従来のように、ゲート電極ＧＥを形成した後にチャンネルパターン４００を形成する場合、チャンネルパターン４００を形成する際に必要となる高温によって、ベース基板１００が膨張する。特に、ベース基板１００が透明な合成樹脂で形成される場合、さらに大きく熱膨張するおそれがある。このように、ベース基板１００が熱膨張する場合、ベース基板１００上に形成されたゲート電極ＧＥの位置が変更し、チャンネルパターン４００とゲート電極ＧＥとの間にミスアラインを生じる。
しかし、本実施例のように、チャンネルパターン４００を先に形成しゲート電極ＧＥを後で形成する場合、ベース基板１００の熱膨張によってゲート電極ＧＥの位置が変更することを防止でき、チャンネルパターン４００とゲート電極ＧＥとの間のミスアラインが発生しない。
本実施例による製造方法では、保護部８５０を形成する段階を含むものとして説明したが、保護部８５０の代わりに第２有機絶縁パターンを形成する段階を含むように構成することもできる。
図６及び図７を参照して具体的に説明すると、データ金属パターン７００を形成し、イオンドーピングパターン４０４及びアライン絶縁パターン５００の一部をエッチングした後、ベース基板１００上に第２有機絶縁パターン８００を形成する。
第２有機絶縁パターン８００は、ゲート連結パターンＧＣＰ、データ配線ＤＬ、データ金属パターンＤＰ、ソース電極ＳＥ、ドレイン電極ＤＥ及び第１有機絶縁パターン６００を覆って保護する。第２有機絶縁パターン８００は所定の厚さで形成され、薄膜トランジスタ基板の表面を平坦化する。
一方、第２有機絶縁パターン８００はドレイン電極ＤＥの上部に形成された第１コンタクトホール８１０、ゲートパッドコンタクトホール５５０の上部に形成された第２コンタクトホール８２０及びデータ金属パッドＤＰの上部に形成された第３コンタクトホール８３０を有する。
続いて、第２有機絶縁パターン８００上に透明金属パターン９００を形成する。透明金属パターン９００は画素電極９１０、ゲート透明パッド９２０及びデータ透明パッド９３０を含む。
画素電極９１０は、第２有機絶縁パターン８００上に形成され、第１コンタクトホール８１０を通じてドレイン電極ＤＥと電気的に接続される。ゲート透明パッド９２０はゲート金属パッドＧＰに対応するように第２有機絶縁パターン８００上に形成され、第２コンタクトホール８２０及びゲートパッドコンタクトホール５５０を通じてゲート金属パッドＧＰと電気的に接続される。データ透明パッド９３０はデータ金属パッドＤＰに対応するように第２有機絶縁パターン８００上に形成され、第３コンタクトホール８３０を通じてデータ金属パッドＤＰと電気的に接続される。
このような本によると、チャンネルパターンを先に形成しゲート電極を後で形成することにより、チャンネルパターンとゲート電極との間でミスアラインが発生することを防止でき、その結果、表示パネルの画像の表示品質をより向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の第１実施例による薄膜トランジスタの一部を示した図面である。 本発明の第１実施例による薄膜トランジスタの一部を示した図面である。 本発明の第１実施例による薄膜トランジスタの一部を示した図面である。 本発明の第１実施例による薄膜トランジスタの一部を示した図面である。 本発明の第１実施例による薄膜トランジスタの一部を示した図面である。 本発明の第２実施例による薄膜トランジスタ基板を示した図面である。 本発明の第２実施例による薄膜トランジスタ基板を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちチャンネルパターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちチャンネルパターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちチャンネルパターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちチャンネルパターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちチャンネルパターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちゲート電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちゲート電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちゲート電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちゲート電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちゲート電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうち第１有機絶縁パターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうち第１有機絶縁パターンを形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちソース電極とドレイン電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちソース電極とドレイン電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちソース電極とドレイン電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちソース電極とドレイン電極を形成する過程を示した図面である。 本発明の一実施例による薄膜トランジスタ基板の製造方法のうちソース電極とドレイン電極を形成する過程を示した図面である。
符号の説明
１００ ベース基板
２００ ゲート金属パターン
ＧＥ ゲート電極
ＧＬ ゲート配線
ＧＰ ゲート金属パッド
ＳＬ ストレージ配線
３００ ゲート絶縁パターン
４００ チャンネルパターン
４０２ アクティブパターン
４０４ イオンドーピングパターン
５００ アライン絶縁パターン
６００ 第１有機絶縁パターン
７００ データ金属パターン
ＳＥ’ ソース電極
ＤＥ ドレイン電極
ＤＬ データ配線
ＤＰ データ金属パッド
８００ 第２有機絶縁パターン
８５０ 保護部
９００ 透明金属パターン
９１０ 画素電極

Claims (26)

  1. ベース基板と、
    べース基板上に形成されたゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁パターンと、
    前記ゲート絶縁パターン上に形成され前記ゲート電極の幅より小さい幅を有するチャンネルパターンと、
    を含むことを特徴とする薄膜トランジスタ基板。
  2. 前記チャンネルパターンの形状は、前記ゲート絶縁パターンの形状と同一であることを特徴とする請求項１記載の薄膜トランジスタ基板。
  3. 前記チャンネルパターン、ゲート絶縁パターン及びゲート電極を覆うように前記ベース基板上に形成され、前記チャンネルパターンの一部を露出させる開口部を有する第１有機絶縁パターンをさらに含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
  4. 前記第１有機絶縁パターン上に形成され、前記開口部を通じて前記チャンネルパターンと接触し、互いに離間したソース電極とドレイン電極を含むことを特徴とする請求項３記載の薄膜トランジスタ基板。
  5. 透明導電性物質からなり、前記ドレイン電極と電気的に接続されるピクセル電極をさらに含むことを特徴とする請求項４記載の薄膜トランジスタ基板。
  6. 前記開口部に位置して前記チャンネルパターンの露出された部分を保護する保護部をさらに含むことを特徴とする請求項３記載の薄膜トランジスタ基板。
  7. 前記保護部は有機物質を含むことを特徴とする請求項６記載の薄膜トランジスタ基板。
  8. 前記ソース電極、ドレイン電極及び第１有機絶縁パターンを覆うように前記ベース基板上に形成され、前記ドレイン電極の上部に形成されたコンタクトホールを有する第２有機絶縁パターンをさらに含み、
    前記画素電極は前記第２有機絶縁パターン上に形成され、前記コンタクトホールを通じて前記ドレイン電極と電気的に接続されることを特徴とする請求項３記載の薄膜トランジスタ基板。
  9. 前記第１有機絶縁パターンの下部に形成され、前記チャンネルパターン、ゲート絶縁パターン及びゲート電極の一部をカバーし、平面視において側縁が前記ゲート電極の側縁と一直線上にあるアライン絶縁パターンをさらに含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
  10. 前記チャンネルパターンは、
    前記ゲート絶縁パターン上に形成されたアクティブパターンと、
    前記ソース電極とアクティブパターンとの間、及び前記ドレイン電極とアクティブパターンとの間に形成され、前記ソース電極及びドレイン電極と接触されるイオンドーピングパターンを含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
  11. 平面視において、前記イオンドーピングパターンの側縁、前記ゲート絶縁パターンの側縁及び前記アクティブパターンの側縁は、一直線上に位置することを特徴とする請求項１記載の薄膜トランジスタ基板。
  12. ベース基板上にゲート金属層、ゲート絶縁層及びチャンネル層を順に形成する段階と、
    前記チャンネル層及びゲート絶縁層をパターニングして、チャンネルパターン及びゲート絶縁パターンを形成する段階と、
    前記ゲート金属層をパターニングして、前記チャンネルパターンより大きい幅を有するゲート電極を形成する段階と、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  13. 前記チャンネルパターン、ゲート絶縁パターン及びゲート電極を覆ってカバーし、前記チャンネルパターンの一部を露出させる開口部を有する第１有機絶縁パターンを形成する段階と、
    前記開口部を通じて前記チャンネルパターンと接触し、互いに離間したソース電極とドレイン電極を形成する段階と、
    をさらに含むことを特徴とする薄膜トランジスタ基板の製造方法。
  14. 前記ドレイン電極と電気的に接続された画素電極を形成する段階をさらに含むことを特徴とする請求項１３記載の薄膜トランジスタ基板の製造方法。
  15. 前記開口部内にインクを提供し、前記チャンネルパターンの一部を覆って保護する保護部を形成する段階をさらに含むことを特徴とする請求項１４記載の薄膜トランジスタ基板の製造方法。
  16. 前記ソース電極、ドレイン電極及び第１有機絶縁パターンを覆って表面を平坦化し、前記ドレイン電極の一部を露出させるコンタクトホールを有する第２有機絶縁パターンを形成する段階をさらに含み、
    前記画素電極は前記第２有機絶縁パターン上に形成され、前記コンタクトホールを通じて前記ドレイン電極と電気的に接続されることを特徴とする請求項１４記載の薄膜トランジスタ基板の製造方法。
  17. 前記ゲート電極を形成する段階は、
    前記ゲート絶縁パターンより広い面積で前記チャンネルパターン及びゲート絶縁パターンをカバーし、前記開口部に対応するように前記チャンネルパターンの一部を露出させる感光パターンを形成する段階と、
    前記感光パターンを通じてゲート金属層の一部をエッチングし、前記ゲート電極を形成する段階と、
    前記感光パターンを除去する段階と、
    を含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
  18. 前記ゲート電極を形成する段階は、
    前記チャンネルパターン及びゲート絶縁パターンを覆うように前記ゲート金属層上にアライン絶縁層を形成する段階と、
    前記ゲート絶縁パターンより広い面積で前記チャンネルパターン及びゲート絶縁パターンをカバーし、前記開口部に対応するように前記アライン絶縁層の一部を露出させる感光パターンを前記アライン絶縁層上に形成する段階と、
    前記感光パターンを通じて前記ライン絶縁層の一部をエッチングしてアライン絶縁パターンを形成する段階と、
    前記アライン絶縁パターンを通じて前記ゲート金属層の一部をエッチングして前記ゲート電極を形成する段階と、
    を含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
  19. 前記ゲート電極を形成する段階は、前記感光パターンを除去する段階をさらに含むことを特徴とする請求項１８記載の薄膜トランジスタ基板の製造方法。
  20. 前記チャンネル層は、
    前記ゲート絶縁層上に形成されたアクティブシリコン層と、
    前記アクティブシリコン層上に形成されたイオンドーピングシリコン層と、
    を含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
  21. 前記ソース電極とドレイン電極を通じて前記イオンドーピングパターンの一部をエッチングし、前記イオンドーピングパターンを２つの部分に分離させる段階をさらに含むことを特徴とする請求項２０記載の薄膜トランジスタ基板の製造方法。
  22. 前記アクティブシリコン層は、アモルファスシリコンからなり、前記イオンドーピングシリコン層は高密度イオンドーピングアモルファスシリコンからなることを特徴とする請求項２０記載の薄膜トランジスタ基板の製造方法。
  23. 前記ベース基板は透明な合成樹脂からなることを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
  24. 薄膜トランジスタ基板、前記薄膜トランジスタ基板と対向する対向基板及び前記薄膜トランジスタ基板と対向基板との間に介在する液晶層を含むことを特徴とする表示パネルにおいて、
    前記薄膜トランジスタ基板は、
    ベース基板と、
    ベース基板上に形成されたゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁パターンと、
    前記ゲート絶縁パターン上に形成され前記ゲート電極の幅より小さい幅を有するチャンネルパターンと、
    前記チャンネルパターン、前記ゲート絶縁パターン及びゲート電極を覆うように前記ベース基板上に形成され、前記チャンネルパターンの一部を露出させる開口部を有する有機絶縁パターンと、
    前記有機絶縁パターン上に形成され、前記開口部を通じて前記チャンネルパターンと接触し、互いに離間したソース電極とドレイン電極と、
    前記ドレイン電極と電気的に接続され、透明な導電性物質からなる画素電極と、
    を含むことを特徴とする表示パネル。
  25. 前記チャンネルパターンは、前記ゲート絶縁パターンと同一の形状を有することを特徴とする請求項２４記載の表示パネル。
  26. ベース基板上にゲート金属層、ゲート絶縁層及びチャンネル層を順に形成する段階と、
    前記チャンネル層及びゲート絶縁層を連続工程でパターニングして、同一の形状を有するチャンネルパターン及びゲート絶縁パターンを形成する段階と、
    前記ゲート金属層をパターニングして、前記ゲート絶縁パターンより大きい幅を有するゲート電極を形成する段階と、
    前記チャンネルパターン、ゲート絶縁パターン及びゲート電極を覆ってカバーし、前記チャンネルパターンの一部を露出させる開口部を有する第１有機絶縁パターンを形成する段階と、
    前記開口部を通じて前記チャンネルパターンと接触し、互いに離間したソース電極とドレイン電極を形成する段階と、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
JP2007196275A 2006-07-28 2007-07-27 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル Expired - Fee Related JP5424544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060071166A KR101217182B1 (ko) 2006-07-28 2006-07-28 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR10-2006-0071166 2006-07-28

Publications (2)

Publication Number Publication Date
JP2008034853A true JP2008034853A (ja) 2008-02-14
JP5424544B2 JP5424544B2 (ja) 2014-02-26

Family

ID=38651285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196275A Expired - Fee Related JP5424544B2 (ja) 2006-07-28 2007-07-27 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル

Country Status (5)

Country Link
US (2) US8062937B2 (ja)
EP (1) EP1883110B1 (ja)
JP (1) JP5424544B2 (ja)
KR (1) KR101217182B1 (ja)
CN (1) CN101114676B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021113974A (ja) * 2009-10-09 2021-08-05 株式会社半導体エネルギー研究所 表示装置
JP2022169538A (ja) * 2009-07-31 2022-11-09 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026216B4 (de) * 2008-05-30 2010-07-29 Polyic Gmbh & Co. Kg Elektronische Schaltung
KR102234477B1 (ko) 2015-01-15 2021-04-01 한국전자통신연구원 영상 품질에 기초한 파노라마 영상 생성 장치 및 방법
US10615194B2 (en) * 2017-06-05 2020-04-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrates, manufacturing methods thereof, and liquid crystal display (LCD) panels

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
JPH0954342A (ja) * 1995-08-11 1997-02-25 Nec Corp アクティブマトリクス液晶表示パネル及びその製造方法
JPH10133227A (ja) * 1996-10-28 1998-05-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2001125134A (ja) * 1999-10-26 2001-05-11 Nec Corp アクティブマトリクス基板及びその製造方法
JP2002368011A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにｅｌテレビジョン装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
JPH07120789A (ja) 1993-10-28 1995-05-12 Hitachi Ltd 液晶表示装置及びその製造方法
KR100213603B1 (ko) * 1994-12-28 1999-08-02 가나이 쯔또무 전자회로기판의 배선수정방법 및 그 장치와 전자회로기판
FR2751131B1 (fr) * 1996-07-09 2001-11-09 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
JPH1117188A (ja) * 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
JP3810681B2 (ja) * 2001-12-20 2006-08-16 シャープ株式会社 薄膜トランジスタ基板および液晶表示装置
JP2003222854A (ja) * 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
JPH0954342A (ja) * 1995-08-11 1997-02-25 Nec Corp アクティブマトリクス液晶表示パネル及びその製造方法
JPH10133227A (ja) * 1996-10-28 1998-05-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2001125134A (ja) * 1999-10-26 2001-05-11 Nec Corp アクティブマトリクス基板及びその製造方法
JP2002368011A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにｅｌテレビジョン装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022169538A (ja) * 2009-07-31 2022-11-09 株式会社半導体エネルギー研究所 液晶表示装置
JP7304466B2 (ja) 2009-07-31 2023-07-06 株式会社半導体エネルギー研究所 液晶表示装置
US11728350B2 (en) 2009-07-31 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor
JP2021113974A (ja) * 2009-10-09 2021-08-05 株式会社半導体エネルギー研究所 表示装置
JP7161562B2 (ja) 2009-10-09 2022-10-26 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
CN101114676B (zh) 2011-05-25
US20080023705A1 (en) 2008-01-31
EP1883110B1 (en) 2017-04-05
EP1883110A2 (en) 2008-01-30
CN101114676A (zh) 2008-01-30
JP5424544B2 (ja) 2014-02-26
KR101217182B1 (ko) 2012-12-31
US8062937B2 (en) 2011-11-22
EP1883110A3 (en) 2013-08-14
US20110193090A1 (en) 2011-08-11
US8258516B2 (en) 2012-09-04
KR20080010742A (ko) 2008-01-31

Similar Documents

Publication Publication Date Title
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US8054395B2 (en) Liquid crystal display device and fabrication method thereof
JP2005077822A (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2018063348A (ja) 液晶表示パネルおよび液晶表示装置
EP2521180A1 (en) Active matrix substrate and method for manufacturing same
JP2007183604A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US20090227074A1 (en) Method of manufacturing display device
TW201013279A (en) Liquid crystal display and method of manufacturing the same
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
JP2008165242A (ja) 液晶表示装置及びその製造方法
JP2005346091A (ja) 液晶表示装置およびその製造方法
JP4722468B2 (ja) 薄膜トランジスタ表示板
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
KR101090246B1 (ko) 박막 트랜지스터 표시판
JP2009116116A (ja) 液晶表示パネル及び液晶表示装置
JP5424544B2 (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
CN104658981B (zh) 阵列基板及其制作方法、显示装置
JP2007114773A (ja) アレイ基板及びこれの製造方法
TW573203B (en) CF on TFT type liquid crystal display having reduced dot defects
US20060223210A1 (en) Method of manufacturing a thin film transistor array panel
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR101480840B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130815

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5424544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees