JP4722468B2 - 薄膜トランジスタ表示板 - Google Patents

薄膜トランジスタ表示板 Download PDF

Info

Publication number
JP4722468B2
JP4722468B2 JP2004357576A JP2004357576A JP4722468B2 JP 4722468 B2 JP4722468 B2 JP 4722468B2 JP 2004357576 A JP2004357576 A JP 2004357576A JP 2004357576 A JP2004357576 A JP 2004357576A JP 4722468 B2 JP4722468 B2 JP 4722468B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
array panel
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004357576A
Other languages
English (en)
Other versions
JP2005173612A (ja
Inventor
景 旭 金
香 植 孔
榮 九 宋
炳 宰 安
聖 萬 金
汎 俊 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005173612A publication Critical patent/JP2005173612A/ja
Application granted granted Critical
Publication of JP4722468B2 publication Critical patent/JP4722468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Description

本発明は、薄膜トランジスタ表示板に関し、より詳細には、液晶表示装置の一基板として用いる薄膜トランジスタ表示板に関する。
液晶表示装置は、現在最も広く用いられている平板表示装置の一つであって、電界生成電極が形成されている二枚の表示板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって液晶層を通過する光の透過率を調節する表示装置である。
液晶表示装置の中でも現在の主流は、電界生成電極が二つの表示板にそれぞれ備えられているものである。この中でも一つの表示板には複数の画素電極が行列状に配列され、もう一つの表示板には一つの共通電極が表示板全面を覆っている構造の液晶表示装置が主流である。この液晶表示装置での画像表示は、各画素電極に別途の電圧を印加することによって行われる。このために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と画素電極に印加される電圧を伝達するデータ線とを表示板に設ける。
このような液晶表示装置用表示板の製造方法では、マスクを用いるフォトエッチング工程でパターニングして配線用薄膜若しくは配線を露出する絶縁膜のコンタクトホール（接触孔）などのパターンが形成され、一つの母（mother）基板には複数枚の表示装置用表示板が作られる。フォトエッチング工程によってパターンを完成した後に、母基板は、複数の表示板にそれぞれ分離される。
フォトエッチング工程において、母基板でパターンが形成されるアクティブ領域がマスクのサイズよりも大きい場合、このアクティブ領域にパターンを形成するためには、アクティブ領域を分割してステップアンドリピート（step and repeat）工程を行う分割露光が必要である。この時、実際のショットでは、マスクの移動（shift）、回転（rotation）、ねじれ（distortion）などのずれが発生するためショット間が正確に整列されず、ショット間の各配線と画素電極との間に寄生容量の差や、パターン位置の差が生じる。このような寄生容量の差及びパターン位置の差は、各領域の電気的な特性の差と開口率の差とをもたらし、結局ショット間の境界部分における画面明るさの差を招くようになり、その結果、ステッチ不良などの問題が発生する。
本発明の技術的課題は、ステッチ不良を防止できる薄膜トランジスタ表示板を提供することにある。
このような課題を解決するために、本発明による薄膜トランジスタ表示板において、データ線は、互いに隣接する画素電極のうちの一つと完全に重なってデータ線の幅全体が画素電極により覆われている。
より詳細には、本発明の実施例による薄膜トランジスタ表示板において、絶縁基板上に、ゲート線が形成され、ゲート線を覆うゲート絶縁膜上には、半導体層が形成されている。ゲート絶縁膜上部には、ゲート線と交差するデータ線とデータ線と分離されているドレイン電極とが形成され、データ線及びドレイン電極上には、ドレイン電極の一部を露出する第１コンタクトホール（第１接触孔）を有する絶縁膜が形成され、絶縁膜上部には、第１コンタクトホールを通じてドレイン電極と接続されている画素電極が形成されている。この時、データ線は、互いに隣接する画素領域の画素電極のうちの一つと完全に重なっている。
好ましくは、このような薄膜トランジスタ表示板は、画素電極の周縁と重畳してデータ線と平行に配置されている導電体をさらに含み、画素電極の境界線は、導電体の上部に位置する。
絶縁膜は、有機絶縁物質からなることができ、絶縁膜は、カラーフィルターを含むことができ、カラーフィルターの上部若しくは下部に形成されている保護膜を含むことができる。
絶縁膜は、データ線の端部若しくはゲート絶縁膜と共にゲート線の端部を露出する第２コンタクトホールを有し、画素電極と同一層で形成され、第２コンタクトホールを通じてデータ線の端部若しくはゲート線の端部とそれぞれ接続されている接触補助部材をさらに含むことが好ましい。第２コンタクトホールから、ゲート線の端部若しくはデータ線の端部の境界線は、露出することができる。チャンネル部を除く半導体層は、データ線及びドレイン電極と同一形状を有することができる。
本発明による薄膜トランジスタ表示板において、画素電極の周縁は、データ線を覆って重なり、フローティングされている導電体と重畳しているので、製造工程時に誤整列が発生しても、画素電極とデータ線との間で発生する寄生容量が変化しない。よって、製造工程時に画素電極とデータ線が誤整列しても、画素電極に印加された画素電圧が変化せず、これにより、画像が表示される時にステッチ不良の発生を防ぐことができる。
添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
次に本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、図面を参考にして詳細に説明する。
まず、図１乃至図３を参照して、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図１は、本発明の第１実施例による薄膜トランジスタ表示板の構造を示す配置図であり、図２は、図１に示す薄膜トランジスタ表示板のII-II´線による断面図であり、図３は、図１に示す薄膜トランジスタ表示板のIII-III´線による断面図である。
絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、主に横方向にのびて、各ゲート線１２１の一部は、複数のゲート電極１２４をなす。また、各ゲート線のその他の一部は、下方に突出して複数の拡張部１２７を構成する。
ゲート線１２１は、物理的性質が異なる二つの膜、即ち下部膜１２１p及びその上の上部膜１２１qを含む。
上部膜１２１qは、ゲート信号の遅延や電圧降下を減らせるように低い比抵抗の金属、例えば、アルミニウム（Al）やアルミニウム合金などアルミニウム系列の金属からなる。これとは異なって、下部膜１２１pはその他の物質、特にIZO（indium zinc oxide）またはITO（indium tin oxide）との物理的、化学的、電気的接触特性が優れた物質、例えばモリブデン（Mo）、モリブデン合金（例：モリブデン−タングステン（MoW）合金）、クロム（Cr）などからなる。下部膜１２１pと上部膜１２１qとの組み合わせの例としては、クロム／アルミニウム−ネオジム（Nd）合金が挙げられる。図１に示すゲート電極１２４の下部膜及び上部膜は、図２において、それぞれ、図面符号１２４p、１２４qで示され、拡張部１２７の下部膜及び上部膜は、それぞれ、図面符号１２７p、１２７qで示されている。
下部膜１２１p及び上部膜１２１qの側面は、それぞれ、傾斜し、その傾斜角は、基板１１０の表面に対して約３０〜８０°である。
ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には、水素化非晶質シリコン（hydrogenated amorphous silicon）（非晶質シリコンは、a-Siと略称する）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は、主に縦方向にのびて、ここから複数の突出部１５４が、ゲート電極１２４に向けてのびている。なお、線状半導体１５１は、ゲート線１２１と会う地点の付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。
半導体１５１の上部には、シリサイド若しくはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られた複数の線状及び島状のオーミック接触（抵抗性接触）（ohmic contact）部材１６１、１６５が、形成されている。線状接触部材１６１は、複数の突出部１６３を有し、この突出部１６３と島状接触部材１６５は、対をなして半導体１５１の突出部１５４上に位置する。
半導体１５１とオーミック接触部材１６１、１６５の側面も、傾斜し、その傾斜角は、３０〜８０°である。
オーミック接触部材１６１、１６５及びゲート絶縁膜１４０上には、それぞれ、複数のデータ線１７１、複数のドレイン電極１７５及び複数のストレージキャパシタ用導電体（維持蓄電器用導電体）（storage capacitor conductor）１７７が形成されている。
データ線１７１は、主に縦方向にのびてゲート線１２１と交差してデータ電圧を伝達する。各データ線１７１からドレイン電極１７５に向けてのびた複数の枝は、ソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は、互いに分離され、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネル（channel）は、ソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重なっている。
また、データ線１７１及びドレイン電極１７５と同一層にはデータ線１７１と平行に配置されて、フローティングされている光遮断用導電体１７８が、形成されている。光遮断用導電体１７８は、互いに隣接する画素領域の間から漏れる光を遮断する機能を有する。
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もまた、モリブデン（Mo）、モリブデン合金、クロム（Cr）などの下部膜とその上に位置するアルミニウム系列金属である上部膜からなることができ、これらの単一膜からなることができる。
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もゲート線１２１と同様に、その側面が約３０〜８０度傾斜している。
オーミック接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレイン電極１７５の間にのみ存在し接触抵抗を低くする役割をする。線状半導体１５１は、ソース電極１７３とドレイン電極１７５の間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われず露出された部分を有し、大部分の所で線状半導体１５１の幅がデータ線１７１の幅よりも小さいが、既に説明したように、ゲート線１２１と会う部分で幅が大きくなり、ゲート線１２１とデータ線１７１の間の絶縁を強化する。
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と露出された半導体１５１部分との上には、平坦化特性が優れて感光性（photosensitivity）を有する有機物質若しくはプラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質などからなる保護膜１８０が、形成されている。
保護膜１８０が有機物質で形成される本実施例では、データ線１７１とドレイン電極１７５との間の半導体１５１が露出された部分によって保護膜１８０の有機物質が接することを防止するために、保護膜１８０は、半導体１５１を覆う窒化ケイ素若しくは酸化ケイ素からなる絶縁膜を含むことが好ましい。
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線１７１の端部１７９をそれぞれ露出する複数のコンタクトホール（接触孔）１８５、１８７、１８２が形成されている（図２を参照）。このように、保護膜１８０がデータ線１７１の端部１７９を露出するコンタクトホール１８２を有する実施例では、外部のデータ駆動回路を異方性導電膜を用いてデータ線１７１に接続するために、データ線１７１が接触部を有する構造であり、データ線１７１の端部１７９は、必要に応じて、データ線１７１よりも広い幅を有することもできる。本実施例で、ゲート線１２１は、端部に接触部を有しないが、このような構造では、基板１１０の上部に、直接ゲート駆動回路が、薄膜トランジスタと同一層で形成され、ゲート線１２１の端部は、ゲート駆動回路の接触部に直接接続される。
一方、ゲート線１２１の端部も、データ線の端部のように接触部を有することができるが、このような実施例で保護膜１８０は、ゲート絶縁膜１４０と共にゲート線１２１の端部を露出する複数のコンタクトホールを有する。
コンタクトホール１８５、１８７、１８２は、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線１７１の端部１７９を露出するが、コンタクトホール１８５、１８７、１８２から後に形成されるITOまたはIZOの導電膜と接触特性を確保するために、アルミニウム系列の導電膜が、露出されないことが好ましく、コンタクトホール１８５、１８７、１８２からはドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線１７１の端部１７９の境界線が、露出されている。
保護膜１８０上には、IZOまたはITOからなる複数の画素電極１９０及び複数の接触補助部材８２が、形成されている。
画素電極１９０は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７とそれぞれ物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受けて、導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列する。
そして、画素電極１９０と共通電極は、キャパシタ（蓄電器）（以下、“液晶キャパシタ（液晶蓄電器）”と言う）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持し、電圧維持能力を強化するために液晶キャパシタと並列に接続された別のキャパシタを設けるが、前述したように、これを“ストレージキャパシタ”と言う。ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１（これを“前段ゲート線”と言う）の重畳などで作られ、ストレージキャパシタの静電容量、即ち保持容量を増やすために、ゲート線１２１を拡張した拡張部１２７を設けて重畳面積を大きくする一方、画素電極１９０と接続され且つ拡張部１２７と重なるストレージキャパシタ用導電体１７７を保護膜１８０の下に設けて、電極１９０と拡張部１２７との間の距離を短くする。
画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なって開口率を上げているが、重ならないこともある。
本実施例では、少なくとも互いに隣接する画素電極１９０のうちの一つは、データ線１７１を完全に覆って重畳し、もう一つの画素電極１９０は光遮断用導電体１７８と重畳している。このような構造では、データ線１７１が、画素電極１９０と完全に重なっているので、製造工程時に画素電極１９０とデータ線１７１との間に誤整列が発生しても、画素電極１９０とデータ線１７１との間に形成される寄生容量は、変化しない。また、画素電極１９０と一部重なっている光遮断用導電体１７８は、データ線１７１から分離されてフローティング（floating）状態であるので、これら１９０、１７８の間には、寄生容量が形成されない。したがって、本発明の実施例による画素構造で、画素電極１９０に伝達される画素電圧は、変化せず、これにより、ステッチ不良の発生を防ぐことができる。この時、画素電極１９０の境界線は、光遮断用導電体１７８の上部に位置するのが望ましいが、そうでないこともある。
接触補助部材８２は、コンタクトホール１８２を通じてデータ線の端部１７９とそれぞれ接続される。接触補助部材８２は、データ線１７１の各端部１７９と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするもので、必須ではなく、これらの適用は、選択的である。勿論、ゲート線１２１の端部も、データ線の端部のように保護膜のコンタクトホールを通じて接触補助部材と接続される。
本発明の他の実施例によれば、画素電極１９０の材料に、透明な導電性ポリマーなどを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を用いてもよい。この時、接触補助部材８２は、画素電極１９０と異なる物質、特にIZOまたはITOで形成されることができる。
一方、前記実施例による構造で、互いに隣接する画素電極１９０の間及びデータ線１７１と光遮断用導電体１７８との間を通じて、基板１１０に対してななめに通過する光が漏れることがあるが、これを遮断するために、本発明の実施例による薄膜トランジスタ表示板は、画素領域の間から漏れる光を遮断する機能をするブラックマトリックスを有することができる。これについて図面を参照して具体的に説明する。
図４及び図５は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示す断面図である。
図４及び図５のように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、大部分図１乃至図３に示される液晶表示装置用薄膜トランジスタ表示板の層状構造と同様である。即ち、基板１１０上に、複数のゲート電極１２４を含む複数のゲート線１２１が形成され、その上に、ゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。オーミック接触部材１６１、１６５及びゲート絶縁膜１４０上には、複数のソース電極１７３を含む複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７及び複数の光遮断用導電体１７８が形成され、その上に保護膜１８０が形成されている。保護膜１８０及び／又はゲート絶縁膜１４０には、複数のコンタクトホール１８２、１８５、１８７が形成され、保護膜１８０上には、複数の画素電極１９０及び複数の接触補助部材８２が形成されている。
しかし、データ線１７１と光遮断用導電体１７８との間のゲート絶縁膜１４０上部には、黒色顔料を含む絶縁物質若しくは窒化クロムなどの不透明な物質からなるブラックマトリックス２２０が、形成されている。このようなブラックマトリックス２２０は、互いに隣接する画素領域の間から漏れる光を遮断すると同時に、データ線１７１と光遮断用導電体１７８との間から漏れる光を遮断する。
この時、ブラックマトリックス２２０は、ゲート絶縁膜１４０上部に配置されているが、ブラックマトリックス２２０は、ゲート絶縁膜１４０の下部または保護膜１８０または画素電極１９０の上部に配置できる。
以下、図１乃至図３に示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法について、図６乃至図１３及び図１乃至図３を参考にして詳細に説明する。
図６、図８、図１０及び図１２は、図１乃至図３に示される薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法の中間段階における薄膜トランジスタ表示板の配置図で、その工程順で示したものである。図７、図９、図１１及び図１３は、それぞれ図６、図８、図１０及び図１２に示される薄膜トランジスタ表示板のVII-VII´線、IX-IX´線、XI-XI´線及びXIII-XIII´線による断面図である。
まず、透明なガラスなどからなる絶縁基板１１０上に、二つの層の金属膜、即ち、下部金属膜及び上部金属膜をスパッタリングなどによって順次積層する。下部金属膜は、IZOまたはITOとの接触特性が優れた金属（例えばモリブデン、モリブデン合金若しくはクロムなど）からなり、５００Å程度の厚さを有するのが好ましい。上部金属膜は、アルミニウム系列金属からなり、２，５００Å程度の厚さを有するのが好ましい。
次に、図６及び図７に示すように、感光膜パターンを用いるフォトエッチング工程で、上部金属膜及び下部金属膜を順次にパターニングして、複数のゲート電極１２４と複数の拡張部１２７を含むゲート線１２１とを形成する。
アルミニウム系列金属である上部膜１２１qのパターニングは、アルミニウムに対して全て側面傾斜を与えながらエッチング可能なアルミニウムエッチング液である、CH３COOH（８−１５％）／HNO３（５−８％）／H３PO４（５０−６０％）／H２O（残り）を用いる湿式エッチングで実施できる。下部膜１２１pが、モリブデン若しくはモリブデン合金である場合には、同一エッチング条件で、側面傾斜を与えながらエッチングすることができる。
図８及び図９に示すように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続積層し、不純物非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして、複数の線状不純物半導体１６４及び複数の突出部１５４をそれぞれ含む線状真性半導体１５１を、形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が好ましく、積層温度は、２５０〜５００℃、厚さは、２，０００〜５，０００Å程度であるのが好ましい。
次に、二つの層の金属膜、即ち下部金属膜と上部金属膜をスパッタリングなどで順次に積層する。下部金属膜は、IZOまたはITOとの接触特性が優れた金属（例えばモリブデン、モリブデン合金若しくはクロムなど）からなり、５００Å程度の厚さを有するのが好ましい。上部金属膜は、アルミニウム系列金属からなり、２，５００Å程度の厚さを有するのが好ましい。
次に、図１０及び図１１に示すように、上部金属膜と下部金属膜を順次にパターニングして、複数のソース電極１７３をそれぞれ含む複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７及び複数の光遮断用導電体１７８を形成する。
次に、データ線１７１及びドレイン電極１７５上部の感光膜を除去するか、或いはそのままにした状態で、データ線１７１、ドレイン電極１７５、光遮断用導電体１７８及びストレージキャパシタ用導電体１７７によって覆われず露出された不純物半導体１６４部分を除去することによって、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５１部分を露出する。
この時、感光膜を除去した後にデータ線１７１及びドレイン電極１７５をエッチングマスクにして、露出された不純物半導体１６４を除去する際には、データ線１７１及びドレイン電極１７５を構成するモリブデン系列の導電膜が損傷を受けるのを防ぐために、CF４＋HCl気体を使用して不純物半導体１６４をエッチングする。次いで、真性半導体１５１部分の表面を安定化するために、酸素プラズマ処理を引き続き実施するのが好ましい。
次に、窒化ケイ素のような無機絶縁膜または低い誘電率を有する有機絶縁膜を積層して保護膜１８０を形成し、その上部に感光膜をスピンコーティング法で塗布した後、マスクを用いるフォトエッチング工程で保護膜１８０若しくはゲート絶縁膜１４０をパターニングして、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、データ線の端部１７９を露出するコンタクトホール１８２、１８５、１８７を形成する。次に、アルミニウム全面エッチングによってデータ線１７１の端部１７９、ドレイン電極１７５及びストレージキャパシタ用導電体１７７からコンタクトホール１８２、１８５、１８７を通じて露出されたアルミニウム膜を除去する。
最後に、図１乃至図３に示すように、ITOまたはIZO膜を積層しマスクを用いるパターニングを実施して、複数の画素電極１９０と複数の接触補助部材８２を形成する。この時、IZOまたはITOのスパッタリング温度は２５０℃以下であることが、接触抵抗を抑えるために好ましい。
このような薄膜トランジスタ表示板は、５枚のマスクを用いて製造したが、４枚のマスクを用いて製造することもできる。これについて図面を参照して詳細に説明する。
まず、図１４、図１５a及び図１５bを参考にして、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。
図１４は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１５a及び図１５bは、それぞれ図１５に示す薄膜トランジスタ表示板のXVa-XVa´線及びXVb-XVb´線による断面図である。
図１４乃至図１５bのように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は大部分図１乃至図３に示される液晶表示装置用薄膜トランジスタ表示板の層状構造と同様である。即ち、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成され、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。オーミック接触部材１６１、１６５及びゲート絶縁膜１４０上には、複数のソース電極１５３を含む複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７が形成され、その上に保護膜１８０が形成されている。保護膜１８０及び／又はゲート絶縁膜１４０には、複数のコンタクトホール１８２、１８５、１８７、１８１が形成され、保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。
しかし、図１乃至図３に示される薄膜トランジスタ表示板と異なって、本実施例による薄膜トランジスタ表示板は、ゲート線１２１に拡張部を設ける代わりにゲート線１２１と同一層にゲート線１２１と電気的に分離された複数の維持電極線１３１を設けて、ドレイン電極１７５と重畳させストレージキャパシタを構成する。維持電極線１３１は、ドレイン電極１７５と重なって他の部分よりも広い幅の維持電極１３３を有し、維持電極線１３１は共通電圧などの予め決められた電圧の印加を外部から受け、画素電極１９０とゲート線１２１の重畳によって発生する保持容量が充分な場合は維持電極線１３１は省略でき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
半導体１５１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１、ドレイン電極１７５及びその下部のオーミック接触部材１６１、１６５と実質的に同一の平面形態を有している。詳しくは、線状半導体１５１は、データ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６１、１６５の下に存在する部分以外にも、ソース電極１７３とドレイン電極１７５の間にこれらによって覆われず露出された部分を有している。
また、ゲート線１２１は端部１２９に駆動回路と接続するための接触部を有するが、接触部であるゲート線１２１の端部１２９は、ゲート絶縁膜１４０及び保護膜１８０に形成されているコンタクトホール１８１を通じて露出され、保護膜１８０の上部に形成されている接触補助部材８１及びコンタクトホール１８１を通じて接続されている。勿論、このような本実施例による液晶表示装置用薄膜トランジスタ表示板は、光遮断用導電体１７８を含み、データ線１７１は画素電極１９０と完全に重畳している。図示していないが、光遮断用導電体１７８の下部には、非晶質シリコン層が光遮断用導電体１７８と同一形状に形成されている。
以下、図１４乃至図１５bの構造を有する液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図１６乃至図２３b及び図１４乃至図１５bを参照して詳細に説明する。
図１６は、本発明の他の実施例によって製造する第１段階の薄膜トランジスタ表示板の配置図であり、図１７a及び１７bは、それぞれ、図１６に示すXVIIa-XVIIa´線及びXVIIIb-XVIIIb´線による断面図であり、図１８a及び１８bは、それぞれ、図１６に示すXVIIa-XVIIa´線及びXVIIb-XVIIb´線による断面図であって、図１７a及び図１７bに続く工程を示すものであり、図１９a及び１９bは、それぞれ、図１６に示すXVIIa-XVIIa´線及びXVIIb-XVIIb´線による断面図であって、図１８a及び図１８bに続く工程を示すものであり、図２０は、図１９a及び図１９bに続く工程における薄膜トランジスタ表示板の配置図であり、図２１a及び２１bは、それぞれ、図２０に示すXXIa-XXIa´線及びXXIb-XXIb´線による断面図であり、図２２は、図２１a及び図２１bに続く工程における薄膜トランジスタ表示板の配置図であり、図２３a及び２３bは、それぞれ、図２２に示すXXIIIa-XXIIIa´線及びXXIIIb-XXIIIb´線による断面図である。
まず、図１６、図１７a及び図１７bに示されるように、絶縁基板１１０上に第１実施例のように導電物質を積層し、フォトエッチング工程でパターニングして、複数のゲート線１２４をそれぞれ含む複数のゲート線１２１及び複数の維持電極線１３１を形成する。 図１８a及び１８bに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を、化学気相蒸着法を利用して、それぞれ、約１，５００Å乃至約５，０００Å、約５００Å乃至約２，０００Å、約３００Å乃至約６００Åの厚さに、連続蒸着する。次に、スパッタリング法などで積層して導電体層１７０を形成した後、その上に感光膜を１μm乃至２μmの厚さで塗布した後、光マスク（図示せず）を通じて感光膜に光を照射し現像して、感光膜パターン５２、５４を形成する。
この時、現像された感光膜の厚さは、位置によって異なり、感光膜は、厚さが次第に薄くなる第１乃至第３部分からなる。Ａ領域（以下、“配線領域”と言う）に位置する第１部分と、Ｃ領域（以下、“チャンネル領域”と言う）に位置する第２部分は、それぞれれ図面符号５２、５４で示し、Ｂ領域（以下、“その他の領域”と言う）に位置する第３部分に対する図面符号は、付さなかったが、これは、第３部分が０の厚さとなって下の導電体層１７０が露出されているためである。第１部分５２と第２部分５４の厚さの比率は、後続工程の工程条件によって異なるが、第２部分５４の厚さを、第１部分５２の厚さの１／２以下とするのが好ましい。例えば、４，０００Å以下であることが好ましい。
したがって、一連のエッチング段階を通じて、図２０、２１a及び図２１bに示すような複数のソース電極１７３をそれぞれ含む複数のデータ線１７１、複数のドレイン電極１７５及び光遮断用導電体１７８を形成し、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５、そして複数の突出部１５４を含む複数の線状半導体１５１を形成する。
説明の便宜上、配線領域Ａに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャンネル領域Ｃに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分とし、その他の領域Ｂに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。
このような構造を形成する工程順の一例は、次の通りである。
（１）その他の領域Ｂに位置する導電体層１７０、不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（２）チャンネル領域Ｃに位置する感光膜の第２部分６４を除去、
（３）チャンネル領域Ｃに位置する導電体層１７０及び不純物非晶質シリコン層１６０の第２部分を除去、そして
（４）配線領域Ａに位置する感光膜の第１部分６２を除去。
その他の例は、次の通りである。
（１）その他の領域Ｂに位置する導電体層１７０の第３部分を除去、
（２）チャンネル領域Ｃに位置する感光膜の第２部分６４を除去、
（３）その他領域Ｂに位置する不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（４）チャンネル領域Ｃに位置する導電体層１７０の第２部分を除去、
（５）配線領域Ａに位置する感光膜の第１部分６２を除去、そして
（６）チャンネル領域Ｃに位置する不純物非晶質シリコン層１６０の第２部分を除去。
ここでは、前記第１例について説明する。
まず、図１９a及び１９bに示すように、その他の領域Ｂに露出されている導電体層１７０を湿式若しくは乾式でエッチングして除去して、下部の不純物非晶質シリコン層１６０の第３部分を露出させる。アルミニウム系列の導電膜は、主に湿式エッチングで実施し、モリブデン系列の導電膜は、湿式及び乾式エッチングを選択的に実施することができる。
図面符号１７４は、データ線１７１とドレイン電極１７５とがまだ接続されている状態の導電体である。乾式エッチングを施す時、感光膜５２、５４の上部は、ある程度の厚さにエッチングされる。
次に、その他の領域Ｂに位置する不純物非晶質シリコン層１６０及びその下部の真性非晶質シリコン層１５０の第３部分を除去すると共に、チャンネル領域Ｃの感光膜第２部分５４を除去して、下の導電体１７４の第２部分を露出させる。感光膜の第２部分５４の除去は、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分の除去と同時に行うか、或いは別々に行う。チャンネル領域Ｃに残されている第２部分５４の残留物は、アッシング（ashing）処理で除去する。この段階で線状真性半導体１５１が完成する。そして図面符号１６４は、線状オーミック接触部材１６１と島状オーミック接触部材１６５がまだ接続されている状態である線状の不純物非晶質シリコン層１６０を指し、これを以下で（線状の）不純物半導体という。
次に、図２０、図２１a及び２１bに示すように、チャンネル領域Ｃに位置する導電体１７４及び線状の不純物半導体１６４の第２部分をエッチングして除去する。なお、残っている感光膜の第１部分５２も除去する。
この時、図２１bに示すように、チャンネル領域Ｃに位置する線状真性半導体１５１の突出部１５４の上部が除去されて、厚さが薄くなることもあり、感光膜の第１部分５２も、この時ある程度の厚さにエッチングされる。
このようにすれば、導電体１７４のそれぞれが、一つのデータ線１７１と複数のドレイン電極１７５に分離されて完成し、不純物半導体１６４のそれぞれが、一つの線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５に分かれて完成する。
次に、図２２、図２３a及び図２３bのように、第１実施例と同様に、基板１１０の上部に有機物質を塗布して保護膜１８０を形成した後、ゲート絶縁膜１４０と共にエッチングして、複数のコンタクトホール１８１、１８５、１８２を形成する。
最後に、図１４乃至図１５bに示すように、５００Å乃至１，５００Å厚さのIZOまたはITO層をスパッタリング法で蒸着しフォトエッチングして、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。IZO層を用いる場合のエッチングは、（HNO３／（NH４）２Ce（NO３）６／H２O）などのクロム用エッチング液を使用する湿式エッチングを施すのが好ましいが、このエッチング液は、アルミニウムを腐食させず、データ線１７１、ドレイン電極１７５、ゲート線１２１におけるアルミニウム導電膜の腐食を防ぐことができる。
本実施例では、データ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６１、１６５及び半導体１５１を一つのフォトエッチング工程で形成するので、製造工程を単純化できる。
一方、本発明の実施例による配線構造は、薄膜トランジスタアレイ上にカラーフィルターが形成されているＣＯＡ（color filter on array）方式の液晶表示装置用薄膜トランジスタ表示板の構造にも、同様に適用できる。これについて図面を参照して詳細に説明する。
図２４は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す配置図であり、図２５は、図２４に示す薄膜トランジスタ表示板のXXV-XXV´線による断面図である。構造に関しては、図１及び図２とほぼ同様である。
しかしながら、ゲート絶縁膜１４０の上部には、窒化ケイ素または酸化ケイ素からなる第１保護膜８０１が形成され、第１保護膜８０２の上部画素領域には、ドレイン電極１７５を露出する開口部（C１）を有する赤、緑、青のカラーフィルター２３０R、２３０G、２３０Bが縦方向に形成されている。ここで、赤、緑、青のカラーフィルター２３０R、２３０G、２３０Bの境界は、データ線１７１上部で一致するものと図示されているが、データ線１７１上部で互いに重なって画素領域の間から漏れる光を遮断する機能を有することができ、ゲート線及びデータ線それぞれの端部１２９、１７９が配置されている接触部には形成されていない。
そして、赤、緑、青のカラーフィルター２３０R、２３０G、２３０B上部で、有機絶縁物質若しくは無機絶縁物質からなる第２保護膜８０２は、ゲート絶縁膜１４０と共にゲート線の端部１２９、データ線の端部１７９及びドレイン電極１７５を露出するコンタクトホール１８１、１８２、１８５を有している。
この時、ドレイン電極１７５を露出するコンタクトホール１８５は、カラーフィルター２３０R、２３０G、２３０Bの開口部（C１）の内側に位置する。
このような薄膜トランジスタ表示板の構造において、第１及び第２保護膜８０１、８０２の全てを或いは選択的に省略できる。
このようなＣＯＡ方式の液晶表示装置用薄膜トランジスタ基板の構造でも、前記実施例と同様の効果が得られる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態もまた、本発明の権利範囲に属するものである。
本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板である。 図１に示す薄膜トランジスタ表示板のII-II´線による断面図である。 図１に示す薄膜トランジスタ表示板のIII-III´線による断面図である。 本発明の他の実施例による薄膜トランジスタ表示板の構造を示す断面図である。 本発明の他の実施例による薄膜トランジスタ表示板の構造を示す断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図６に示す薄膜トランジスタ表示板のVII-VII´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図８に示す薄膜トランジスタ表示板のIX-IX´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図１０に示す薄膜トランジスタ表示板のXI-XI´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図１２に示す薄膜トランジスタ表示板のXIII-XIII´線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１４に示す薄膜トランジスタ表示板のXVa-XVa´線による断面図である。 図１４に示す薄膜トランジスタ表示板のXVb-XVb´線による断面図である。 本発明の他の実施例に基づいて製造する第１段階の薄膜トランジスタ表示板の配置図である。 図１６に示すXVIIa-XVIIa´線による断面図である。 図１６に示すXVIIb-XVIIb´線による断面図である。 図１６に示すXVIIa-XVIIa´による断面図であって、図１７aに続く工程を示す。 図１６に示すXVIIb-XVIIb´線による断面図であって、図１７bに続く工程を示す。 図１６に示すXVIIa-XVIIa´線による断面図であって、図１８aに続く工程を示す。 図１６に示すXVIIb-XVIIb´線による断面図であって、図１８bに続く工程を示す。 図１９a及び図１９bに続く工程における薄膜トランジスタ表示板の配置図である。 図２０に示すXXIa-XXIa´線による断面図である。 図２０に示すXXIb-XXIb´線による断面図である。 図２１a及び図２１bに続く工程における薄膜トランジスタ表示板の配置図である。 図２２に示すXXIIIa-XXIIIa´線による断面図である。 図２２に示すXXIIIb-XXIIIb´線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板である。 図２４に示す薄膜トランジスタ表示板のXXV-XXV´線による断面図である。
符号の説明
１１０ 基板
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ オーミック接触部材（抵抗性接触部材）
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８５、１８７ コンタクトホール（接触孔）
１９０ 画素電極
８１、８２ 接触補助部材

Claims (11)

  1. 絶縁基板上に形成されているゲート線、
    前記ゲート線を覆うゲート絶縁膜、
    前記ゲート絶縁膜上部に形成されている半導体、
    前記ゲート絶縁膜上部に形成され、前記ゲート線と交差するデータ線及び前記データ線と分離されているドレイン電極、
    前記画素電極の周縁と重なり、前記データ線と平行に配置されている導電体、
    前記データ線及び前記ドレイン電極を覆い、前記ドレイン電極の一部を露出する第１接触孔を有する絶縁膜、
    前記第１接触孔を通じて前記ドレイン電極と連結され、前記ゲート線と前記データ線によって囲まれた画素領域に配置されている画素電極、
    を含む薄膜トランジスタ表示板において、
    前記データ線は、互いに隣接する前記画素領域の前記画素電極のうちの一つと完全に重なって前記データ線の幅全体が前記画素電極により覆われている、薄膜トランジスタ表示板。
  2. 前記導電体は、フローティングされている、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記画素電極の境界線は、前記導電体の上部に位置する、請求項１に記載の薄膜トランジスタ表示板。
  4. 前記絶縁膜は、有機絶縁物質からなる、請求項１に記載の薄膜トランジスタ表示板。
  5. 前記絶縁膜は、カラーフィルターを含む、請求項１に記載の薄膜トランジスタ表示板。
  6. 前記絶縁膜は、前記カラーフィルターの上部若しくは下部に形成されている保護膜を含む、請求項５に記載の薄膜トランジスタ表示板。
  7. 前記データ線と前記導電体との間を覆うブラックマトリックスをさらに含む、請求項１に記載の薄膜トランジスタ表示板。
  8. 前記画素領域を通る前記データ線の境界線は前記画素電極の境界線と平行である、請求項１に記載の薄膜トランジスタ表示板。
  9. 前記絶縁膜は、前記データ線の端部若しくは前記ゲート絶縁膜と共に前記ゲート線の端部を露出する第２接触孔を有し、
    前記画素電極と同一層に形成され、前記第２接触孔を通じて前記データ線の端部または前記ゲート線の端部と各々連結されている接触補助部材をさらに含む請求項１に記載の薄膜トランジスタ表示板。
  10. 前記第２接触孔から前記ゲート線の端部または前記データ線の端部の境界線が露出されている、請求項９に記載の薄膜トランジスタ表示板。
  11. チャンネル部を除く前記半導体は、前記データ線及び前記ドレイン電極と同一形状に形成されている、請求項１に記載の薄膜トランジスタ表示板。
JP2004357576A 2003-12-10 2004-12-10 薄膜トランジスタ表示板 Active JP4722468B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-089490 2003-12-10
KR1020030089490A KR101090245B1 (ko) 2003-12-10 2003-12-10 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
JP2005173612A JP2005173612A (ja) 2005-06-30
JP4722468B2 true JP4722468B2 (ja) 2011-07-13

Family

ID=34737868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357576A Active JP4722468B2 (ja) 2003-12-10 2004-12-10 薄膜トランジスタ表示板

Country Status (5)

Country Link
US (2) US7223997B2 (ja)
JP (1) JP4722468B2 (ja)
KR (1) KR101090245B1 (ja)
CN (1) CN100419552C (ja)
TW (1) TWI360012B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR100740132B1 (ko) * 2006-11-10 2007-07-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
EP1939676B1 (en) * 2006-12-28 2012-06-06 Samsung Electronics Co., Ltd. Display substrate and display apparatus having the same
KR101430526B1 (ko) * 2006-12-28 2014-08-19 삼성디스플레이 주식회사 표시 기판 및 이를 갖는 표시 장치
US20100014041A1 (en) * 2008-07-16 2010-01-21 Won-Sang Park Liquid Crystal Display
KR102389975B1 (ko) * 2009-09-04 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
TWI412856B (zh) * 2010-07-29 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板之薄膜電晶體基板與其製作方法
KR20150017041A (ko) * 2013-08-05 2015-02-16 삼성디스플레이 주식회사 표시 장치
JP2015055816A (ja) * 2013-09-13 2015-03-23 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器
CN104698696A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN105068346B (zh) * 2015-08-17 2017-11-28 深圳市华星光电技术有限公司 一种彩色滤光阵列基板及液晶显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195355A (ja) * 2001-10-22 2003-07-09 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2754377B1 (fr) * 1996-10-07 1998-11-06 Thomson Lcd Ecran de visualisation a matrice active
KR100336884B1 (ko) * 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP3355143B2 (ja) * 1998-12-22 2002-12-09 松下電器産業株式会社 液晶表示装置およびその製造方法
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP3492582B2 (ja) * 2000-03-03 2004-02-03 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20050082492A1 (en) * 2003-10-17 2005-04-21 Wei-Chuan Lin Image detector with tandem-gate TFT
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195355A (ja) * 2001-10-22 2003-07-09 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法

Also Published As

Publication number Publication date
US7223997B2 (en) 2007-05-29
US7501655B2 (en) 2009-03-10
KR101090245B1 (ko) 2011-12-06
US20070211188A1 (en) 2007-09-13
CN1627166A (zh) 2005-06-15
US20050162580A1 (en) 2005-07-28
CN100419552C (zh) 2008-09-17
TWI360012B (en) 2012-03-11
JP2005173612A (ja) 2005-06-30
TW200527093A (en) 2005-08-16
KR20050056467A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4722468B2 (ja) 薄膜トランジスタ表示板
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2006190967A (ja) 薄膜トランジスタ表示板の製造方法
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4722469B2 (ja) 薄膜トランジスタ表示板
JP2009218604A (ja) 薄膜トランジスタ表示板の製造方法
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
JP2005049877A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006178445A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4638227B2 (ja) 薄膜トランジスタアレイ基板
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20050017901A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050005669A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050106196A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050102442A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050114399A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060082313A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4722468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250