JP2003195355A - 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 - Google Patents
半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法Info
- Publication number
- JP2003195355A JP2003195355A JP2002307373A JP2002307373A JP2003195355A JP 2003195355 A JP2003195355 A JP 2003195355A JP 2002307373 A JP2002307373 A JP 2002307373A JP 2002307373 A JP2002307373 A JP 2002307373A JP 2003195355 A JP2003195355 A JP 2003195355A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- organic insulating
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000010409 thin film Substances 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 76
- 239000010408 film Substances 0.000 claims abstract description 369
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000000126 substance Substances 0.000 claims abstract 3
- 239000004020 conductor Substances 0.000 claims description 63
- 230000001681 protective effect Effects 0.000 claims description 57
- 239000004973 liquid crystal related substance Substances 0.000 claims description 55
- 238000004380 ashing Methods 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000011368 organic material Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 133
- 239000011241 protective layer Substances 0.000 abstract description 7
- 238000003860 storage Methods 0.000 description 42
- 239000003990 capacitor Substances 0.000 description 34
- 238000001312 dry etching Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910000838 Al alloy Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 230000008602 contraction Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000001055 blue pigment Substances 0.000 description 2
- 239000001056 green pigment Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 239000001054 red pigment Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 101000984186 Homo sapiens Leukocyte immunoglobulin-like receptor subfamily B member 4 Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100025578 Leukocyte immunoglobulin-like receptor subfamily B member 4 Human genes 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜の厚さを確保する同時に、接触孔のプ
ロファイルを改善することができる半導体素子及びその
製造方法及びこれを含む薄膜トランジスタアレイ基板及
びその製造方法を提供する。 【解決手段】 基板上にゲート線、ゲート電極及びゲー
トパッドを含む横方向のゲート配線、ゲート絶縁膜、半
導体層及び抵抗性接触層を順次形成し、導電物質を積層
してパターニングしゲート線と交差するデータ線、ソー
ス電極、ドレーン電極及びデータパッドを含むデータ配
線を形成し、保護膜及び感光性有機絶縁物質からなる有
機絶縁膜を積層して露光及び現像してドレーン電極、ゲ
ートパッド及びデータパッド上部の保護膜を各々露出す
る接触孔を形成し、有機絶縁膜をマスクとして露出され
た保護膜をエッチングしドレーン電極、ゲートパッド及
びデータパッドを露出し、キュアリングを実施して有機
絶縁膜を収縮させたりリフローさせて接触孔を有する接
触部でアンダーカット構造を除去する。
ロファイルを改善することができる半導体素子及びその
製造方法及びこれを含む薄膜トランジスタアレイ基板及
びその製造方法を提供する。 【解決手段】 基板上にゲート線、ゲート電極及びゲー
トパッドを含む横方向のゲート配線、ゲート絶縁膜、半
導体層及び抵抗性接触層を順次形成し、導電物質を積層
してパターニングしゲート線と交差するデータ線、ソー
ス電極、ドレーン電極及びデータパッドを含むデータ配
線を形成し、保護膜及び感光性有機絶縁物質からなる有
機絶縁膜を積層して露光及び現像してドレーン電極、ゲ
ートパッド及びデータパッド上部の保護膜を各々露出す
る接触孔を形成し、有機絶縁膜をマスクとして露出され
た保護膜をエッチングしドレーン電極、ゲートパッド及
びデータパッドを露出し、キュアリングを実施して有機
絶縁膜を収縮させたりリフローさせて接触孔を有する接
触部でアンダーカット構造を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の接触部
及びその製造方法とこれを含む表示装置用薄膜トランジ
スタアレイ基板及びその製造方法に関する。
及びその製造方法とこれを含む表示装置用薄膜トランジ
スタアレイ基板及びその製造方法に関する。
【０００２】
【従来の技術】一般に半導体素子が次第に集積化される
ほど半導体素子の面積を最適化して配線を多層に形成す
るのが好ましい。この時、絶縁膜は配線を通じて伝達さ
れる信号の干渉を最少化するために低い誘電率を有する
物質で形成するのが好ましく、互いに同一な信号が伝達
される配線は絶縁膜に接触孔を形成して配線を電気的に
互いに連結しなければならない。しかし、絶縁膜をエッ
チングして接触孔を形成する時、接触部でアンダーカッ
トが発生すれば接触部のステップカバレージ（step co
verage）が悪くなる。このために絶縁膜の上部に形成さ
れる配線のプロファイル（profile）が悪くなったり接
触部で配線が断線する問題点が発生する。
ほど半導体素子の面積を最適化して配線を多層に形成す
るのが好ましい。この時、絶縁膜は配線を通じて伝達さ
れる信号の干渉を最少化するために低い誘電率を有する
物質で形成するのが好ましく、互いに同一な信号が伝達
される配線は絶縁膜に接触孔を形成して配線を電気的に
互いに連結しなければならない。しかし、絶縁膜をエッ
チングして接触孔を形成する時、接触部でアンダーカッ
トが発生すれば接触部のステップカバレージ（step co
verage）が悪くなる。このために絶縁膜の上部に形成さ
れる配線のプロファイル（profile）が悪くなったり接
触部で配線が断線する問題点が発生する。
【０００３】
【発明が解決しようとする課題】一方、液晶表示装置は
現在最も広く用いられている平板表示装置のうちの一つ
であって、電極が形成されている二つの基板とその間に
挿入されている液晶層からなって、電極に電圧を印加し
て液晶層の各液晶分子を再配列させることによって透過
する光の量を調節する表示装置である。
現在最も広く用いられている平板表示装置のうちの一つ
であって、電極が形成されている二つの基板とその間に
挿入されている液晶層からなって、電極に電圧を印加し
て液晶層の各液晶分子を再配列させることによって透過
する光の量を調節する表示装置である。
【０００４】液晶表示装置の中でも現在主に用いられて
いるのは二つの基板に電極が各々形成されていて、電極
に印加される電圧をスイッチングする薄膜トランジスタ
を有しているものである。
いるのは二つの基板に電極が各々形成されていて、電極
に印加される電圧をスイッチングする薄膜トランジスタ
を有しているものである。
【０００５】一般に薄膜トランジスタが形成されている
基板には薄膜トランジスタの他にも走査信号を伝達する
ゲート線及び画像信号を伝達するデータ線を含む配線、
外部から走査信号または画像信号の印加を受けてゲート
線及びデータ線に各々伝達するゲートパッド及びデータ
パッドが形成されており、ゲート線とデータ線とが交差
して定義される画素領域には薄膜トランジスタと電気的
に連結されている画素電極が形成されている。
基板には薄膜トランジスタの他にも走査信号を伝達する
ゲート線及び画像信号を伝達するデータ線を含む配線、
外部から走査信号または画像信号の印加を受けてゲート
線及びデータ線に各々伝達するゲートパッド及びデータ
パッドが形成されており、ゲート線とデータ線とが交差
して定義される画素領域には薄膜トランジスタと電気的
に連結されている画素電極が形成されている。
【０００６】この時、液晶表示装置の表示特性を向上さ
せるためには画素の開口率を確保することが好ましい。
このために配線と画素電極は互いに重なるように形成す
るが、これらの間には配線を通じて伝達される信号の相
互干渉を最少化するために低い誘電率を有する有機物質
からなる絶縁膜を形成して両配線の隔たりを確保する。
せるためには画素の開口率を確保することが好ましい。
このために配線と画素電極は互いに重なるように形成す
るが、これらの間には配線を通じて伝達される信号の相
互干渉を最少化するために低い誘電率を有する有機物質
からなる絶縁膜を形成して両配線の隔たりを確保する。
【０００７】このような液晶表示装置用薄膜トランジス
タアレイ基板の製造方法では外部から信号の伝達を受け
るためにパッドを露出したりその他の配線を互いに連結
するために配線を露出する工程が必要である。しかし、
接触孔を有する絶縁膜をマスクにして下部膜をエッチン
グして下部膜に接触孔を形成する時、絶縁膜の厚さを確
保するために絶縁膜がエッチングされない条件でパッド
または配線を露出する接触孔を形成すれば、絶縁膜下で
下部膜が激しくアンダーカット（under cut）されて接
触部のステップカバレージが悪くなる。これによってこ
の後に形成される他の上部膜のプロファイルが悪くなっ
たり接触部で上部膜が断線する問題点が発生する。この
ような問題点を解決するために、接触部で接触孔の側壁
を階段模様に形成するのが好ましいが、このためには有
機絶縁膜を多数回の写真エッチング工程でパターニング
しなければならないので製造工程が複雑になる問題点を
有している。
タアレイ基板の製造方法では外部から信号の伝達を受け
るためにパッドを露出したりその他の配線を互いに連結
するために配線を露出する工程が必要である。しかし、
接触孔を有する絶縁膜をマスクにして下部膜をエッチン
グして下部膜に接触孔を形成する時、絶縁膜の厚さを確
保するために絶縁膜がエッチングされない条件でパッド
または配線を露出する接触孔を形成すれば、絶縁膜下で
下部膜が激しくアンダーカット（under cut）されて接
触部のステップカバレージが悪くなる。これによってこ
の後に形成される他の上部膜のプロファイルが悪くなっ
たり接触部で上部膜が断線する問題点が発生する。この
ような問題点を解決するために、接触部で接触孔の側壁
を階段模様に形成するのが好ましいが、このためには有
機絶縁膜を多数回の写真エッチング工程でパターニング
しなければならないので製造工程が複雑になる問題点を
有している。
【０００８】本発明が目的とする技術的課題は、絶縁膜
の厚さを確保すると同時に、接触部のプロファイルを改
善することができる半導体素子及びその製造方法とこれ
を含む薄膜トランジスタアレイ基板及びその製造方法を
提供することにある。
の厚さを確保すると同時に、接触部のプロファイルを改
善することができる半導体素子及びその製造方法とこれ
を含む薄膜トランジスタアレイ基板及びその製造方法を
提供することにある。
【０００９】また、本発明の他の課題は、薄膜トランジ
スタアレイ基板の製造方法を単純化することである。
スタアレイ基板の製造方法を単純化することである。
【００１０】
【課題を解決するための手段】このような問題点を解決
するために本発明では接触部でパッドまたは配線を露出
する接触孔を完成する時、接触孔を有する有機絶縁膜を
マスクとして絶縁膜下の下部膜をエッチングしてパッド
または配線を露出した後、有機絶縁膜を硬化するために
キュアリング（curing）する。この時、キュアリングに
伴う変形を望ましい形状にするため、エッチング時に変
性した有機絶縁膜表層部をキュアリング前に除去するア
ッシング（ashing）工程を追加することが好ましい。
するために本発明では接触部でパッドまたは配線を露出
する接触孔を完成する時、接触孔を有する有機絶縁膜を
マスクとして絶縁膜下の下部膜をエッチングしてパッド
または配線を露出した後、有機絶縁膜を硬化するために
キュアリング（curing）する。この時、キュアリングに
伴う変形を望ましい形状にするため、エッチング時に変
性した有機絶縁膜表層部をキュアリング前に除去するア
ッシング（ashing）工程を追加することが好ましい。
【００１１】さらに詳細に、本発明による半導体素子の
製造方法では基板の上部に第１配線を形成した後、第１
配線の上部に下部膜を形成する。次に、下部膜を覆う有
機絶縁膜を形成して未硬化のままパターニングし下部膜
を露出する接触孔を形成した後、接触孔を通じて露出さ
れた下部膜をエッチングして第１配線を露出する。その
後、有機絶縁膜をキュアリングして有機絶縁膜の上部に
接触孔を通じて第１配線と連結される第２配線を形成す
る。
製造方法では基板の上部に第１配線を形成した後、第１
配線の上部に下部膜を形成する。次に、下部膜を覆う有
機絶縁膜を形成して未硬化のままパターニングし下部膜
を露出する接触孔を形成した後、接触孔を通じて露出さ
れた下部膜をエッチングして第１配線を露出する。その
後、有機絶縁膜をキュアリングして有機絶縁膜の上部に
接触孔を通じて第１配線と連結される第２配線を形成す
る。
【００１２】この時、下部膜は窒化ケイ素または酸化ケ
イ素で形成することができ、有機絶縁膜は感光性有機物
質で形成することが好ましい。
イ素で形成することができ、有機絶縁膜は感光性有機物
質で形成することが好ましい。
【００１３】また、キュアリング段階の前に有機絶縁膜
を表層部のみアッシングして１０００Å以下の厚さで前
記有機絶縁膜表層部を除去すると共に、接触孔を定義す
る有機絶縁膜は他の部分より薄い厚さで形成するのが好
ましい。
を表層部のみアッシングして１０００Å以下の厚さで前
記有機絶縁膜表層部を除去すると共に、接触孔を定義す
る有機絶縁膜は他の部分より薄い厚さで形成するのが好
ましい。
【００１４】このような半導体素子の製造方法は半導体
素子の液晶表示装置用薄膜トランジスタアレイ基板の製
造方法に適用することができる。
素子の液晶表示装置用薄膜トランジスタアレイ基板の製
造方法に適用することができる。
【００１５】まず、絶縁基板上にゲート線及びゲート線
と連結されているゲート電極を含むゲート配線を形成
し、その上部にゲート絶縁膜及び半導体層を形成する。
次に、ゲート線と交差するデータ線、データ線と連結さ
れていてゲート電極に隣接するソース電極及びゲート電
極に対してソース電極の対向側に位置するドレーン電極
を含むデータ配線を形成した後、保護膜を積層する。そ
の後、保護膜上部に非流動的な有機絶縁膜を形成してパ
ターニングしドレーン電極上部の保護膜を露出する第１
接触孔を形成した後、第１接触孔を通じて露出された保
護膜をエッチングしてドレーン電極を露出して、有機絶
縁膜をキュアリングする。次に、保護膜上部に第１接触
孔を通じてドレーン電極と連結される画素電極を形成す
る。
と連結されているゲート電極を含むゲート配線を形成
し、その上部にゲート絶縁膜及び半導体層を形成する。
次に、ゲート線と交差するデータ線、データ線と連結さ
れていてゲート電極に隣接するソース電極及びゲート電
極に対してソース電極の対向側に位置するドレーン電極
を含むデータ配線を形成した後、保護膜を積層する。そ
の後、保護膜上部に非流動的な有機絶縁膜を形成してパ
ターニングしドレーン電極上部の保護膜を露出する第１
接触孔を形成した後、第１接触孔を通じて露出された保
護膜をエッチングしてドレーン電極を露出して、有機絶
縁膜をキュアリングする。次に、保護膜上部に第１接触
孔を通じてドレーン電極と連結される画素電極を形成す
る。
【００１６】ここで、有機絶縁膜は感光性有機物質で形
成し、キュアリング段階の前に有機絶縁膜を上層部のみ
アッシングして１０００Å以下の厚さだけ有機絶縁膜を
除去するのが好ましい。
成し、キュアリング段階の前に有機絶縁膜を上層部のみ
アッシングして１０００Å以下の厚さだけ有機絶縁膜を
除去するのが好ましい。
【００１７】ゲート配線は外部から走査信号の伝達を受
けてゲート線に伝達するゲートパッドをさらに含み、デ
ータ配線は外部から映像信号の伝達を受けるデータ線に
伝達するデータパッドをさらに含み、有機絶縁膜は保護
膜またはゲート絶縁膜と共にデータパッド及びゲートパ
ッドを露出する第２及び第３接触孔を有し、第２及び第
３接触孔を通じてゲートパッド及びデータパッドと電気
的に連結される補助ゲートパッドと補助データパッドを
画素電極と同一層にさらに形成するのが好ましい。以上
の説明では複数段階の処理として既述された部分がある
が、このような処理を一段階にまとめる方が好都合であ
れば、まとめても良い。また、複数段階の処理順序を変更
しても良い。
けてゲート線に伝達するゲートパッドをさらに含み、デ
ータ配線は外部から映像信号の伝達を受けるデータ線に
伝達するデータパッドをさらに含み、有機絶縁膜は保護
膜またはゲート絶縁膜と共にデータパッド及びゲートパ
ッドを露出する第２及び第３接触孔を有し、第２及び第
３接触孔を通じてゲートパッド及びデータパッドと電気
的に連結される補助ゲートパッドと補助データパッドを
画素電極と同一層にさらに形成するのが好ましい。以上
の説明では複数段階の処理として既述された部分がある
が、このような処理を一段階にまとめる方が好都合であ
れば、まとめても良い。また、複数段階の処理順序を変更
しても良い。
【００１８】この時、第２及び前記第３接触孔は第１接
触孔と共に形成し、第１乃至第３接触孔を定義する有機
絶縁膜は他の部分より薄く形成するのが好ましく、保護
膜と有機絶縁膜との間に赤、緑、青のカラーフィルター
を形成することができる。
触孔と共に形成し、第１乃至第３接触孔を定義する有機
絶縁膜は他の部分より薄く形成するのが好ましく、保護
膜と有機絶縁膜との間に赤、緑、青のカラーフィルター
を形成することができる。
【００１９】
【発明の実施の形態】以下、添付した図面を参考にして
本発明の実施例による半導体素子の接触部及びその製造
方法とこれを含む薄膜トランジスタアレイ基板及びその
製造方法について本発明が属する技術分野における通常
の知識を有する者が容易に実施できるように詳細に説明
する。
本発明の実施例による半導体素子の接触部及びその製造
方法とこれを含む薄膜トランジスタアレイ基板及びその
製造方法について本発明が属する技術分野における通常
の知識を有する者が容易に実施できるように詳細に説明
する。
【００２０】まず、本発明の実施例による半導体素子及
びその製造方法について説明する。
びその製造方法について説明する。
【００２１】一般に半導体素子がしだいに集積化される
ほど半導体素子の面積を最適化したり外部から信号の伝
達を受けるために信号線に連結されているパッドを補助
するために配線を多層で形成するのが好ましい。本発明
の実施例による半導体素子は配線を通じて伝達される信
号の干渉を最少化するために配線の間の層間絶縁膜は低
い誘電率を有してて、平坦化特性に優れた有機物質から
なる絶縁膜を含む。ここで、層の異なる配線を互いに電
気的に連結するためには、両配線を隔てる絶縁膜に接触
孔を形成しなければならないが、本発明の実施例による
製造方法では層間の絶縁膜をエッチングして接触孔を形
成する時、接触部でのアンダーカット発生を防止するた
めに絶縁膜の下にある下部膜（後に述べる実施例では絶
縁膜に接する下地膜）をエッチングしてパッドまたは配
線を露出する接触孔を形成した後、有機物質からなる絶
縁膜を硬化するためのキュアリング（curing）を実施す
る。
ほど半導体素子の面積を最適化したり外部から信号の伝
達を受けるために信号線に連結されているパッドを補助
するために配線を多層で形成するのが好ましい。本発明
の実施例による半導体素子は配線を通じて伝達される信
号の干渉を最少化するために配線の間の層間絶縁膜は低
い誘電率を有してて、平坦化特性に優れた有機物質から
なる絶縁膜を含む。ここで、層の異なる配線を互いに電
気的に連結するためには、両配線を隔てる絶縁膜に接触
孔を形成しなければならないが、本発明の実施例による
製造方法では層間の絶縁膜をエッチングして接触孔を形
成する時、接触部でのアンダーカット発生を防止するた
めに絶縁膜の下にある下部膜（後に述べる実施例では絶
縁膜に接する下地膜）をエッチングしてパッドまたは配
線を露出する接触孔を形成した後、有機物質からなる絶
縁膜を硬化するためのキュアリング（curing）を実施す
る。
【００２２】図１a乃至図１gは本発明の第１実施例によ
る半導体素子の接触部の製造方法を工程順によって示し
た断面図である。
る半導体素子の接触部の製造方法を工程順によって示し
た断面図である。
【００２３】本発明の第１実施例による半導体素子の接
触部の製造方法では、まず、図１aのように、第１配線
２００が形成されている基板１００の上部に窒化ケイ素
または酸化ケイ素からなる絶縁膜３１０及び低い誘電率
を有する有機物質からなる有機絶縁膜３２０を順次に積
層して層間絶縁膜３００を形成する。この時、有機絶縁
膜３２０は感光性を有するのが好ましく、絶縁膜３１０
の厚さは１０００Å以下であるのが好ましい。
触部の製造方法では、まず、図１aのように、第１配線
２００が形成されている基板１００の上部に窒化ケイ素
または酸化ケイ素からなる絶縁膜３１０及び低い誘電率
を有する有機物質からなる有機絶縁膜３２０を順次に積
層して層間絶縁膜３００を形成する。この時、有機絶縁
膜３２０は感光性を有するのが好ましく、絶縁膜３１０
の厚さは１０００Å以下であるのが好ましい。
【００２４】次にフォトリソグラフを応用して、図１b
のように、第１配線２００を露出する接触孔を形成する
ために、接触孔に対応する部分に光透過領域を有する転
写マスクを利用して、有機絶縁膜３２０を露光して現像
し、絶縁膜３１０を露出する接触孔３３０を形成する。
この時、マスクの光透過領域周囲に、光の透過量を調節
するために主にスリット（slit）や格子形態のパターン
が形成されたり半透明膜が形成されている半透過領域を
形成することにより、図面に点線で示したように接触孔
３３０の周囲の有機絶縁膜３２０を少量（透過光量で決
定）だけ洗い流して他の部分より薄い厚さの部分が残る
ように形成することができ、これはその後のキュアリン
グ（curing）工程で接触部の側壁をさらになだらかに形
成するためのものである。これについては４枚のマスク
を利用して液晶表示装置用薄膜トランジスタアレイ基板
を完成する本発明の第２実施例による製造方法で具体的
に説明する。
のように、第１配線２００を露出する接触孔を形成する
ために、接触孔に対応する部分に光透過領域を有する転
写マスクを利用して、有機絶縁膜３２０を露光して現像
し、絶縁膜３１０を露出する接触孔３３０を形成する。
この時、マスクの光透過領域周囲に、光の透過量を調節
するために主にスリット（slit）や格子形態のパターン
が形成されたり半透明膜が形成されている半透過領域を
形成することにより、図面に点線で示したように接触孔
３３０の周囲の有機絶縁膜３２０を少量（透過光量で決
定）だけ洗い流して他の部分より薄い厚さの部分が残る
ように形成することができ、これはその後のキュアリン
グ（curing）工程で接触部の側壁をさらになだらかに形
成するためのものである。これについては４枚のマスク
を利用して液晶表示装置用薄膜トランジスタアレイ基板
を完成する本発明の第２実施例による製造方法で具体的
に説明する。
【００２５】次に、図１cに示すように、接触孔３３０
を通じて露出された絶縁膜３１０をエッチングして第１
配線２００を露出する。この時、第１配線２００または
その後に有機絶縁膜３２０の上部に形成される他の配線
を通じて伝達される信号の干渉を最少化するために有機
絶縁膜３２０の厚さを確保しなければならず、そのため
には有機絶縁膜３２０はエッチングされず絶縁膜３１０
だけがエッチングされる工程条件を適用するのが好まし
い。このようなエッチング工程では乾式エッチング方法
でエッチングを進行してもエッチング気体の反応が等方
的に行われるので図１ｃで見るように有機絶縁膜３２０
の膜下まで絶縁膜３１０がエッチングされてアンダーカ
ットが発生する。
を通じて露出された絶縁膜３１０をエッチングして第１
配線２００を露出する。この時、第１配線２００または
その後に有機絶縁膜３２０の上部に形成される他の配線
を通じて伝達される信号の干渉を最少化するために有機
絶縁膜３２０の厚さを確保しなければならず、そのため
には有機絶縁膜３２０はエッチングされず絶縁膜３１０
だけがエッチングされる工程条件を適用するのが好まし
い。このようなエッチング工程では乾式エッチング方法
でエッチングを進行してもエッチング気体の反応が等方
的に行われるので図１ｃで見るように有機絶縁膜３２０
の膜下まで絶縁膜３１０がエッチングされてアンダーカ
ットが発生する。
【００２６】次に、キュアリングを実施して有機絶縁膜
３２０の強度を増加させると同時に有機絶縁膜３２０を
収縮させたりリフローさせて有機絶縁膜３２０の接触孔
３３０下部の接触部で発生したアンダーカットの構造を
除去する。キュアリングを実施する時、有機絶縁膜３２
０は収縮やリフローをするが、収縮が優勢に進行した場
合には図１dのように、接触孔３３０を構成する有機絶
縁膜３２０の境界は接触部で絶縁膜３１０の境界と一致
する構成や絶縁膜３１０の上面に移動した構成となる場
合がある。また、キュアリング時リフローが発生する場
合には図１eのように接触部で有機絶縁膜３２０の接触
孔３３０との境界が絶縁膜３１０の境界を覆う構成とな
る。ここで、キュアリング時有機絶縁膜３２０が好まし
く変形するためには、キュアリング工程を実施する前に
アッシング工程を実施するのが好ましい。その理由は、
接触孔３３０を通じて露出された絶縁膜３１０を乾式エ
ッチングして第１配線２００を露出する時、有機絶縁膜
３２０の表面に硬く固まった膜が形成されるが、このよ
うな膜はキュアリング時に有機絶縁膜３２０が変形する
ことを抑制するので有機絶縁膜３２０の表面に形成され
た硬い膜を除去しなければならないためである。この
時、アッシング工程では有機絶縁膜３２０の残留厚さを
確保するために、有機絶縁膜３２０の１０００Å以下の
厚さで表面を除去するのが好ましい。
３２０の強度を増加させると同時に有機絶縁膜３２０を
収縮させたりリフローさせて有機絶縁膜３２０の接触孔
３３０下部の接触部で発生したアンダーカットの構造を
除去する。キュアリングを実施する時、有機絶縁膜３２
０は収縮やリフローをするが、収縮が優勢に進行した場
合には図１dのように、接触孔３３０を構成する有機絶
縁膜３２０の境界は接触部で絶縁膜３１０の境界と一致
する構成や絶縁膜３１０の上面に移動した構成となる場
合がある。また、キュアリング時リフローが発生する場
合には図１eのように接触部で有機絶縁膜３２０の接触
孔３３０との境界が絶縁膜３１０の境界を覆う構成とな
る。ここで、キュアリング時有機絶縁膜３２０が好まし
く変形するためには、キュアリング工程を実施する前に
アッシング工程を実施するのが好ましい。その理由は、
接触孔３３０を通じて露出された絶縁膜３１０を乾式エ
ッチングして第１配線２００を露出する時、有機絶縁膜
３２０の表面に硬く固まった膜が形成されるが、このよ
うな膜はキュアリング時に有機絶縁膜３２０が変形する
ことを抑制するので有機絶縁膜３２０の表面に形成され
た硬い膜を除去しなければならないためである。この
時、アッシング工程では有機絶縁膜３２０の残留厚さを
確保するために、有機絶縁膜３２０の１０００Å以下の
厚さで表面を除去するのが好ましい。
【００２７】次に、図１f及び図１gのように、有機絶縁
膜３２０の上部に導電物質を積層してマスクを利用した
写真エッチング工程でパターニングして接触孔３３０を
通じて第１配線２００と電気的に連結される第２配線４
００を形成する。
膜３２０の上部に導電物質を積層してマスクを利用した
写真エッチング工程でパターニングして接触孔３３０を
通じて第１配線２００と電気的に連結される第２配線４
００を形成する。
【００２８】このような本発明の実施例による半導体素
子の接触部の製造方法では層間の絶縁膜を有機物質で形
成して第１配線２００を露出する接触孔３３０を形成す
る時、有機絶縁膜３２０の下地膜３１０をエッチングし
た後、キュアリングを実施して接触部の有機絶縁膜３２
０の膜下で発生したアンダーカット構造を除去する。こ
れにより接触部で接触孔３３０を通じて第１配線２００
と連結される第２配線４００が断線することを防止する
ことができ、接触部で第２配線４００のプロファイルを
なだらかに改善することができる。
子の接触部の製造方法では層間の絶縁膜を有機物質で形
成して第１配線２００を露出する接触孔３３０を形成す
る時、有機絶縁膜３２０の下地膜３１０をエッチングし
た後、キュアリングを実施して接触部の有機絶縁膜３２
０の膜下で発生したアンダーカット構造を除去する。こ
れにより接触部で接触孔３３０を通じて第１配線２００
と連結される第２配線４００が断線することを防止する
ことができ、接触部で第２配線４００のプロファイルを
なだらかに改善することができる。
【００２９】前記では有機絶縁膜３２０の下地膜が絶縁
膜３１０である場合を例に挙げて説明したが、有機絶縁
膜３２０の下地膜が導電膜である場合にも同一に適用す
ることができる。つまり、本発明の接触部製造方法での
ように有機絶縁膜下部の導電膜をエッチングした時、導
電膜が有機絶縁膜の膜下まで横方向に喰い込んでエッチ
ングされて両層の接触部でアンダーカットが形成されて
も、有機絶縁膜をキュアリングして接触部でアンダーカ
ット構造を除去することができる。
膜３１０である場合を例に挙げて説明したが、有機絶縁
膜３２０の下地膜が導電膜である場合にも同一に適用す
ることができる。つまり、本発明の接触部製造方法での
ように有機絶縁膜下部の導電膜をエッチングした時、導
電膜が有機絶縁膜の膜下まで横方向に喰い込んでエッチ
ングされて両層の接触部でアンダーカットが形成されて
も、有機絶縁膜をキュアリングして接触部でアンダーカ
ット構造を除去することができる。
【００３０】一方、このような本発明の実施例による半
導体素子及びその製造方法は、液晶表示装置用薄膜トラ
ンジスタアレイ基板及びその製造方法に同一に適用する
ことができる。
導体素子及びその製造方法は、液晶表示装置用薄膜トラ
ンジスタアレイ基板及びその製造方法に同一に適用する
ことができる。
【００３１】まず、図２及び図３を参考にして本発明の
第１実施例による液晶表示装置用薄膜トランジスタアレ
イ基板の構造について詳細に説明する。
第１実施例による液晶表示装置用薄膜トランジスタアレ
イ基板の構造について詳細に説明する。
【００３２】図２は、本発明の第１実施例による液晶表
示装置用薄膜トランジスタアレイ基板であり、図３は図
２に示した薄膜トランジスタアレイ基板をIII-III’線
に沿って切断して示した断面図である。
示装置用薄膜トランジスタアレイ基板であり、図３は図
２に示した薄膜トランジスタアレイ基板をIII-III’線
に沿って切断して示した断面図である。
【００３３】絶縁基板１０上に低抵抗であるアルミニウ
ム系列の金属物質を含むゲート配線が形成されている。
ゲート配線は横方向にのびているゲート線２２、ゲート
線２２の端に連結されていて外部からのゲート信号の印
加を受けてゲート線に伝達するゲートパッド２４及びゲ
ート線２２に連結されている薄膜トランジスタのゲート
電極２６を含む。
ム系列の金属物質を含むゲート配線が形成されている。
ゲート配線は横方向にのびているゲート線２２、ゲート
線２２の端に連結されていて外部からのゲート信号の印
加を受けてゲート線に伝達するゲートパッド２４及びゲ
ート線２２に連結されている薄膜トランジスタのゲート
電極２６を含む。
【００３４】ゲート配線２２、２４、２６はアルミニウ
ム系列の単一膜から形成するのが好ましいが、二重層以
上に形成することもできる。二重層以上に形成する場合
には、一つの層は抵抗が小さい物質で形成し、他の層は
ITOまたはIZOまたは基板などの他の物質との接触特性が
良いクロムまたはモリブデン系列などの物質で作るのが
好ましい。
ム系列の単一膜から形成するのが好ましいが、二重層以
上に形成することもできる。二重層以上に形成する場合
には、一つの層は抵抗が小さい物質で形成し、他の層は
ITOまたはIZOまたは基板などの他の物質との接触特性が
良いクロムまたはモリブデン系列などの物質で作るのが
好ましい。
【００３５】基板１０上には窒化ケイ素（SiNx）などか
らなるゲート絶縁膜３０がゲート配線２２、２４、２６
を覆っており、ゲート絶縁膜３０はその後に形成される
保護膜７０と共にゲートパッド２４を露出する接触孔７
４を有する。
らなるゲート絶縁膜３０がゲート配線２２、２４、２６
を覆っており、ゲート絶縁膜３０はその後に形成される
保護膜７０と共にゲートパッド２４を露出する接触孔７
４を有する。
【００３６】ゲート電極２６のゲート絶縁膜３０上部に
は非晶質シリコンなどの半導体からなる半導体層４０が
形成されており、半導体層４０の上部には抵抗性接触層
として、シリサイドまたはn形不純物を高濃度にドーピ
ングしたn+水素化非晶質シリコンなどの物質層があって
半導体層と接触しており、ゲート電極２６を中心として
二つの部分５５、５６に分離されている。
は非晶質シリコンなどの半導体からなる半導体層４０が
形成されており、半導体層４０の上部には抵抗性接触層
として、シリサイドまたはn形不純物を高濃度にドーピ
ングしたn+水素化非晶質シリコンなどの物質層があって
半導体層と接触しており、ゲート電極２６を中心として
二つの部分５５、５６に分離されている。
【００３７】抵抗性接触層５５、５６及びゲート絶縁膜
３０上にはアルミニウム（Al）またはアルミニウム合金
（Al alloy）、モリブデン（Mo）またはモリブデン-タ
ングステン（MoW）合金、クロム（Cr）、タンタル（T
a）などの金属または他の導電体からなるデータ配線６
２、６４、６５、６６、６８が電気的に接触して形成さ
れている。データ配線は数種類に分類され、縦方向に形
成されてゲート線２２と交差して画素を定義するデータ
線６２、データ線６２の分枝であって、抵抗性接触層５
４の上部までのびているソース電極６５、データ線６２
の一端に連結されていて外部からの画像信号の印加を受
けるデータパッド６８、ソース電極６５と分離されてい
てゲート電極２６に対してソース電極６５の反対側抵抗
性接触層５６上部に形成されているドレーン電極６６を
含む。一方、データ配線はゲート線２２と重なって保持
容量を確保するための維持蓄電器用導電体パターン６４
を含むことができる。
３０上にはアルミニウム（Al）またはアルミニウム合金
（Al alloy）、モリブデン（Mo）またはモリブデン-タ
ングステン（MoW）合金、クロム（Cr）、タンタル（T
a）などの金属または他の導電体からなるデータ配線６
２、６４、６５、６６、６８が電気的に接触して形成さ
れている。データ配線は数種類に分類され、縦方向に形
成されてゲート線２２と交差して画素を定義するデータ
線６２、データ線６２の分枝であって、抵抗性接触層５
４の上部までのびているソース電極６５、データ線６２
の一端に連結されていて外部からの画像信号の印加を受
けるデータパッド６８、ソース電極６５と分離されてい
てゲート電極２６に対してソース電極６５の反対側抵抗
性接触層５６上部に形成されているドレーン電極６６を
含む。一方、データ配線はゲート線２２と重なって保持
容量を確保するための維持蓄電器用導電体パターン６４
を含むことができる。
【００３８】データ配線６２、６４、６５、６６、６８
もアルミニウム系列の単一膜で形成することができ、二
重層以上で形成することもできる。二重層以上で形成す
る場合には、一つの層は抵抗が小さい物質で形成し、他
の層は他の物質との接触特性が良い物質で作るのが好ま
しい。その例としては、Cr/Al（またはAl合金）またはA
l/Moなどがあり、この時、Cr膜はアルミニウム膜または
アルミニウム合金膜が下地のケイ素層４０、５５、５６
に拡散することを防止する機能を有する同時に、データ
配線６２、６４、６５、６６、６８とその上の画素電極
８２の間の接触特性を確保するための接触部の機能を有
する。
もアルミニウム系列の単一膜で形成することができ、二
重層以上で形成することもできる。二重層以上で形成す
る場合には、一つの層は抵抗が小さい物質で形成し、他
の層は他の物質との接触特性が良い物質で作るのが好ま
しい。その例としては、Cr/Al（またはAl合金）またはA
l/Moなどがあり、この時、Cr膜はアルミニウム膜または
アルミニウム合金膜が下地のケイ素層４０、５５、５６
に拡散することを防止する機能を有する同時に、データ
配線６２、６４、６５、６６、６８とその上の画素電極
８２の間の接触特性を確保するための接触部の機能を有
する。
【００３９】データ配線６２、６４、６５、６６、６８
及びこれらが覆わない半導体層４０の上には窒化ケイ素
からなる保護膜７０と、平坦化特性と低い誘電率を有す
るアクリル系の有機物質からなる有機絶縁膜７５とが順
次形成されている。保護膜７０には接触孔があって、維
持蓄電器用導電体パターン６４、ドレーン電極６６及び
データパッド６８を各々露出する接触孔７２、７６、７
８が各々形成されており、またゲート絶縁膜３０も貫通
してゲートパッド２４を露出する接触孔７４が形成され
ている。この時、有機絶縁膜７５は製造工程でキュアリ
ングされて変形し、接触孔７２、７４、７６、７８の側
壁、特に有機絶縁膜７５の側壁は３０〜６０゜の範囲で
なだらかな傾斜を有するテーパ構造をしている。このた
め、後の工程で形成される補助パッド８４、８８と画素
電極８２のプロファイルをなだらかに誘導することがで
きる。また、図面では接触孔７２、７４、７６、７８を
なす有機絶縁膜７５と保護膜７０の境界が一致するが、
有機絶縁膜７５の境界線が保護膜７０またはゲート絶縁
膜３０の境界線を覆ってその下の配線と接触するように
構成でき、そうでない場合、保護膜７０の境界線より内
側に位置して保護膜７０表面を露出する構成とすること
もできる。
及びこれらが覆わない半導体層４０の上には窒化ケイ素
からなる保護膜７０と、平坦化特性と低い誘電率を有す
るアクリル系の有機物質からなる有機絶縁膜７５とが順
次形成されている。保護膜７０には接触孔があって、維
持蓄電器用導電体パターン６４、ドレーン電極６６及び
データパッド６８を各々露出する接触孔７２、７６、７
８が各々形成されており、またゲート絶縁膜３０も貫通
してゲートパッド２４を露出する接触孔７４が形成され
ている。この時、有機絶縁膜７５は製造工程でキュアリ
ングされて変形し、接触孔７２、７４、７６、７８の側
壁、特に有機絶縁膜７５の側壁は３０〜６０゜の範囲で
なだらかな傾斜を有するテーパ構造をしている。このた
め、後の工程で形成される補助パッド８４、８８と画素
電極８２のプロファイルをなだらかに誘導することがで
きる。また、図面では接触孔７２、７４、７６、７８を
なす有機絶縁膜７５と保護膜７０の境界が一致するが、
有機絶縁膜７５の境界線が保護膜７０またはゲート絶縁
膜３０の境界線を覆ってその下の配線と接触するように
構成でき、そうでない場合、保護膜７０の境界線より内
側に位置して保護膜７０表面を露出する構成とすること
もできる。
【００４０】有機絶縁膜７５上には接触孔７６を通じて
ドレーン電極６６と連結されていて画素に位置する画素
電極８２と接触孔７４、７８を通じて各々ゲートパッド
２４及びデータパッド６８と連結されている補助ゲート
パッド８４及び補助データパッド８８を含み、透明な導
電物質であるITO（indium tin oxide）またはIZO（indi
um zinc oxide）からなる画素配線が形成されている。
この時、前述したように接触部で有機絶縁膜７５はなだ
らかな傾斜を有するテーパ構造で形成されており、保護
膜７０及び有機絶縁膜７５の境界が一致するので、接触
部で画素電極８２、補助ゲートパッド８４及び補助デー
タパッド８８がなだらかなプロファイルを有してこれら
が断線することを防止することができる。
ドレーン電極６６と連結されていて画素に位置する画素
電極８２と接触孔７４、７８を通じて各々ゲートパッド
２４及びデータパッド６８と連結されている補助ゲート
パッド８４及び補助データパッド８８を含み、透明な導
電物質であるITO（indium tin oxide）またはIZO（indi
um zinc oxide）からなる画素配線が形成されている。
この時、前述したように接触部で有機絶縁膜７５はなだ
らかな傾斜を有するテーパ構造で形成されており、保護
膜７０及び有機絶縁膜７５の境界が一致するので、接触
部で画素電極８２、補助ゲートパッド８４及び補助デー
タパッド８８がなだらかなプロファイルを有してこれら
が断線することを防止することができる。
【００４１】ここで、画素電極８２は図２及び図３に示
すように、ゲート線２２と重なって維持蓄電器を構成
し、保持容量が不足した場合にはゲート配線２２、２
４、２６と同一層に保持容量用配線たとえば維持電極２
８を追加することもできる。
すように、ゲート線２２と重なって維持蓄電器を構成
し、保持容量が不足した場合にはゲート配線２２、２
４、２６と同一層に保持容量用配線たとえば維持電極２
８を追加することもできる。
【００４２】以下、このような本発明の第１実施例によ
る構造の液晶表示装置用薄膜トランジスタアレイ基板の
製造方法について図２及び図３と図４a乃至図９を参考
にして詳細に説明する。
る構造の液晶表示装置用薄膜トランジスタアレイ基板の
製造方法について図２及び図３と図４a乃至図９を参考
にして詳細に説明する。
【００４３】まず、図４a及び４bに示すように、基板１
０上に他の物質との接触特性に優れた導電物質またはア
ルミニウムあるいはアルミニウム合金、銀あるいは銀合
金のように抵抗の少ない導電物質を積層してパターニン
グしゲート線２２、ゲート電極２６及びゲートパッド２
４を含むゲート配線を形成する。
０上に他の物質との接触特性に優れた導電物質またはア
ルミニウムあるいはアルミニウム合金、銀あるいは銀合
金のように抵抗の少ない導電物質を積層してパターニン
グしゲート線２２、ゲート電極２６及びゲートパッド２
４を含むゲート配線を形成する。
【００４４】次に、図５a及び図５bに示すように、ゲー
ト絶縁膜３０、非晶質シリコンからなる半導体層４０、
ドーピングされた非晶質シリコン層５０の３層膜を連続
して積層し、マスクを利用したパターニング工程で半導
体層４０とドーピングされた非晶質シリコン層５０をパ
ターニングして、ゲート電極２４と対向するゲート絶縁
膜３０上部に半導体層４０と抵抗性接触層５０を形成す
る。この時、図面に示したように 、半導体層４０と抵
抗性接触層５０は後で形成されるデータ線６２に沿って
形成することもできる。また、半導体層４０と抵抗性接
触層５０の間に不純物が付着することを防止するため
に、同一の反応容器内で材料ガスの注入のみ変更しつつ、
両層を連続的に１段階で形成することが好ましい。また、
半導体層形成の直前にゲート絶縁膜３０として窒化ケイ
素を同一反応容器内で材料ガスの注入のみ変更しつつ形
成しても良い。
ト絶縁膜３０、非晶質シリコンからなる半導体層４０、
ドーピングされた非晶質シリコン層５０の３層膜を連続
して積層し、マスクを利用したパターニング工程で半導
体層４０とドーピングされた非晶質シリコン層５０をパ
ターニングして、ゲート電極２４と対向するゲート絶縁
膜３０上部に半導体層４０と抵抗性接触層５０を形成す
る。この時、図面に示したように 、半導体層４０と抵
抗性接触層５０は後で形成されるデータ線６２に沿って
形成することもできる。また、半導体層４０と抵抗性接
触層５０の間に不純物が付着することを防止するため
に、同一の反応容器内で材料ガスの注入のみ変更しつつ、
両層を連続的に１段階で形成することが好ましい。また、
半導体層形成の直前にゲート絶縁膜３０として窒化ケイ
素を同一反応容器内で材料ガスの注入のみ変更しつつ形
成しても良い。
【００４５】次に、図６a乃至図６bに示すように、クロ
ムまたはモリブデンあるいはモリブデン合金、アルミニ
ウムあるいはアルミニウム合金、銀あるいは銀合金の導
電物質を積層した後、マスクを利用した写真工程でパタ
ーニングしてゲート線２２と交差するデータ線６２、デ
ータ線６２と連結されてゲート電極２６上部までのびて
いるソース電極６５、データ線６２の一端に連結されて
いるデータパッド６８、ソース電極６５と分離されてい
てゲート電極２６を中心にソース電極６６と対向するド
レーン電極６６及びゲート線２２と重なる維持蓄電器用
導電体パターン６４を含むデータ配線を形成する。
ムまたはモリブデンあるいはモリブデン合金、アルミニ
ウムあるいはアルミニウム合金、銀あるいは銀合金の導
電物質を積層した後、マスクを利用した写真工程でパタ
ーニングしてゲート線２２と交差するデータ線６２、デ
ータ線６２と連結されてゲート電極２６上部までのびて
いるソース電極６５、データ線６２の一端に連結されて
いるデータパッド６８、ソース電極６５と分離されてい
てゲート電極２６を中心にソース電極６６と対向するド
レーン電極６６及びゲート線２２と重なる維持蓄電器用
導電体パターン６４を含むデータ配線を形成する。
【００４６】次に、データ配線６２、６４、６５、６
６、６８で覆われないドーピングされた非晶質シリコン
層パターン５０をエッチングしてゲート電極２６を中心
に両側に分離させる一方、両側のドーピングされた非晶
質シリコン層５５、５６の間の半導体層４０を露出させ
る。その後、露出された半導体層４０の表面を安定化さ
せるために酸素プラズマ処理を実施するのが好ましい。
６、６８で覆われないドーピングされた非晶質シリコン
層パターン５０をエッチングしてゲート電極２６を中心
に両側に分離させる一方、両側のドーピングされた非晶
質シリコン層５５、５６の間の半導体層４０を露出させ
る。その後、露出された半導体層４０の表面を安定化さ
せるために酸素プラズマ処理を実施するのが好ましい。
【００４７】次に、図７a及び図７bに示すように、窒化
ケイ素からなる保護膜７０を２０００Å以下、好ましく
は１０００Å以下の厚さで積層し、その上部に感光性を
有する有機絶縁物質からなる有機絶縁膜７５を２〜４μ
m範囲厚さに形成し、まず、マスクを利用した写真工程
で有機絶縁膜７５だけを露光現像して維持蓄電器用導電
体パターン６４、ゲートパッド２４、ドレーン電極６６
及びデータパッド６８の上部に接触孔７２、７４、７
６、７８を形成する。この時、接触部の側壁をさらにな
だらかに形成するために、マスクの透過領域周囲の光の
透過量を減らすように主にスリットや格子形態のパター
ンまたは半透明膜からなる半透過領域を形成して接触孔
７２、７４、７６、７８周囲の有機絶縁膜７５が他の部
分より薄くなるように形成するのが好ましく、感光膜の
厚さを調節する方法については次の４枚マスクを利用し
て液晶表示装置用薄膜トランジスタアレイ基板を製造す
る方法を説明する時に具体的に説明する。
ケイ素からなる保護膜７０を２０００Å以下、好ましく
は１０００Å以下の厚さで積層し、その上部に感光性を
有する有機絶縁物質からなる有機絶縁膜７５を２〜４μ
m範囲厚さに形成し、まず、マスクを利用した写真工程
で有機絶縁膜７５だけを露光現像して維持蓄電器用導電
体パターン６４、ゲートパッド２４、ドレーン電極６６
及びデータパッド６８の上部に接触孔７２、７４、７
６、７８を形成する。この時、接触部の側壁をさらにな
だらかに形成するために、マスクの透過領域周囲の光の
透過量を減らすように主にスリットや格子形態のパター
ンまたは半透明膜からなる半透過領域を形成して接触孔
７２、７４、７６、７８周囲の有機絶縁膜７５が他の部
分より薄くなるように形成するのが好ましく、感光膜の
厚さを調節する方法については次の４枚マスクを利用し
て液晶表示装置用薄膜トランジスタアレイ基板を製造す
る方法を説明する時に具体的に説明する。
【００４８】図８のように、有機絶縁膜７５の厚さを確
保するために有機絶縁膜７５がエッチングされない条件
で接触孔７２、７４、７６、７８を通じて露出された保
護膜７０及びゲート絶縁膜３０をエッチングして維持蓄
電器用導電体パターン６４、ゲートパッド２４、ドレー
ン電極６６及びデータパッド６８を露出する。ここで、
保護膜７０をエッチングする方法は乾式エッチングが好
ましく、乾式エッチング気体としてはSF6 +O2またはCF4+
O2などを使用する。ここで、保護膜７０及びゲート絶縁
膜３０をエッチングする時に乾式エッチングを用いても
図面に示すように保護膜７０及びゲート絶縁膜３０は有
機絶縁膜７５の膜下まで喰い込んでエッチングされてア
ンダーカットが発生する。
保するために有機絶縁膜７５がエッチングされない条件
で接触孔７２、７４、７６、７８を通じて露出された保
護膜７０及びゲート絶縁膜３０をエッチングして維持蓄
電器用導電体パターン６４、ゲートパッド２４、ドレー
ン電極６６及びデータパッド６８を露出する。ここで、
保護膜７０をエッチングする方法は乾式エッチングが好
ましく、乾式エッチング気体としてはSF6 +O2またはCF4+
O2などを使用する。ここで、保護膜７０及びゲート絶縁
膜３０をエッチングする時に乾式エッチングを用いても
図面に示すように保護膜７０及びゲート絶縁膜３０は有
機絶縁膜７５の膜下まで喰い込んでエッチングされてア
ンダーカットが発生する。
【００４９】次に、有機絶縁膜７５を硬化すると同時に
収縮させたりリフローさせるために１５０〜３５０℃の
範囲、好ましくは２００〜３００℃の範囲でキュアリン
グ工程を実施する。その結果、図９に示すように、有機
絶縁膜７５は接触部で保護膜７０またはゲート絶縁膜３
０で定義される接触孔７２、７４、７６、７８まで収縮
して、接触部でのアンダーカット構造は無くなり、接触
部で接触孔７２、７４、７６、７８を定義する有機絶縁
膜７５の側壁はなだらかな傾斜を有するステップカバレ
ージを得ることができる。ここでは、キュアリング工程
で有機絶縁膜７５の収縮が優勢に発生して保護膜７０ま
たはゲート絶縁膜３０の境界線と有機絶縁膜７５の境界
線が一致する構造だけを図面で示したが、有機絶縁膜７
５のリフローが優勢に発生する場合には保護膜７０また
はゲート絶縁膜３０の境界線内側まで有機絶縁膜７５が
リフローされて、有機絶縁膜７５が接触部から保護膜７
０またはゲート絶縁膜３０を完全に覆うことも可能であ
る。前記本発明のように保護膜７０及びゲート絶縁膜３
０をエッチングして接触孔７２、７４、７６、７８を形
成してキュアリングを実施することによって接触部の側
壁をなだらかに形成することができ、接触部で接触孔７
２、７４、７６、７８を定義する有機絶縁膜７５の側壁
は３０〜６０゜の傾斜角を有するテーパ構造を得ること
ができる。
収縮させたりリフローさせるために１５０〜３５０℃の
範囲、好ましくは２００〜３００℃の範囲でキュアリン
グ工程を実施する。その結果、図９に示すように、有機
絶縁膜７５は接触部で保護膜７０またはゲート絶縁膜３
０で定義される接触孔７２、７４、７６、７８まで収縮
して、接触部でのアンダーカット構造は無くなり、接触
部で接触孔７２、７４、７６、７８を定義する有機絶縁
膜７５の側壁はなだらかな傾斜を有するステップカバレ
ージを得ることができる。ここでは、キュアリング工程
で有機絶縁膜７５の収縮が優勢に発生して保護膜７０ま
たはゲート絶縁膜３０の境界線と有機絶縁膜７５の境界
線が一致する構造だけを図面で示したが、有機絶縁膜７
５のリフローが優勢に発生する場合には保護膜７０また
はゲート絶縁膜３０の境界線内側まで有機絶縁膜７５が
リフローされて、有機絶縁膜７５が接触部から保護膜７
０またはゲート絶縁膜３０を完全に覆うことも可能であ
る。前記本発明のように保護膜７０及びゲート絶縁膜３
０をエッチングして接触孔７２、７４、７６、７８を形
成してキュアリングを実施することによって接触部の側
壁をなだらかに形成することができ、接触部で接触孔７
２、７４、７６、７８を定義する有機絶縁膜７５の側壁
は３０〜６０゜の傾斜角を有するテーパ構造を得ること
ができる。
【００５０】最後に図２及び３に示すように、ITOまた
はIZOを積層してマスクを利用したパターニングを実施
して、接触孔７２、７６を通じて維持蓄電器用導電体パ
ターン６４及びドレーン電極６６と連結される画素電極
８２と、接触孔７４、７８を通じてゲートパッド２４及
びデータパッド６８と各々連結される補助ゲートパッド
８４及び補助データパッド８８を各々形成する。この
時、前述したように、接触部で発生するアンダーカット
をキュアリング工程によって除去することにより接触部
で画素電極８２、補助ゲートパッド８４及び補助データ
パッド８８が断線することを防止することができ、これ
らのプロファイルをなだらかに形成することができる。
なお、ITOなどのパターニングは通常は１段階で完了させ
るが、これを２段階に分離しても良く、また、作業は１段
階であっても、２段階に分離して考察、表現できることは
当然である。
はIZOを積層してマスクを利用したパターニングを実施
して、接触孔７２、７６を通じて維持蓄電器用導電体パ
ターン６４及びドレーン電極６６と連結される画素電極
８２と、接触孔７４、７８を通じてゲートパッド２４及
びデータパッド６８と各々連結される補助ゲートパッド
８４及び補助データパッド８８を各々形成する。この
時、前述したように、接触部で発生するアンダーカット
をキュアリング工程によって除去することにより接触部
で画素電極８２、補助ゲートパッド８４及び補助データ
パッド８８が断線することを防止することができ、これ
らのプロファイルをなだらかに形成することができる。
なお、ITOなどのパターニングは通常は１段階で完了させ
るが、これを２段階に分離しても良く、また、作業は１段
階であっても、２段階に分離して考察、表現できることは
当然である。
【００５１】このような本発明の第１実施例による製造
方法では、前述したように有機絶縁膜の下地膜をエッチ
ングして配線２４、６５、６４、６８を露出した後、有
機絶縁膜をキュアリングした。これにより、有機絶縁膜
の厚さを確保すると共に液晶表示装置の開口率をも確保
することができると同時に、接触部のプロファイルをな
だらかな傾斜角に形成することができ、接触部を一度の
写真エッチング工程で形成することができるので薄膜ト
ランジスタアレイ基板の製造工程を単純化することがで
きる。
方法では、前述したように有機絶縁膜の下地膜をエッチ
ングして配線２４、６５、６４、６８を露出した後、有
機絶縁膜をキュアリングした。これにより、有機絶縁膜
の厚さを確保すると共に液晶表示装置の開口率をも確保
することができると同時に、接触部のプロファイルをな
だらかな傾斜角に形成することができ、接触部を一度の
写真エッチング工程で形成することができるので薄膜ト
ランジスタアレイ基板の製造工程を単純化することがで
きる。
【００５２】このような第１実施例では前述したよう
に、５枚のマスクを利用する製造方法を適用することが
できるが、４枚マスクを利用する液晶表示装置用薄膜ト
ランジスタアレイ基板の製造方法でも同様に適用するこ
とができる。これについて図面を参照して詳細に説明す
る。
に、５枚のマスクを利用する製造方法を適用することが
できるが、４枚マスクを利用する液晶表示装置用薄膜ト
ランジスタアレイ基板の製造方法でも同様に適用するこ
とができる。これについて図面を参照して詳細に説明す
る。
【００５３】まず、図１０乃至図１２を参考にして本発
明の第２実施例による４枚マスクを利用して完成した液
晶表示装置用薄膜トランジスタアレイ基板の単位画素構
造について詳細に説明する。
明の第２実施例による４枚マスクを利用して完成した液
晶表示装置用薄膜トランジスタアレイ基板の単位画素構
造について詳細に説明する。
【００５４】図１０は、本発明の第２実施例による液晶
表示装置用薄膜トランジスタアレイ基板の配置図であ
り、図１１及び図１２は、各々図１０に示した薄膜トラ
ンジスタアレイ基板をXI-XI’線及びXII-XII’線に沿っ
て切断して示した断面図である。
表示装置用薄膜トランジスタアレイ基板の配置図であ
り、図１１及び図１２は、各々図１０に示した薄膜トラ
ンジスタアレイ基板をXI-XI’線及びXII-XII’線に沿っ
て切断して示した断面図である。
【００５５】まず、絶縁基板１０上に第１実施例と同様
にアルミニウムまたはアルミニウム合金や銀または銀合
金などの低抵抗導電物質を用いたゲート線２２、ゲート
パッド２４及びゲート電極２６を含むゲート配線が形成
されている。ゲート配線とはゲート線用導電層から作ら
れる導電パターンの総称で、基板１０上部にゲート線２
２と平行配置されて、基準となる電圧を外部から受ける
維持電極２８を含む。基準となる電圧としては、上板の
共通電極に入力される共通電極電圧などが使われる。維
持電極２８は後述する画素電極８２と連結された維持蓄
電器用導電体パターン６８と重なって画素の電荷保存能
力を向上させる維持蓄電器を構成し、後述する画素電極
８２とゲート線２２の重畳で発生する保持容量が十分に
大きい場合は形成されないこともある。なお、図１０の
図示番号８２は画素電極の輪郭線を示し、また前述の上
板とは、液晶層を介してトランジスタアレイ基板と対抗
配置される基板で、従来技術では共通電極と共にカラー
フィルターを備えていることが多い。
にアルミニウムまたはアルミニウム合金や銀または銀合
金などの低抵抗導電物質を用いたゲート線２２、ゲート
パッド２４及びゲート電極２６を含むゲート配線が形成
されている。ゲート配線とはゲート線用導電層から作ら
れる導電パターンの総称で、基板１０上部にゲート線２
２と平行配置されて、基準となる電圧を外部から受ける
維持電極２８を含む。基準となる電圧としては、上板の
共通電極に入力される共通電極電圧などが使われる。維
持電極２８は後述する画素電極８２と連結された維持蓄
電器用導電体パターン６８と重なって画素の電荷保存能
力を向上させる維持蓄電器を構成し、後述する画素電極
８２とゲート線２２の重畳で発生する保持容量が十分に
大きい場合は形成されないこともある。なお、図１０の
図示番号８２は画素電極の輪郭線を示し、また前述の上
板とは、液晶層を介してトランジスタアレイ基板と対抗
配置される基板で、従来技術では共通電極と共にカラー
フィルターを備えていることが多い。
【００５６】ゲート配線２２、２４、２６、２８上には
窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形
成されてゲート配線２２、２４、２６、２８を覆ってい
る。
窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形
成されてゲート配線２２、２４、２６、２８を覆ってい
る。
【００５７】ゲート絶縁膜３０上には水素化非晶質シリ
コン（hydrogenated amorphous silicon）などの半導
体からなる半導体パターン４２、４８が形成されてお
り、半導体パターン４２、４８上にはリン（P）などのn
形不純物を高濃度にドーピングしている非晶質シリコン
などの抵抗性接触層（ohmic contact layer）パター
ン５５、５６、５８が形成されていて、これらは中間層
パターンとも呼ばれる。
コン（hydrogenated amorphous silicon）などの半導
体からなる半導体パターン４２、４８が形成されてお
り、半導体パターン４２、４８上にはリン（P）などのn
形不純物を高濃度にドーピングしている非晶質シリコン
などの抵抗性接触層（ohmic contact layer）パター
ン５５、５６、５８が形成されていて、これらは中間層
パターンとも呼ばれる。
【００５８】抵抗性接触層パターン５５、５６、５８上
には低抵抗を有するアルミニウム系列の導電物質からな
るデータ配線が形成されている。データ配線とはデータ
系導電パターンの総称で、縦方向にのびているデータ線
６２、データ線６２の一端に連結されて外部からの画像
信号の印加を受けるデータパッド６８、そしてデータ線
６２の分枝である薄膜トランジスタのソース電極６５か
らなるデータ線部を含み、また、データ線部６２、６
８、６５と分離されていてゲート電極２６または薄膜ト
ランジスタのチャンネル部（C）に対してソース電極６
５の反対側に位置する薄膜トランジスタのドレーン電極
６６と維持電極２８上に位置している維持蓄電器用導電
体パターン６４も含む。維持電極２８を形成しない場
合、維持蓄電器用導電体パターン６４もやはり形成しな
い。
には低抵抗を有するアルミニウム系列の導電物質からな
るデータ配線が形成されている。データ配線とはデータ
系導電パターンの総称で、縦方向にのびているデータ線
６２、データ線６２の一端に連結されて外部からの画像
信号の印加を受けるデータパッド６８、そしてデータ線
６２の分枝である薄膜トランジスタのソース電極６５か
らなるデータ線部を含み、また、データ線部６２、６
８、６５と分離されていてゲート電極２６または薄膜ト
ランジスタのチャンネル部（C）に対してソース電極６
５の反対側に位置する薄膜トランジスタのドレーン電極
６６と維持電極２８上に位置している維持蓄電器用導電
体パターン６４も含む。維持電極２８を形成しない場
合、維持蓄電器用導電体パターン６４もやはり形成しな
い。
【００５９】接触層パターン５５、５６、５８はその下
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８の接触抵抗を低くする役
割を果たし、本実施例ではデータ配線６２、６４、６
５、６６、６８と完全に同一な形態を有する。つまり、
データ線部中間層パターン５５はデータ線部６２、６
５、６８と同一であり、ドレーン電極用中間層パターン
５６はドレーン電極６６と、維持蓄電器用中間層パター
ン５８は維持蓄電器用導電体パターン６８と同一であ
る。
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８の接触抵抗を低くする役
割を果たし、本実施例ではデータ配線６２、６４、６
５、６６、６８と完全に同一な形態を有する。つまり、
データ線部中間層パターン５５はデータ線部６２、６
５、６８と同一であり、ドレーン電極用中間層パターン
５６はドレーン電極６６と、維持蓄電器用中間層パター
ン５８は維持蓄電器用導電体パターン６８と同一であ
る。
【００６０】一方、半導体パターン４２、４８は薄膜ト
ランジスタのチャンネル部（C）を除くとデータ配線６
２、６４、６５、６６、６８及び抵抗性接触層パターン
５５、５６、５８と同一な模様をしている。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６８及び維持蓄電器用抵抗性接触層パター
ン５８は同一な模様であるが、薄膜トランジスタ用半導
体パターン４２はデータ配線及び接触層パターンの残り
の部分と多少異なる。つまり、薄膜トランジスタのチャ
ンネル部（C）でデータ線部６２、６８、６５、特にソ
ース電極６５とドレーン電極６６が分離されていてデー
タ線部中間層５５とドレーン電極用接触層パターン５６
も分離されているが、薄膜トランジスタ用半導体パター
ン４２はここで切れずに連結されて薄膜トランジスタの
チャンネルを生成する。
ランジスタのチャンネル部（C）を除くとデータ配線６
２、６４、６５、６６、６８及び抵抗性接触層パターン
５５、５６、５８と同一な模様をしている。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６８及び維持蓄電器用抵抗性接触層パター
ン５８は同一な模様であるが、薄膜トランジスタ用半導
体パターン４２はデータ配線及び接触層パターンの残り
の部分と多少異なる。つまり、薄膜トランジスタのチャ
ンネル部（C）でデータ線部６２、６８、６５、特にソ
ース電極６５とドレーン電極６６が分離されていてデー
タ線部中間層５５とドレーン電極用接触層パターン５６
も分離されているが、薄膜トランジスタ用半導体パター
ン４２はここで切れずに連結されて薄膜トランジスタの
チャンネルを生成する。
【００６１】データ配線６２、６４、６５、６６、６８
上には第１実施例と同様に保護膜７０及び有機絶縁膜７
５が形成されており、これらはドレーン電極６６、デー
タパッド６８及び維持蓄電器用導電体パターン６４を露
出する接触孔７６、７８、７２を有しており、また、ゲ
ート絶縁膜３０と共にゲートパッド２４を露出する接触
孔７４を有している。この時にも、第１実施例と同様に
接触孔７２、７４、７６、７８で有機絶縁膜７５の側壁
は傾斜角を有しながらなだらかに形成されている。
上には第１実施例と同様に保護膜７０及び有機絶縁膜７
５が形成されており、これらはドレーン電極６６、デー
タパッド６８及び維持蓄電器用導電体パターン６４を露
出する接触孔７６、７８、７２を有しており、また、ゲ
ート絶縁膜３０と共にゲートパッド２４を露出する接触
孔７４を有している。この時にも、第１実施例と同様に
接触孔７２、７４、７６、７８で有機絶縁膜７５の側壁
は傾斜角を有しながらなだらかに形成されている。
【００６２】有機絶縁膜７５上には薄膜トランジスタか
ら画像信号を受けて上板の電極と共に電場を生成する画
素電極８２が形成されている。画素電極８２はIZO（ind
iumzinc oxide）またはITO（indium tin oxide）などの
透明な導電物質で作られ、接触孔７６を通じてドレーン
電極６６と電気的に連結されて画像信号の伝達を受け
る。画素電極８２はまた、隣接するゲート線２２及びデ
ータ線６２と重なる程度に広く設定して開口率を高めて
いるが、重ならないようにすることも可能である。ま
た、画素電極８２は接触孔７２を通じて維持蓄電器用導
電体パターン６４とも連結されて導電体パターン６４に
画像信号を伝達する。一方、ゲートパッド２４及びデー
タパッド６８上には接触孔７４、７８を通じて各々これ
らと連結される補助ゲートパッド８４及び補助データパ
ッド８８が形成されており、これらはパッド２４、６８
と外部回路接続線との接着性を補完してパッドを保護す
る役割を果たすもので必須的ではなく、これらの適用の
可否は選択的である。このような本発明の実施例による
薄膜トランジスタアレイ基板でも前述したように接触孔
７２、７４、７６、７８から有機絶縁膜７５はなだらか
な傾斜角を有するテーパ構造をとっていて、接触部から
画素電極８２、補助ゲートパッド８４及び補助データパ
ッド８８はなだらかな傾斜角のプロファイル（profil
e）を有することができる。
ら画像信号を受けて上板の電極と共に電場を生成する画
素電極８２が形成されている。画素電極８２はIZO（ind
iumzinc oxide）またはITO（indium tin oxide）などの
透明な導電物質で作られ、接触孔７６を通じてドレーン
電極６６と電気的に連結されて画像信号の伝達を受け
る。画素電極８２はまた、隣接するゲート線２２及びデ
ータ線６２と重なる程度に広く設定して開口率を高めて
いるが、重ならないようにすることも可能である。ま
た、画素電極８２は接触孔７２を通じて維持蓄電器用導
電体パターン６４とも連結されて導電体パターン６４に
画像信号を伝達する。一方、ゲートパッド２４及びデー
タパッド６８上には接触孔７４、７８を通じて各々これ
らと連結される補助ゲートパッド８４及び補助データパ
ッド８８が形成されており、これらはパッド２４、６８
と外部回路接続線との接着性を補完してパッドを保護す
る役割を果たすもので必須的ではなく、これらの適用の
可否は選択的である。このような本発明の実施例による
薄膜トランジスタアレイ基板でも前述したように接触孔
７２、７４、７６、７８から有機絶縁膜７５はなだらか
な傾斜角を有するテーパ構造をとっていて、接触部から
画素電極８２、補助ゲートパッド８４及び補助データパ
ッド８８はなだらかな傾斜角のプロファイル（profil
e）を有することができる。
【００６３】ここでは画素電極８２の材料の例として透
明なITOまたはIZOを挙げたが、反射形液晶表示装置の場
合、不透明な導電物質を用いても構わない。
明なITOまたはIZOを挙げたが、反射形液晶表示装置の場
合、不透明な導電物質を用いても構わない。
【００６４】以下、図１０乃至図１２の構造を有する液
晶表示装置用薄膜トランジスタアレイ基板を４枚マスク
を利用して製造する方法について図１０乃至図１２と図
１３a乃至図１９cを参照して詳細に説明する。
晶表示装置用薄膜トランジスタアレイ基板を４枚マスク
を利用して製造する方法について図１０乃至図１２と図
１３a乃至図１９cを参照して詳細に説明する。
【００６５】まず、図１３a乃至１３cに示すように、第
１実施例と同様、ゲート配線用導電物質を積層して第１
マスクを利用した写真エッチング工程で基板１０上にゲ
ート線２２、ゲートパッド２４、ゲート電極２６及び維
持電極２８を含むゲート配線を形成する。
１実施例と同様、ゲート配線用導電物質を積層して第１
マスクを利用した写真エッチング工程で基板１０上にゲ
ート線２２、ゲートパッド２４、ゲート電極２６及び維
持電極２８を含むゲート配線を形成する。
【００６６】次に、図１４a及び１４bに示すように、ゲ
ート絶縁膜３０、半導体層４０、中間層５０を化学気相
蒸着法（CVD）を利用して各々１５００Å乃至５０００
Å、５００Å乃至２０００Å、３００Å乃至６００Åの
厚さで連続蒸着し、その後、低抵抗を有するデータ配線
用導電物質からなる導電体層６０をスパッタリングなど
の方法で１５００Å乃至３０００Åの厚さで蒸着した
後、その上に感光膜１１０を１μm乃至２μmの厚さで塗
布する。
ート絶縁膜３０、半導体層４０、中間層５０を化学気相
蒸着法（CVD）を利用して各々１５００Å乃至５０００
Å、５００Å乃至２０００Å、３００Å乃至６００Åの
厚さで連続蒸着し、その後、低抵抗を有するデータ配線
用導電物質からなる導電体層６０をスパッタリングなど
の方法で１５００Å乃至３０００Åの厚さで蒸着した
後、その上に感光膜１１０を１μm乃至２μmの厚さで塗
布する。
【００６７】その後、第２マスクを通じて感光膜１１０
に光を照射した後、現像して図１５b及び１５cに示すよ
うに、感光膜パターンの厚膜部１１２、薄膜部１１４と
除去部を形成する。この時、感光膜パターン１１２、１
１４の中で薄膜トランジスタのチャンネル部（C）つま
りソース電極６５とドレーン電極６６との間に位置した
第１部分１１４は、データ配線部（A）つまりデータ配
線６２、６４、６５、６６、６８が形成される部分に位
置した第２部分１１２より厚さが薄くなるようにし、残
りの部分（B）の感光膜は全て除去する。この時、チャ
ンネル部（C）に残っている感光膜１１４の厚さとデー
タ配線部（A）に残っている感光膜１１２の厚さの比は
後述するエッチング工程での工程条件によって異なるよ
うにしなければならず、第１部分１１４の厚さを第２部
分１１２の厚さの１/２以下にするのが好ましく、例え
ば、４０００Å以下であるのがよい。
に光を照射した後、現像して図１５b及び１５cに示すよ
うに、感光膜パターンの厚膜部１１２、薄膜部１１４と
除去部を形成する。この時、感光膜パターン１１２、１
１４の中で薄膜トランジスタのチャンネル部（C）つま
りソース電極６５とドレーン電極６６との間に位置した
第１部分１１４は、データ配線部（A）つまりデータ配
線６２、６４、６５、６６、６８が形成される部分に位
置した第２部分１１２より厚さが薄くなるようにし、残
りの部分（B）の感光膜は全て除去する。この時、チャ
ンネル部（C）に残っている感光膜１１４の厚さとデー
タ配線部（A）に残っている感光膜１１２の厚さの比は
後述するエッチング工程での工程条件によって異なるよ
うにしなければならず、第１部分１１４の厚さを第２部
分１１２の厚さの１/２以下にするのが好ましく、例え
ば、４０００Å以下であるのがよい。
【００６８】このように、位置によって感光膜の厚さを
別にする方法としては様々なものがあるが、本実施例で
はC領域の光透過量を調節するために主にスリット（sli
t）や格子形態のパターンを形成したり半透明膜を使用
してマスクに半透過領域を形成する。もちろん、このよ
うな方法は第１実施例による薄膜トランジスタアレイ基
板の製造方法において、接触部で有機絶縁膜７５、（図
７b参照）に接触孔７２、７４、７６、７８、図７b参
照）を形成する接触孔７２、７４、７６、７８周囲の有
機絶縁膜７５の周囲を他の部分より薄く形成する時にも
同様に適用される。
別にする方法としては様々なものがあるが、本実施例で
はC領域の光透過量を調節するために主にスリット（sli
t）や格子形態のパターンを形成したり半透明膜を使用
してマスクに半透過領域を形成する。もちろん、このよ
うな方法は第１実施例による薄膜トランジスタアレイ基
板の製造方法において、接触部で有機絶縁膜７５、（図
７b参照）に接触孔７２、７４、７６、７８、図７b参
照）を形成する接触孔７２、７４、７６、７８周囲の有
機絶縁膜７５の周囲を他の部分より薄く形成する時にも
同様に適用される。
【００６９】この時、スリットの間に位置した遮光部の
線幅や、遮光部相互間の間隔つまりスリットの幅は、露
光時に使用する露光器の分解能より小さいことが好まし
く、半透明膜を利用する場合にはマスクを製作する時透
過率を調節するために、異なる透過率を有する薄膜を利
用したり、厚さが異なる膜を利用することができる。
線幅や、遮光部相互間の間隔つまりスリットの幅は、露
光時に使用する露光器の分解能より小さいことが好まし
く、半透明膜を利用する場合にはマスクを製作する時透
過率を調節するために、異なる透過率を有する薄膜を利
用したり、厚さが異なる膜を利用することができる。
【００７０】このようなマスクを通じて感光膜に光を照
射すれば、光に直接露出される部分では高分子が完全に
分解されるが、スリットパターンや半透明膜が形成され
ている部分では光の平均照射量が少ないので高分子は部
分的に分解される状態であり、遮光膜で覆われた部分で
は高分子がほとんど分解されない。次に、感光膜を現像
すると、高分子が分解されない部分だけが残るので、少
量の光が照射された部分では、光が全く照射されない部
分より薄い感光膜が残る。この時、露光時間を長くすれ
ば全ての分子が分解されるのでそうならないように調節
しなければならない。
射すれば、光に直接露出される部分では高分子が完全に
分解されるが、スリットパターンや半透明膜が形成され
ている部分では光の平均照射量が少ないので高分子は部
分的に分解される状態であり、遮光膜で覆われた部分で
は高分子がほとんど分解されない。次に、感光膜を現像
すると、高分子が分解されない部分だけが残るので、少
量の光が照射された部分では、光が全く照射されない部
分より薄い感光膜が残る。この時、露光時間を長くすれ
ば全ての分子が分解されるのでそうならないように調節
しなければならない。
【００７１】このような薄い感光膜１１４はリフローが
可能な物質からなる感光膜を利用し、光が完全に透過で
きる部分と、光が完全に遮断される部分とに分けられた
通常のマスクで露光した後、現像してリフローさせ感光
膜が残留しない部分に感光膜の一部が流れるようにして
形成することもできる。
可能な物質からなる感光膜を利用し、光が完全に透過で
きる部分と、光が完全に遮断される部分とに分けられた
通常のマスクで露光した後、現像してリフローさせ感光
膜が残留しない部分に感光膜の一部が流れるようにして
形成することもできる。
【００７２】その後、感光膜パターン１１４及びその下
部の膜、つまり、導電体層６０、中間層５０及び半導体
層４０に対するエッチングを行う。この結果として、デ
ータ配線部（A）にはデータ配線及びその下部の膜がそ
のまま残り、チャンネル部（C）には半導体層だけが残
っていなければならず、残りの部分（B）では上の三つ
の層６０、５０、４０が全て除去されてゲート絶縁膜３
０が露出されなければならない。
部の膜、つまり、導電体層６０、中間層５０及び半導体
層４０に対するエッチングを行う。この結果として、デ
ータ配線部（A）にはデータ配線及びその下部の膜がそ
のまま残り、チャンネル部（C）には半導体層だけが残
っていなければならず、残りの部分（B）では上の三つ
の層６０、５０、４０が全て除去されてゲート絶縁膜３
０が露出されなければならない。
【００７３】まず、図１６a及び１６bに示したように、
残りの部分（B）の露出されている導電体層６０を除去
してその下部の中間層５０を露出させる。この過程では
乾式エッチングまたは湿式エッチング方法のどちらでも
用いることができ、この時、導電体層６０がエッチング
されても、感光膜パターン１１２、１１４はほとんどエ
ッチングされない条件下で行うことが良い。しかし、乾
式エッチングの場合、導電体層６０だけはエッチングさ
れるが、感光膜パターン１１２、１１４はエッチングさ
れない条件を探すのが難しいので、感光膜パターン１１
２、１１４も共にエッチングされる条件下で行う必要が
ある。この場合には湿式エッチングの場合より第１部分
１１４の厚さを厚くしてこの過程で第１部分１１４が除
去されて下部の導電体層６０が露出されることが生じな
いようにする。
残りの部分（B）の露出されている導電体層６０を除去
してその下部の中間層５０を露出させる。この過程では
乾式エッチングまたは湿式エッチング方法のどちらでも
用いることができ、この時、導電体層６０がエッチング
されても、感光膜パターン１１２、１１４はほとんどエ
ッチングされない条件下で行うことが良い。しかし、乾
式エッチングの場合、導電体層６０だけはエッチングさ
れるが、感光膜パターン１１２、１１４はエッチングさ
れない条件を探すのが難しいので、感光膜パターン１１
２、１１４も共にエッチングされる条件下で行う必要が
ある。この場合には湿式エッチングの場合より第１部分
１１４の厚さを厚くしてこの過程で第１部分１１４が除
去されて下部の導電体層６０が露出されることが生じな
いようにする。
【００７４】ここで、データ配線用導電物質がアルミニ
ウムまたはアルミニウム合金である場合には乾式エッチ
ングや湿式エッチングのうちいずれの方法でも可能であ
る。しかし、Crの場合には乾式エッチング方法ではよく
除去されないため湿式エッチングを利用することが良
く、エッチング液としてはCeNHO3を使用することがで
き、クロムを５００Å程度の厚さで非常に薄く積層する
場合には乾式エッチングを利用することもできる。
ウムまたはアルミニウム合金である場合には乾式エッチ
ングや湿式エッチングのうちいずれの方法でも可能であ
る。しかし、Crの場合には乾式エッチング方法ではよく
除去されないため湿式エッチングを利用することが良
く、エッチング液としてはCeNHO3を使用することがで
き、クロムを５００Å程度の厚さで非常に薄く積層する
場合には乾式エッチングを利用することもできる。
【００７５】このようにすると 、図１６a及び図１６b
に示すように、チャンネル部（C）及びデータ配線部
（A）の導電体層、つまり、ソース/ドレーン用導電体パ
ターン６７と維持蓄電器用導電体パターン６４だけが残
って、残りの部分（B）の導電体層６０は全て除去され
てその下部の中間層５０が露出される。この時、残って
いる導電体パターン６７、６４はソース及びドレーン電
極６５、６６が分離されずに連結されている点を除くと
データ配線６２、６４、６５、６６、６８の形態と同一
である。また、乾式エッチングを使用した場合、感光膜
パターン１１２、１１４もある程度の厚さにエッチング
される。
に示すように、チャンネル部（C）及びデータ配線部
（A）の導電体層、つまり、ソース/ドレーン用導電体パ
ターン６７と維持蓄電器用導電体パターン６４だけが残
って、残りの部分（B）の導電体層６０は全て除去され
てその下部の中間層５０が露出される。この時、残って
いる導電体パターン６７、６４はソース及びドレーン電
極６５、６６が分離されずに連結されている点を除くと
データ配線６２、６４、６５、６６、６８の形態と同一
である。また、乾式エッチングを使用した場合、感光膜
パターン１１２、１１４もある程度の厚さにエッチング
される。
【００７６】次に、残りの部分（B）の露出された中間
層５０及びその下部の半導体層４０を感光膜の第１部分
１１４と共に乾式エッチング方法で同時に除去すると、
図１７a及び１７bに示すようになる。前記のように導電
体パターン６７を乾式エッチングでエッチングする場合
には、中間層５０及び半導体層４０も連続して乾式エッ
チングを行うことができ、これをインシチュー（in-sit
u）で進行することもできる。中間層５０と半導体層４
０のエッチングは、感光膜パターン１１２、１１４と中
間層５０及び半導体層４０（半導体層と中間層はエッチ
ング選択性がほとんどない）が同時にエッチングされる
が、ゲート絶縁膜３０はエッチングされない条件下で行
わなければならず、特に感光膜パターン１１２、１１４
と半導体層４０に対するエッチング速度がほとんど同一
な条件でエッチングするのが好ましい。感光膜パターン
１１２、１１４と半導体層４０に対するエッチング速度
が同一な場合、第１部分１１４の厚さは半導体層４０と
中間層５０の厚さを合せた厚さと同じか、それより薄く
なければならない。
層５０及びその下部の半導体層４０を感光膜の第１部分
１１４と共に乾式エッチング方法で同時に除去すると、
図１７a及び１７bに示すようになる。前記のように導電
体パターン６７を乾式エッチングでエッチングする場合
には、中間層５０及び半導体層４０も連続して乾式エッ
チングを行うことができ、これをインシチュー（in-sit
u）で進行することもできる。中間層５０と半導体層４
０のエッチングは、感光膜パターン１１２、１１４と中
間層５０及び半導体層４０（半導体層と中間層はエッチ
ング選択性がほとんどない）が同時にエッチングされる
が、ゲート絶縁膜３０はエッチングされない条件下で行
わなければならず、特に感光膜パターン１１２、１１４
と半導体層４０に対するエッチング速度がほとんど同一
な条件でエッチングするのが好ましい。感光膜パターン
１１２、１１４と半導体層４０に対するエッチング速度
が同一な場合、第１部分１１４の厚さは半導体層４０と
中間層５０の厚さを合せた厚さと同じか、それより薄く
なければならない。
【００７７】このようにすると、図１７a及び図１７bに
示すように、チャンネル部（C）及びデータ配線部（A）
の導電体層、つまり、ソース/ドレーン用導電体パター
ン６７と維持蓄電器用導電体パターン６４だけが残って
いて、残りの部分（B）の導電体層６０は全て除去され
る。また、チャンネル部（C）の第１部分１１４が除去
されてソース/ドレーン用導電体パターン６７が露出さ
れ、残りの部分（B）の中間層５０及び半導体層４０が
除去されてその下部のゲート絶縁膜３０が露出される。
一方、データ配線部（A）の第２部分１１２もやはりエ
ッチングされるので厚さが薄くなる。また、この段階で
半導体パターン４２、４８が完成する。図面符号５７と
５８は各々ソース/ドレーン用導電体パターン６７下部
の中間層パターンと維持蓄電器用導電体パターン６４下
部の中間層パターンを示す。ここで、チャンネル部
（C）のソース/ドレーン用導電体パターン６７は最も高
く突き出している部分の一つなので、別途の感光膜エッ
チバック（etch back）工程によって露出させるが、感
光膜を十分にエッチングすることができる条件では感光
膜エッチバック工程を省略することもできる。
示すように、チャンネル部（C）及びデータ配線部（A）
の導電体層、つまり、ソース/ドレーン用導電体パター
ン６７と維持蓄電器用導電体パターン６４だけが残って
いて、残りの部分（B）の導電体層６０は全て除去され
る。また、チャンネル部（C）の第１部分１１４が除去
されてソース/ドレーン用導電体パターン６７が露出さ
れ、残りの部分（B）の中間層５０及び半導体層４０が
除去されてその下部のゲート絶縁膜３０が露出される。
一方、データ配線部（A）の第２部分１１２もやはりエ
ッチングされるので厚さが薄くなる。また、この段階で
半導体パターン４２、４８が完成する。図面符号５７と
５８は各々ソース/ドレーン用導電体パターン６７下部
の中間層パターンと維持蓄電器用導電体パターン６４下
部の中間層パターンを示す。ここで、チャンネル部
（C）のソース/ドレーン用導電体パターン６７は最も高
く突き出している部分の一つなので、別途の感光膜エッ
チバック（etch back）工程によって露出させるが、感
光膜を十分にエッチングすることができる条件では感光
膜エッチバック工程を省略することもできる。
【００７８】次に、アッシング（ashing）によってチャ
ンネル部（C）のソース/ドレーン用導電体パターン６７
の表面に残っている感光膜クズを除去する。
ンネル部（C）のソース/ドレーン用導電体パターン６７
の表面に残っている感光膜クズを除去する。
【００７９】その後、図１８a及び１８bに示したように
チャンネル部（C）のソース/ドレーン用導電体パターン
６７及びその下部のソース/ドレーン用中間層パターン
５７をエッチングして除去する。この時、エッチングは
ソース/ドレーン用導電体パターン６７と中間層パター
ン５７の双方に対して乾式エッチングだけで進行するこ
ともでき、ソース/ドレーン用導電体パターン６７に対
しては湿式エッチングで、中間層パターン５７に対して
は乾式エッチングで行うこともできる。この時、図１５
bに示すように半導体パターン４２の一部が除去されて
厚さが薄くなることがあり、感光膜パターンの第２部分
１１２もこの時に若干エッチングされる。この時のエッ
チングはゲート絶縁膜３０がエッチングされない条件で
行わなければならず、第２部分１１２がエッチングされ
てその下部のデータ配線６２、６４、６５、６６、６８
が露出されることがないように感光膜パターンの厚いこ
とが好ましいのは当然のことである。
チャンネル部（C）のソース/ドレーン用導電体パターン
６７及びその下部のソース/ドレーン用中間層パターン
５７をエッチングして除去する。この時、エッチングは
ソース/ドレーン用導電体パターン６７と中間層パター
ン５７の双方に対して乾式エッチングだけで進行するこ
ともでき、ソース/ドレーン用導電体パターン６７に対
しては湿式エッチングで、中間層パターン５７に対して
は乾式エッチングで行うこともできる。この時、図１５
bに示すように半導体パターン４２の一部が除去されて
厚さが薄くなることがあり、感光膜パターンの第２部分
１１２もこの時に若干エッチングされる。この時のエッ
チングはゲート絶縁膜３０がエッチングされない条件で
行わなければならず、第２部分１１２がエッチングされ
てその下部のデータ配線６２、６４、６５、６６、６８
が露出されることがないように感光膜パターンの厚いこ
とが好ましいのは当然のことである。
【００８０】前記のようにすると、ソース電極６５とド
レーン電極６６とが分離されながらデータ配線６２、６
４、６５、６６、６８とその下部の接触層パターン５
５、５６、５８が完成する。
レーン電極６６とが分離されながらデータ配線６２、６
４、６５、６６、６８とその下部の接触層パターン５
５、５６、５８が完成する。
【００８１】最後にデータ配線部（A）に残っている感
光膜第２部分１１２を除去する。しかし、第２部分１１
２の除去はチャンネル部（C）ソース/ドレーン用導電体
パターン６７を除去した後、その下の中間層パターン５
７を除去する前に行うこともできる。
光膜第２部分１１２を除去する。しかし、第２部分１１
２の除去はチャンネル部（C）ソース/ドレーン用導電体
パターン６７を除去した後、その下の中間層パターン５
７を除去する前に行うこともできる。
【００８２】このようにしてデータ配線６２、６４、６
５、６６、６８を形成した後、図１９a乃至１９cに示し
たように窒化ケイ素をCVD方法で蒸着して保護膜７０を
形成し、その上部に感光性有機絶縁物質をスピンコーテ
ィングして有機絶縁膜７５を形成する。次に、第３マス
クを利用して有機絶縁膜７５を露光及び現像して維持蓄
電器用導電体パターン６４、ゲートパッド２４、ドレー
ン電極６６及びデータパッド６８の上方に保護膜７０を
露出する接触孔７２、７４、７６、７８を形成する。
５、６６、６８を形成した後、図１９a乃至１９cに示し
たように窒化ケイ素をCVD方法で蒸着して保護膜７０を
形成し、その上部に感光性有機絶縁物質をスピンコーテ
ィングして有機絶縁膜７５を形成する。次に、第３マス
クを利用して有機絶縁膜７５を露光及び現像して維持蓄
電器用導電体パターン６４、ゲートパッド２４、ドレー
ン電極６６及びデータパッド６８の上方に保護膜７０を
露出する接触孔７２、７４、７６、７８を形成する。
【００８３】次に、図２０a及び図２０bのように、接触
孔７２、７４、７６、７８を通じて露出された保護膜７
０を、またゲートパッド接触孔７４ではゲート絶縁膜３
０も共にエッチングして接触孔７２、７４、７６、７８
を完成させ、これを通じて維持蓄電器用導電体パターン
６４、ゲートパッド２４、ドレーン電極６６及びデータ
パッド６８を各々露出させる。この時にも第１実施例の
ように保護膜７０またはゲート絶縁膜３０は有機絶縁膜
７５の膜下まで喰い込んでエッチングされて接触部はア
ンダーカット構造を有する。
孔７２、７４、７６、７８を通じて露出された保護膜７
０を、またゲートパッド接触孔７４ではゲート絶縁膜３
０も共にエッチングして接触孔７２、７４、７６、７８
を完成させ、これを通じて維持蓄電器用導電体パターン
６４、ゲートパッド２４、ドレーン電極６６及びデータ
パッド６８を各々露出させる。この時にも第１実施例の
ように保護膜７０またはゲート絶縁膜３０は有機絶縁膜
７５の膜下まで喰い込んでエッチングされて接触部はア
ンダーカット構造を有する。
【００８４】次に、その後のキュアリング工程で有機絶
縁膜７５の変形を好ましい形にするためにアッシング工
程を実施して、１０００Å以下の厚さだけ有機絶縁膜７
５の表面に生じた硬化膜を除去した後、図２１a及び図
２１bのように、有機絶縁膜７５を変形硬化させるため
のキュアリング工程を実施する。この時、接触孔７２、
７４、７６、７８で有機絶縁膜７５はゲート絶縁膜３０
及び保護膜７０の境界線まで収縮されると同時に接触孔
７２、７４、７６、７８を定義する有機絶縁膜７５の側
壁は３０〜６０゜範囲のなだらかな傾斜角を有するテー
パ構造となる。
縁膜７５の変形を好ましい形にするためにアッシング工
程を実施して、１０００Å以下の厚さだけ有機絶縁膜７
５の表面に生じた硬化膜を除去した後、図２１a及び図
２１bのように、有機絶縁膜７５を変形硬化させるため
のキュアリング工程を実施する。この時、接触孔７２、
７４、７６、７８で有機絶縁膜７５はゲート絶縁膜３０
及び保護膜７０の境界線まで収縮されると同時に接触孔
７２、７４、７６、７８を定義する有機絶縁膜７５の側
壁は３０〜６０゜範囲のなだらかな傾斜角を有するテー
パ構造となる。
【００８５】最後に、図１０乃至図１２に示すように、
４００Å乃至５００Å厚さのITOまたはIZOを蒸着した後
に第４マスクを使用してエッチングし、ドレーン電極６
６及び維持蓄電器用導電体パターン６４と連結された画
素電極８２、ゲートパッド２４と連結された補助ゲート
パッド８４及びデータパッド６８と連結された補助デー
タパッド８８を形成する。
４００Å乃至５００Å厚さのITOまたはIZOを蒸着した後
に第４マスクを使用してエッチングし、ドレーン電極６
６及び維持蓄電器用導電体パターン６４と連結された画
素電極８２、ゲートパッド２４と連結された補助ゲート
パッド８４及びデータパッド６８と連結された補助デー
タパッド８８を形成する。
【００８６】以上のような本発明の第２実施例では第１
実施例に認められる効果だけでなく、データ配線６２、
６４、６５、６６、６８とその下部の接触層パターン５
５、５６、５８及び半導体パターン４２、４８を一つの
マスクだけを利用して形成し、この過程でソース電極６
５とドレーン電極６６が分離されるように製造工程を単
純化することができる。
実施例に認められる効果だけでなく、データ配線６２、
６４、６５、６６、６８とその下部の接触層パターン５
５、５６、５８及び半導体パターン４２、４８を一つの
マスクだけを利用して形成し、この過程でソース電極６
５とドレーン電極６６が分離されるように製造工程を単
純化することができる。
【００８７】以上、接触部のアンダーカットを補償する
本願技術を、４枚または５枚のマスクセットを利用して
液晶表示装置用薄膜トランジスタアレイ基板及びその製
造方法に適用する実施例として記述したが、薄膜トラン
ジスタアレイの下部及び上部にブラックマトリックスま
たはカラーフィルターを共に形成する他の構造及び製造
方法でも同様に適用することができる。ここでは、薄膜
トランジスタの上部にカラーフィルターが形成されてい
る液晶表示装置用薄膜トランジスタアレイ基板及びその
製造方法について、第３実施例として図面を参照しなが
ら具体的に説明する。
本願技術を、４枚または５枚のマスクセットを利用して
液晶表示装置用薄膜トランジスタアレイ基板及びその製
造方法に適用する実施例として記述したが、薄膜トラン
ジスタアレイの下部及び上部にブラックマトリックスま
たはカラーフィルターを共に形成する他の構造及び製造
方法でも同様に適用することができる。ここでは、薄膜
トランジスタの上部にカラーフィルターが形成されてい
る液晶表示装置用薄膜トランジスタアレイ基板及びその
製造方法について、第３実施例として図面を参照しなが
ら具体的に説明する。
【００８８】まず、図２２及び図２３を参照して本発明
の第３実施例による液晶表示装置用薄膜トランジスタア
レイ基板の構造について具体的に説明する。
の第３実施例による液晶表示装置用薄膜トランジスタア
レイ基板の構造について具体的に説明する。
【００８９】図２２は、本発明の第３実施例による液晶
表示装置用薄膜トランジスタアレイ基板の構造を示した
配置図であり、図２３は図２２でXXIII-XXIII’線に沿
って切断した断面図である。
表示装置用薄膜トランジスタアレイ基板の構造を示した
配置図であり、図２３は図２２でXXIII-XXIII’線に沿
って切断した断面図である。
【００９０】図２２及び図２３に示すように、本発明の
第３実施例による構造のほとんどは第１実施例による構
造と同一である。
第３実施例による構造のほとんどは第１実施例による構
造と同一である。
【００９１】但し、第２実施例と同様にゲート配線２
２、２４、２８と同一層にゲート線２２と平行な維持電
極２８が形成されており、データ配線６２、６５、６
６、６８と同一層には維持電極２８と重なる維持蓄電器
用導電体パターン６４が形成されている。
２、２４、２８と同一層にゲート線２２と平行な維持電
極２８が形成されており、データ配線６２、６５、６
６、６８と同一層には維持電極２８と重なる維持蓄電器
用導電体パターン６４が形成されている。
【００９２】また、データ配線６２、６４、６５、６
６、６８とデータ配線で覆われない半導体層４０上部を
覆って形成されている保護膜７０の上部には赤、緑、青
の顔料を含むカラーフィルター用有機物質からなる赤、
緑、青のカラーフィルター９１、９２、９３が順次右か
ら左に繰り返して縦長に形成されている。ここで図２２
の画素には赤９１が組み合わされ、赤、緑、青のカラー
フィルター９１、９２、９３の境界はデータ線６２上部
に間隔をおいて形成されているが、一部または全部がデ
ータ線６２上部で互いに重なってもよい。また、ゲート
及びデータパッド２４、６８が形成されているパッド部
には形成されていないが、必要な時には形成することが
できる。
６、６８とデータ配線で覆われない半導体層４０上部を
覆って形成されている保護膜７０の上部には赤、緑、青
の顔料を含むカラーフィルター用有機物質からなる赤、
緑、青のカラーフィルター９１、９２、９３が順次右か
ら左に繰り返して縦長に形成されている。ここで図２２
の画素には赤９１が組み合わされ、赤、緑、青のカラー
フィルター９１、９２、９３の境界はデータ線６２上部
に間隔をおいて形成されているが、一部または全部がデ
ータ線６２上部で互いに重なってもよい。また、ゲート
及びデータパッド２４、６８が形成されているパッド部
には形成されていないが、必要な時には形成することが
できる。
【００９３】赤、緑、青のカラーフィルター９１、９
２、９３及び露出した保護膜７０の上部には平坦化特性
が優れていて誘電率の低い有機絶縁物質からなる有機絶
縁膜７５が形成されている。このような有機絶縁膜７５
には、第２実施例と同様に、ゲート絶縁膜３０、カラー
フィルター９１、９２、９３及び保護膜７０と共に維持
蓄電器用導電体パターン６４、ゲートパッド２４、ドレ
ーン電極６６及びデータパッド６８を露出する接触孔７
２、７４、７６、７８が形成されている。ここで接触孔
７２、７４、７６、７８を定義する側壁、特に、有機絶
縁膜７５及び赤、緑、青のカラーフィルター９１、９
２、９３の側壁は第１及び第２実施例と同様になだらか
な傾斜角を有するテーパ構造で形成されている。
２、９３及び露出した保護膜７０の上部には平坦化特性
が優れていて誘電率の低い有機絶縁物質からなる有機絶
縁膜７５が形成されている。このような有機絶縁膜７５
には、第２実施例と同様に、ゲート絶縁膜３０、カラー
フィルター９１、９２、９３及び保護膜７０と共に維持
蓄電器用導電体パターン６４、ゲートパッド２４、ドレ
ーン電極６６及びデータパッド６８を露出する接触孔７
２、７４、７６、７８が形成されている。ここで接触孔
７２、７４、７６、７８を定義する側壁、特に、有機絶
縁膜７５及び赤、緑、青のカラーフィルター９１、９
２、９３の側壁は第１及び第２実施例と同様になだらか
な傾斜角を有するテーパ構造で形成されている。
【００９４】有機絶縁膜７５の上部には第１及び第２実
施例と同様に接触孔７６を通じてドレーン電極６６と物
理的・電気的に連結されて画像信号の伝達を受ける画素
電極８２が形成されている。画素電極８２はまた、隣接
するゲート線２２及びデータ線６２と重なるほど広く設
定されて開口率を高めているが、重ならないこともあ
る。また、画素電極８２は接触孔７４を通じて維持蓄電
器用導電体パターン６４とも連結されており、画素電極
８２と同一層には接触孔７４、７８を通じてゲートパッ
ド２４及びデータパッド６８と各々連結される補助ゲー
トパッド８４及び補助データパッド８８が形成されてい
る。
施例と同様に接触孔７６を通じてドレーン電極６６と物
理的・電気的に連結されて画像信号の伝達を受ける画素
電極８２が形成されている。画素電極８２はまた、隣接
するゲート線２２及びデータ線６２と重なるほど広く設
定されて開口率を高めているが、重ならないこともあ
る。また、画素電極８２は接触孔７４を通じて維持蓄電
器用導電体パターン６４とも連結されており、画素電極
８２と同一層には接触孔７４、７８を通じてゲートパッ
ド２４及びデータパッド６８と各々連結される補助ゲー
トパッド８４及び補助データパッド８８が形成されてい
る。
【００９５】次に、本発明の第３実施例による液晶表示
装置用薄膜トランジスタアレイ基板の製造方法について
図２２及び図２３と図２４a乃至図２７により具体的に
説明する。
装置用薄膜トランジスタアレイ基板の製造方法について
図２２及び図２３と図２４a乃至図２７により具体的に
説明する。
【００９６】基板１０の上部にゲート配線２２、２４、
２６、２８、ゲート絶縁膜３０、半導体層４０、抵抗性
接触層５５、５６及びデータ配線６２、６４、６５、６
６、６８を形成する工程は本発明の第１実施例による製
造方法と同様である。
２６、２８、ゲート絶縁膜３０、半導体層４０、抵抗性
接触層５５、５６及びデータ配線６２、６４、６５、６
６、６８を形成する工程は本発明の第１実施例による製
造方法と同様である。
【００９７】次に、図２４a及び図２４bに示すように、
基板１０の上方に窒化ケイ素または酸化ケイ素を形成し
て半導体層４０などを覆う保護膜７０を積層し、その上
部に赤、緑、青の顔料を含むカラーフィルター用感光性
有機物質を塗布して赤、緑、青のカラーフィルター９
１、９２、９３を順次に形成する。この時、赤、緑、青
のカラーフィルター９１、９２、９３は印刷法やレーザ
ー転写法で形成して製造費用を最少化する。
基板１０の上方に窒化ケイ素または酸化ケイ素を形成し
て半導体層４０などを覆う保護膜７０を積層し、その上
部に赤、緑、青の顔料を含むカラーフィルター用感光性
有機物質を塗布して赤、緑、青のカラーフィルター９
１、９２、９３を順次に形成する。この時、赤、緑、青
のカラーフィルター９１、９２、９３は印刷法やレーザ
ー転写法で形成して製造費用を最少化する。
【００９８】次に、図２５a及び図２５bのように、保護
膜７０及び赤、緑、青のカラーフィルター９１、９２、
９３の上部に低い誘電率を有して、平坦化が優れた感光
性有機物質を塗布して有機絶縁膜７５を形成し、マスク
を利用した写真工程で有機絶縁膜７５及び赤、緑、青の
カラーフィルター９１、９２、９３を露光及び現像して
維持蓄電器用導電体パターン６４、ゲートパッド２４、
ドレーン電極６６及びデータパッド６８上部の保護膜を
露出する接触孔７２、７４、７６、７８を形成する。
膜７０及び赤、緑、青のカラーフィルター９１、９２、
９３の上部に低い誘電率を有して、平坦化が優れた感光
性有機物質を塗布して有機絶縁膜７５を形成し、マスク
を利用した写真工程で有機絶縁膜７５及び赤、緑、青の
カラーフィルター９１、９２、９３を露光及び現像して
維持蓄電器用導電体パターン６４、ゲートパッド２４、
ドレーン電極６６及びデータパッド６８上部の保護膜を
露出する接触孔７２、７４、７６、７８を形成する。
【００９９】次に、接触孔７２、７４、７６、７８を通
じて露出された保護膜７０をゲート絶縁膜３０と共にエ
ッチングして図２６に示すように、接触孔７２、７４、
７６、７８を通じて維持蓄電器用導電体パターン６４、
ゲートパッド２４、ドレーン電極６６及びデータパッド
６８を各々露出する。この時にも第１及び第２実施例の
ように、保護膜７０あるいはゲート絶縁膜３０が、有機
絶縁膜７５または赤、緑、青のカラーフィルター９１、
９２、９３の膜下まで食い込んで、エッチングされて接
触部はアンダーカット構造を有する。
じて露出された保護膜７０をゲート絶縁膜３０と共にエ
ッチングして図２６に示すように、接触孔７２、７４、
７６、７８を通じて維持蓄電器用導電体パターン６４、
ゲートパッド２４、ドレーン電極６６及びデータパッド
６８を各々露出する。この時にも第１及び第２実施例の
ように、保護膜７０あるいはゲート絶縁膜３０が、有機
絶縁膜７５または赤、緑、青のカラーフィルター９１、
９２、９３の膜下まで食い込んで、エッチングされて接
触部はアンダーカット構造を有する。
【０１００】その後、キュアリング工程での有機絶縁膜
７５の変形を良くするために、まずアッシング工程を実
施して１０００Å以下の厚さだけ有機絶縁膜７５の表面
にある硬化された膜を除去した後、有機絶縁膜７５を変
形硬化させるためのキュアリング工程を実施する。この
ようにすると、図２７のように、接触孔７２、７４、７
６、７８で有機絶縁膜７５はゲート絶縁膜３０あるいは
保護膜７０の孔周辺まで収縮すると同時に接触孔７２、
７４、７６、７８を定義する有機絶縁膜７５の側壁は３
０〜６０゜範囲のなだらかな傾斜角を有するテーパ構造
になる。
７５の変形を良くするために、まずアッシング工程を実
施して１０００Å以下の厚さだけ有機絶縁膜７５の表面
にある硬化された膜を除去した後、有機絶縁膜７５を変
形硬化させるためのキュアリング工程を実施する。この
ようにすると、図２７のように、接触孔７２、７４、７
６、７８で有機絶縁膜７５はゲート絶縁膜３０あるいは
保護膜７０の孔周辺まで収縮すると同時に接触孔７２、
７４、７６、７８を定義する有機絶縁膜７５の側壁は３
０〜６０゜範囲のなだらかな傾斜角を有するテーパ構造
になる。
【０１０１】最後に、図２２及び図２３に示すように、
４００Å乃至５００Å厚さのITOまたはIZOを蒸着し、第
４マスクを使用してエッチングしドレーン電極６６及び
維持蓄電器用導電体パターン６４と連結された画素電極
８２、ゲートパッド２４と連結された補助ゲートパッド
８４及びデータパッド６８と連結された補助データパッ
ド８８を形成する。
４００Å乃至５００Å厚さのITOまたはIZOを蒸着し、第
４マスクを使用してエッチングしドレーン電極６６及び
維持蓄電器用導電体パターン６４と連結された画素電極
８２、ゲートパッド２４と連結された補助ゲートパッド
８４及びデータパッド６８と連結された補助データパッ
ド８８を形成する。
【０１０２】次に、実験例を通じて本発明の効果を具体
的に説明する。
的に説明する。
【０１０３】本発明の実験例１乃至３では基板の上部に
配線を形成し、配線を覆う保護膜を窒化ケイ素で形成し
ており、有機絶縁膜はアクリル系列のPC−４０３を３．
６μmの厚さで積層し、現像した後、ベークは１００℃
程度で行った。また、２３０℃程度の温度範囲で６０分
間アルゴン気体雰囲気下で有機絶縁膜をキュアリングし
た。
配線を形成し、配線を覆う保護膜を窒化ケイ素で形成し
ており、有機絶縁膜はアクリル系列のPC−４０３を３．
６μmの厚さで積層し、現像した後、ベークは１００℃
程度で行った。また、２３０℃程度の温度範囲で６０分
間アルゴン気体雰囲気下で有機絶縁膜をキュアリングし
た。
【０１０４】実験例１及び２では有機絶縁膜の下地膜
（保護膜）を窒化ケイ素で２，０００Å程度の厚さに形
成しており、接触部でアンダーカットが０．５μm以内
と小さくなるように下地膜をエッチングするための乾式
エッチング気体はSF6 +O2を使用した。この時、実験例２
では接触部を形成する時スリットパターンを有するマス
クで露光及び現像して接触孔を定義する有機絶縁膜の周
囲を階段模様に形成した場合である。
（保護膜）を窒化ケイ素で２，０００Å程度の厚さに形
成しており、接触部でアンダーカットが０．５μm以内
と小さくなるように下地膜をエッチングするための乾式
エッチング気体はSF6 +O2を使用した。この時、実験例２
では接触部を形成する時スリットパターンを有するマス
クで露光及び現像して接触孔を定義する有機絶縁膜の周
囲を階段模様に形成した場合である。
【０１０５】実験例１
図２８a乃至図２８dは本発明の実験例１でキュアリング
を実施した後、アッシングを実施する時間の変化による
接触部の構造変化を示した写真である。
を実施した後、アッシングを実施する時間の変化による
接触部の構造変化を示した写真である。
【０１０６】図２８aは有機絶縁膜下部の保護膜をエッ
チングした後、キュアリングだけを実施し、図２８b乃
至図２８dはキュアリングを実施する前に有機絶縁膜の
表面に形成された硬化膜を除去するためにアッシング工
程を３０"（＝３０秒）、６０"及び９０"間実施した
後、接触部を各々示した写真である。
チングした後、キュアリングだけを実施し、図２８b乃
至図２８dはキュアリングを実施する前に有機絶縁膜の
表面に形成された硬化膜を除去するためにアッシング工
程を３０"（＝３０秒）、６０"及び９０"間実施した
後、接触部を各々示した写真である。
【０１０７】図２８aのように、アッシング工程を実施
しない状態ではキュアリングを実施しても有機絶縁膜は
ほとんど変形せず、アンダーカット構造もそのまま残っ
ていることが分かった。これに対し、図２８b乃至図２
８dのようにアッシング工程を実施した後、キュアリン
グ工程を実施する場合にはキュアリング工程で有機絶縁
膜がリフロー及び収縮が同時に発生し、主に収縮現象に
より有機絶縁膜の孔が拡大して接触部でのアンダーカッ
ト構造が無くなることが分かる。この時、アッシング工
程の時間を増加させてもアンダーカット構造が無くなる
効果は同様に現れるが、有機絶縁膜の厚さの減少を少な
くすることが好ましいのでアッシング工程は３０"以内
だけ実施するのが好ましい。
しない状態ではキュアリングを実施しても有機絶縁膜は
ほとんど変形せず、アンダーカット構造もそのまま残っ
ていることが分かった。これに対し、図２８b乃至図２
８dのようにアッシング工程を実施した後、キュアリン
グ工程を実施する場合にはキュアリング工程で有機絶縁
膜がリフロー及び収縮が同時に発生し、主に収縮現象に
より有機絶縁膜の孔が拡大して接触部でのアンダーカッ
ト構造が無くなることが分かる。この時、アッシング工
程の時間を増加させてもアンダーカット構造が無くなる
効果は同様に現れるが、有機絶縁膜の厚さの減少を少な
くすることが好ましいのでアッシング工程は３０"以内
だけ実施するのが好ましい。
【０１０８】実験例２
図２９a乃至図２９dは本発明の実験例２でキュアリング
を実施した後、アッシングを実施する時間の変化による
接触部の構造を示した写真である。
を実施した後、アッシングを実施する時間の変化による
接触部の構造を示した写真である。
【０１０９】図２９aは有機絶縁膜下部の保護膜をエッ
チングした後、キュアリングだけを実施し、図２９b乃
至図２９dはキュアリングを実施する前に有機絶縁膜の
表面に形成された硬化膜を除去するためにアッシング工
程を３０" 、６０"及び９０"間実施した後、接触部を
各々示した写真である。この時、実験例１と異なって実
験例２ではスリットパターンを有するマスクを利用して
有機絶縁膜を露光及び現像して接触部で接触孔を定義す
る有機絶縁膜を階段模様に形成した場合である。
チングした後、キュアリングだけを実施し、図２９b乃
至図２９dはキュアリングを実施する前に有機絶縁膜の
表面に形成された硬化膜を除去するためにアッシング工
程を３０" 、６０"及び９０"間実施した後、接触部を
各々示した写真である。この時、実験例１と異なって実
験例２ではスリットパターンを有するマスクを利用して
有機絶縁膜を露光及び現像して接触部で接触孔を定義す
る有機絶縁膜を階段模様に形成した場合である。
【０１１０】図２９a乃至図２９dのように、実験例１と
同様にアッシング工程を実施しない状態ではキュアリン
グを実施しても有機絶縁膜はほとんど変形されず、アン
ダーカット構造がそのまま残っていることが分かる。こ
れと比較して、図２９b乃至図２９dのようにアッシング
工程を実施した後、キュアリング工程を実施する場合に
は収縮現象によって接触部でのアンダーカット構造が無
くなることが分かる。また、実験例１と異なってスリッ
トパターンを利用して接触孔の側壁を階段模様に形成し
てキュアリングを実施する場合にはそうでない場合に比
べて有機絶縁膜の収縮またはリフローがさらに効果的に
現れて接触孔で有機絶縁膜の側壁がさらになだらかに形
成されることが分かる。したがって、接触孔の側壁を階
段模様にパターニングする場合にはアンダーカットが大
きく発生してもキュアリング工程での収縮によってアン
ダーカット構造を除去することができるとともに、リフ
ローも増加して有機絶縁膜の側壁傾斜角をよりなだらか
に形成することができる。
同様にアッシング工程を実施しない状態ではキュアリン
グを実施しても有機絶縁膜はほとんど変形されず、アン
ダーカット構造がそのまま残っていることが分かる。こ
れと比較して、図２９b乃至図２９dのようにアッシング
工程を実施した後、キュアリング工程を実施する場合に
は収縮現象によって接触部でのアンダーカット構造が無
くなることが分かる。また、実験例１と異なってスリッ
トパターンを利用して接触孔の側壁を階段模様に形成し
てキュアリングを実施する場合にはそうでない場合に比
べて有機絶縁膜の収縮またはリフローがさらに効果的に
現れて接触孔で有機絶縁膜の側壁がさらになだらかに形
成されることが分かる。したがって、接触孔の側壁を階
段模様にパターニングする場合にはアンダーカットが大
きく発生してもキュアリング工程での収縮によってアン
ダーカット構造を除去することができるとともに、リフ
ローも増加して有機絶縁膜の側壁傾斜角をよりなだらか
に形成することができる。
【０１１１】実験例３
一方、実験例３では有機絶縁膜の下地膜（保護膜）を窒
化ケイ素で５００Å程度の厚さに形成しており、接触部
でアンダーカットが０．５乃至１．７５μmに達するほ
ど激しく発生するように下地膜をエッチングするための
乾式エッチング気体としてCF4+O2を使用した。
化ケイ素で５００Å程度の厚さに形成しており、接触部
でアンダーカットが０．５乃至１．７５μmに達するほ
ど激しく発生するように下地膜をエッチングするための
乾式エッチング気体としてCF4+O2を使用した。
【０１１２】図３０a乃至図３２dは本発明の実験例３で
キュアリングを実施した後、アッシングを実施する時間
の変化による接触部の構造を示した写真である。図３０
a乃至図３０dは有機絶縁膜に接触孔を形成する時、スリ
ットパターンを使用しない場合であり、図３１a乃至図
３１dは有機絶縁膜に接触孔を形成する時、マスクに一
つのスリットパターンを使用した場合であり、図３２a
乃至図３２dは有機絶縁膜に接触孔を形成する時、スリ
ットパターンを二重に使用した場合である。また、図３
０a、３１a及び３２aは有機絶縁膜の孔を通じて露出さ
れた下地膜をエッチングした状態の接触部構造であり、
図３０b、３１b及び３２bは有機絶縁膜を通じて露出さ
れた下地膜をエッチングした後、３０"間アッシング工
程を実施し、キュアリングを実施した状態の接触部構造
であり、図３０c、３１c及び３２cは有機絶縁膜を通じ
て露出された下地膜をエッチングした後、６０"間アッ
シング工程を実施してキュアリング工程を実施した状態
の接触部構造であり、図３０d、３１d及び３２dは有機
絶縁膜を通じて露出された下地膜をエッチングした後、
９０"間アッシング工程を実施し、キュアリングを実施
した状態の接触部構造である。
キュアリングを実施した後、アッシングを実施する時間
の変化による接触部の構造を示した写真である。図３０
a乃至図３０dは有機絶縁膜に接触孔を形成する時、スリ
ットパターンを使用しない場合であり、図３１a乃至図
３１dは有機絶縁膜に接触孔を形成する時、マスクに一
つのスリットパターンを使用した場合であり、図３２a
乃至図３２dは有機絶縁膜に接触孔を形成する時、スリ
ットパターンを二重に使用した場合である。また、図３
０a、３１a及び３２aは有機絶縁膜の孔を通じて露出さ
れた下地膜をエッチングした状態の接触部構造であり、
図３０b、３１b及び３２bは有機絶縁膜を通じて露出さ
れた下地膜をエッチングした後、３０"間アッシング工
程を実施し、キュアリングを実施した状態の接触部構造
であり、図３０c、３１c及び３２cは有機絶縁膜を通じ
て露出された下地膜をエッチングした後、６０"間アッ
シング工程を実施してキュアリング工程を実施した状態
の接触部構造であり、図３０d、３１d及び３２dは有機
絶縁膜を通じて露出された下地膜をエッチングした後、
９０"間アッシング工程を実施し、キュアリングを実施
した状態の接触部構造である。
【０１１３】図３０a乃至図３２dのように、有機絶縁膜
を通じて露出された下地膜をエッチングした場合やアッ
シング工程を３０"間だけ実施する場合には接触部でア
ンダーカット構造が無くならないことを確認することが
できた。これと比較して、アッシング工程を実施した後
にキュアリング工程を実施する場合には、接触部でアン
ダーカット構造が無くなることが分かった。また、スリ
ットパターンを使用して有機絶縁膜に接触孔を形成する
場合には、接触部で接触孔を定義する有機絶縁膜の側壁
がなだらかな傾斜角を有することが分かった。接触孔で
アンダーカットが大きく発生する場合には、アンダーカ
ットを容易に除去するために収縮及びリフロー作用のう
ち収縮を小さくしながらリフローは大きく発生するよう
にすることが好ましく、これはアッシング時間とスリッ
トパターンのスリット間隔、広さ及び数量を調節して制
御できることが実験例を通じて確認された。この時、ア
ッシング工程は６０秒以下で短ければ短いほど好まし
く、半透過パターンの間隔及び広さは０．５〜３．５μ
m範囲で形成するのが好ましく、スリットパターンは一
つ〜四つの範囲で形成するのが好ましく、これらの工程
条件は有機絶縁膜を構成する材料の種類と有機絶縁膜下
部の下地膜（保護膜）の厚さ及び有機絶縁膜をパターニ
ングする時の写真条件などを考慮して選定すればよいと
いうことが確認された。また、有機絶縁膜下の下地膜の
厚さが５００Å以下に薄い場合、キュアリング工程時に
リフローが大きく発生して接触孔の側壁傾斜角がさらに
なだらかに現れ、下地膜の厚さを２０００Å以下の範囲
で薄く形成すればアンダーカットが激しく発生しても容
易にアンダーカットを除去することができた。
を通じて露出された下地膜をエッチングした場合やアッ
シング工程を３０"間だけ実施する場合には接触部でア
ンダーカット構造が無くならないことを確認することが
できた。これと比較して、アッシング工程を実施した後
にキュアリング工程を実施する場合には、接触部でアン
ダーカット構造が無くなることが分かった。また、スリ
ットパターンを使用して有機絶縁膜に接触孔を形成する
場合には、接触部で接触孔を定義する有機絶縁膜の側壁
がなだらかな傾斜角を有することが分かった。接触孔で
アンダーカットが大きく発生する場合には、アンダーカ
ットを容易に除去するために収縮及びリフロー作用のう
ち収縮を小さくしながらリフローは大きく発生するよう
にすることが好ましく、これはアッシング時間とスリッ
トパターンのスリット間隔、広さ及び数量を調節して制
御できることが実験例を通じて確認された。この時、ア
ッシング工程は６０秒以下で短ければ短いほど好まし
く、半透過パターンの間隔及び広さは０．５〜３．５μ
m範囲で形成するのが好ましく、スリットパターンは一
つ〜四つの範囲で形成するのが好ましく、これらの工程
条件は有機絶縁膜を構成する材料の種類と有機絶縁膜下
部の下地膜（保護膜）の厚さ及び有機絶縁膜をパターニ
ングする時の写真条件などを考慮して選定すればよいと
いうことが確認された。また、有機絶縁膜下の下地膜の
厚さが５００Å以下に薄い場合、キュアリング工程時に
リフローが大きく発生して接触孔の側壁傾斜角がさらに
なだらかに現れ、下地膜の厚さを２０００Å以下の範囲
で薄く形成すればアンダーカットが激しく発生しても容
易にアンダーカットを除去することができた。
【０１１４】
【発明の効果】このように、本発明によれば接触部で有
機絶縁膜下の下地膜がアンダーカットされた時、有機絶
縁膜をアッシングしキュアリングして有機絶縁膜を収縮
させたりリフローさせることによって接触部で接触孔を
側壁をなだらかな傾斜角を有するテーパ構造で形成する
ことができる。これにより接触部で断線が発生すること
を防止して接触部の信頼性を確保することによって製品
の表示特性を向上させることができ、写真エッチング工
程を最少化して液晶表示装置用薄膜トランジスタアレイ
基板を製造することによって製造工程を単純化し製造費
用を減らすことができる。
機絶縁膜下の下地膜がアンダーカットされた時、有機絶
縁膜をアッシングしキュアリングして有機絶縁膜を収縮
させたりリフローさせることによって接触部で接触孔を
側壁をなだらかな傾斜角を有するテーパ構造で形成する
ことができる。これにより接触部で断線が発生すること
を防止して接触部の信頼性を確保することによって製品
の表示特性を向上させることができ、写真エッチング工
程を最少化して液晶表示装置用薄膜トランジスタアレイ
基板を製造することによって製造工程を単純化し製造費
用を減らすことができる。
【図１ａ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図１ｂ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図１ｃ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図１ｄ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図１ｅ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図１ｆ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図１ｇ】本発明の実施例による半導体素子の接触部の
製造方法を工程順序によって示した断面図である。
製造方法を工程順序によって示した断面図である。
【図２】本発明の第１実施例による液晶表示装置用薄膜
トランジスタアレイ基板である。
トランジスタアレイ基板である。
【図３】図２に示した薄膜トランジスタアレイ基板をII
I-III’線に沿って切断して示した断面図である。
I-III’線に沿って切断して示した断面図である。
【図４ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
【図４ｂ】図４aのIVb-IVb’線に沿って切断した基板の
断面図である。
断面図である。
【図５ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
【図５ｂ】図５aのVb-Vb’線に沿って切断し、図４bの
次の段階を示した断面図である。
次の段階を示した断面図である。
【図６ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
【図６ｂ】図６aのVIb-VIb’線に沿って切断し、図５b
の次の段階を示した断面図である。
の次の段階を示した断面図である。
【図７ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
膜トランジスタアレイ基板を製造する各中間過程での薄
膜トランジスタアレイ基板の部品配置を示す平面配置図
である。
【図７ｂ】図７aのVIIb-VIIb’線に沿って切断し、図６
bの次の段階を示した断面図である。
bの次の段階を示した断面図である。
【図８】図７aのVIIb-VIIb’線に沿って切断し、図７b
の次の段階を示した断面図である。
の次の段階を示した断面図である。
【図９】図７aのVIIb-VIIb’線に沿って切断し、図８の
次の段階を示した断面図である。
次の段階を示した断面図である。
【図１０】本発明の第２実施例により製造された液晶表
示装置用薄膜トランジスタアレイ基板の配置図である。
示装置用薄膜トランジスタアレイ基板の配置図である。
【図１１】図１０に示した薄膜トランジスタアレイ基板
を各々XI-XI’線及びXII-XII’線に沿って切断して示し
た断面図である。
を各々XI-XI’線及びXII-XII’線に沿って切断して示し
た断面図である。
【図１２】図１０に示した薄膜トランジスタアレイ基板
を各々XI-XI’線及びXII-XII’線に沿って切断して示し
た断面図である。
を各々XI-XI’線及びXII-XII’線に沿って切断して示し
た断面図である。
【図１３ａ】本発明の第２実施例によって製造する第１
段階での薄膜トランジスタアレイ基板の配置図である。
段階での薄膜トランジスタアレイ基板の配置図である。
【図１３ｂ】各々、図１３aの XIIIb-XIIIb’線及びXII
Ic-XIIIc’線に沿って切断して示した断面図である。
Ic-XIIIc’線に沿って切断して示した断面図である。
【図１３ｃ】各々、図１３aの XIIIb-XIIIb’線及びXII
Ic-XIIIc’線に沿って切断して示した断面図である。
Ic-XIIIc’線に沿って切断して示した断面図である。
【図１４ａ】各々、図１３aのXIIIb-XIIIb’線及びXIII
c-XIIIc’線に沿って切断して示した断面図であって、
図１３b及び図１３cの次の段階での断面図である。
c-XIIIc’線に沿って切断して示した断面図であって、
図１３b及び図１３cの次の段階での断面図である。
【図１４ｂ】各々、図１３aのXIIIb-XIIIb’線及びXIII
c-XIIIc’線に沿って切断して示した断面図であって、
図１３b及び図１３cの次の段階での断面図である。
c-XIIIc’線に沿って切断して示した断面図であって、
図１３b及び図１３cの次の段階での断面図である。
【図１５ａ】図１４a及び１４bの次の段階での薄膜トラ
ンジスタアレイ基板の配置図である。
ンジスタアレイ基板の配置図である。
【図１５ｂ】各々、図１５aでXVb-XVb’線及びXVc-XV
c’線に沿って切断して示した断面図である。
c’線に沿って切断して示した断面図である。
【図１５ｃ】各々、図１５aでXVb-XVb’線及びXVc-XV
c’線に沿って切断して示した断面図である。
c’線に沿って切断して示した断面図である。
【図１６ａ】各々、図１５aでXVb-XVb’線に沿って切断
して示した断面図であって、図１５bに続く各段階を工
程順によって示した図である。
して示した断面図であって、図１５bに続く各段階を工
程順によって示した図である。
【図１６ｂ】各々、図１５aのXVc-XVc’線に沿って切断
して示した断面図であって、図１５cに続く各段階を工
程順によって示した図である。
して示した断面図であって、図１５cに続く各段階を工
程順によって示した図である。
【図１７ａ】各々、図１５aでXVb-XVb’線に沿って切断
して示した断面図であって、図１５bに続く各段階を工
程順によって示した図である。
して示した断面図であって、図１５bに続く各段階を工
程順によって示した図である。
【図１７ｂ】各々、図１５aのXVc-XVc’線に沿って切断
して示した断面図であって、図１５cに続く各段階を工
程順によって示した図である。
して示した断面図であって、図１５cに続く各段階を工
程順によって示した図である。
【図１８ａ】各々、図１５aでXVb-XVb’線に沿って切断
して示した断面図であって、図１５bに続く各段階を工
程順によって示した図である。
して示した断面図であって、図１５bに続く各段階を工
程順によって示した図である。
【図１８ｂ】各々、図１５aのXVc-XVc’線に沿って切断
して示した断面図であって、図１５cに続く各段階を工
程順によって示した図である。
して示した断面図であって、図１５cに続く各段階を工
程順によって示した図である。
【図１９ａ】図１８a及び１８bの次の段階での薄膜トラ
ンジスタアレイ基板の配置図である。
ンジスタアレイ基板の配置図である。
【図１９ｂ】各々図１９aでXIXb-XIXb’線及びXIXc-XIX
c’線に沿って切断して示した断面図である。
c’線に沿って切断して示した断面図である。
【図１９ｃ】各々図１９aでXIXb-XIXb’線及びXIXc-XIX
c’線に沿って切断して示した断面図である。
c’線に沿って切断して示した断面図である。
【図２０ａ】各々、図１９aのXIXb-XIXb’線に沿って切
断して示した断面図であって、図１９bに続く各段階を
工程順序によって示した図である。
断して示した断面図であって、図１９bに続く各段階を
工程順序によって示した図である。
【図２０ｂ】各々、図１９aのXIXc-XIXc’線に沿って切
断して示した断面図であって、図１９cに続く各段階を
工程順序によって示した図である。
断して示した断面図であって、図１９cに続く各段階を
工程順序によって示した図である。
【図２１ａ】各々、図１９aのXIXb-XIXb’線に沿って切
断して示した断面図であって、図１９bに続く各段階を
工程順序によって示した図である。
断して示した断面図であって、図１９bに続く各段階を
工程順序によって示した図である。
【図２１ｂ】各々、図１９aのXIXc-XIXc’線に沿って切
断して示した断面図であって、図１９cに続く各段階を
工程順序によって示した図である。
断して示した断面図であって、図１９cに続く各段階を
工程順序によって示した図である。
【図２２】本発明の第３実施例により製造された液晶表
示装置用薄膜トランジスタアレイ基板の構造を示した配
置図である。
示装置用薄膜トランジスタアレイ基板の構造を示した配
置図である。
【図２３】図２２のXXIII-XXIII’線に沿って切断した
断面図である。
断面図である。
【図２４ａ】本発明の第３実施例による液晶表示装置用
薄膜トランジスタアレイ基板を製造する方法における中
間段階を示した平面図と断面図である。
薄膜トランジスタアレイ基板を製造する方法における中
間段階を示した平面図と断面図である。
【図２４ｂ】本発明の第３実施例による液晶表示装置用
薄膜トランジスタアレイ基板を製造する方法における中
間段階を示した平面図と断面図である。
薄膜トランジスタアレイ基板を製造する方法における中
間段階を示した平面図と断面図である。
【図２５ａ】本発明の第３実施例による液晶表示装置用
薄膜トランジスタアレイ基板の製造方法において、図２
４a及び図２４bの次の段階を示した平面図と断面図であ
る。
薄膜トランジスタアレイ基板の製造方法において、図２
４a及び図２４bの次の段階を示した平面図と断面図であ
る。
【図２５ｂ】本発明の第３実施例による液晶表示装置用
薄膜トランジスタアレイ基板の製造方法において、図２
４a及び図２４bの次の段階を示した平面図と断面図であ
る。
薄膜トランジスタアレイ基板の製造方法において、図２
４a及び図２４bの次の段階を示した平面図と断面図であ
る。
【図２６】図２５aのXXVb-XXVb’線に沿って切断した断
面図であって、図２５bの次の段階を示した断面図であ
る。
面図であって、図２５bの次の段階を示した断面図であ
る。
【図２７】図２５aのXXVb-XXVb’線に沿って切断した断
面図であって、図２６の次の段階を示した断面図であ
る。
面図であって、図２６の次の段階を示した断面図であ
る。
【図２８ａ】本発明の実験例１でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
【図２８ｂ】本発明の実験例１でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
【図２８ｃ】本発明の実験例１でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
【図２８ｄ】本発明の実験例１でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造変化を示した写真である。
【図２９ａ】本発明の実験例２でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図２９ｂ】本発明の実験例２でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図２９ｃ】本発明の実験例２でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図２９ｄ】本発明の実験例２でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３０ａ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３０ｂ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３０ｃ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３０ｄ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３１ａ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３１ｂ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３１ｃ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３１ｄ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３２ａ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３２ｂ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３２ｃ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
【図３２ｄ】本発明の実験例３でキュアリングを実施し
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
た後、アッシングを実施する時間の変化による接触部の
構造を示した写真である。
１０ 絶縁基板
２２，２４，２６，２８ ゲート配線
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２８ 維持電極
３０ ゲート絶縁膜
４０ 半導体層
４２，４８ 半導体パターン
４２ ソース／チャンネル／ドレイン用半導体パターン
４８ 維持蓄電器用半導体パターン
５０ 非晶質シリコン層
５５，５６，５８ 抵抗性接触層パターン
５５ ソース用抵抗性接触層パターン
５６ ドレイン用抵抗性接触層パターン
５７ 中間層パターン
５８ 維持蓄電器用抵抗性接触層パターン
６０ 導電体層
６２，６４，６５，６６，６８ データ配線
６２ データ線
６４ 維持蓄電器用導電体パターン
６５ ソース電極
６６ ドレイン電極
６７ ソース/ドレーン用導電体パターン
６８ データパッド
７０ 保護膜
７２，７４，７６，７８，３３０ 接触孔
７５，３１０ 絶縁膜
８２ 画素電極
８４，８８ 補助パッド
９１，９２，９３ カラーフィルター
１００ 基板
１１０ 感光膜
１１２，１１４ 感光膜パターン
２００ 第１配線
３００ 層間絶縁膜
３２０ 有機絶縁膜
４００ 第２配線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 21/30 ５７０
(72)発明者 朴 旻 ▲うっく▼
大韓民国慶尚北道浦項市北區興海邑薬城里
101−２番地 キョンリムアパート２棟407
号
(72)発明者 全 相 鎭
大韓民国ソウル市廣津區中谷４洞176−86
番地
Ｆターム(参考） 2H092 HA03 HA04 JA24 JB57 JB58
KB04 KB24 KB25 MA19 NA27
NA29 PA08
2H096 AA25 CA05 HA01 HA23 HA30
JA04
5F033 HH09 HH14 HH17 HH20 HH22
HH38 JJ01 JJ38 KK01 KK09
KK14 KK17 KK20 KK22 KK38
MM05 NN32 QQ09 QQ11 QQ31
QQ37 QQ74 QQ75 RR04 RR06
RR21 RR27 VV15 WW00 WW02
XX01 XX02 XX13 XX24
5F046 LA18
5F110 AA26 BB01 CC07 EE02 EE03
EE04 EE07 EE14 FF03 GG02
GG15 HK03 HK04 HK05 HK06
HK09 HK21 HL27 HM03 HM17
HM18 NN03 NN24 NN27 NN72
NN73 QQ09 QQ19
Claims (24)
- 【請求項１】基板の上部に第１配線を形成する段階と、 前記第１配線の上部に下部膜を形成する段階と、 前記下部膜を覆う有機絶縁膜を形成する段階と、 前記有機絶縁膜をパターニングして前記下部膜を露出す
る接触孔を形成する段階と、 前記接触孔を通じて露出された前記下部膜をエッチング
して前記第１配線を露出する段階と、 前記有機絶縁膜をキュアリングする段階と、 前記有機絶縁膜の上部に前記接触孔を通じて前記第１配
線と連結される第２配線を形成する段階と、を含む半導
体素子の製造方法。 - 【請求項２】前記下部膜が窒化ケイ素または酸化ケイ素
を含むことを特徴とする、請求項１に記載の半導体素子
の製造方法。 - 【請求項３】前記下部膜が導電物質を含むことを特徴と
する、請求項１に記載の半導体素子の製造方法。 - 【請求項４】前記有機絶縁膜が感光性有機物質を含むこ
とを特徴とする、請求項１に記載の半導体素子の製造方
法。 - 【請求項５】前記キュアリング段階以前に前記有機絶縁
膜をアッシングする段階をさらに含むことを特徴とす
る、請求項４に記載の半導体素子の製造方法。 - 【請求項６】前記アッシングする段階で前記有機絶縁膜
を１０００Å以下の厚さで除去することを特徴とする、
請求項５に記載の半導体素子の製造方法。 - 【請求項７】前記接触孔形成段階で前記接触孔を定義す
る前記有機絶縁膜は他の部分より薄い厚さで形成される
ことを特徴とする請求項５に記載の、半導体素子の製造
方法。 - 【請求項８】絶縁基板上にゲート線及び前記ゲート線と
連結されているゲート電極を含むゲート配線を形成する
段階と、 ゲート絶縁膜を積層する段階と、 半導体層を形成する段階と、 前記ゲート線と交差するデータ線、前記データ線と連結
されていて前記ゲート電極に隣接するソース電極及び前
記ゲート電極に対して前記ソース電極の対向側に位置す
るドレーン電極を含むデータ配線を形成する段階と、 保護膜を積層する段階と、 前記保護膜上部に有機絶縁膜を形成する段階と、 前記ドレーン電極上部の前記保護膜を露出するように前
記有機絶縁膜をパターニングして第１接触孔を形成する
段階と、 前記第１接触孔を通じて露出された前記保護膜をエッチ
ングして前記ドレーン電極を露出させる段階と、 前記有機絶縁膜をキュアリングする段階、及び前記保護
膜上部に前記第１接触孔を通じて前記ドレーン電極と連
結される画素電極を形成する段階と、を含む液晶表示装
置用薄膜トランジスタアレイ基板の製造方法。 - 【請求項９】前記有機絶縁膜は感光性有機物質を含むこ
とを特徴とする、請求項８に記載の液晶表示装置用薄膜
トランジスタアレイ基板の製造方法。 - 【請求項１０】前記キュアリング段階以前に前記有機絶
縁膜をアッシングする段階をさらに含む、請求項９に記
載の液晶表示装置用薄膜トランジスタアレイ基板の製造
方法。 - 【請求項１１】前記アッシング段階で前記有機絶縁膜を
１０００Å以下の厚さだけ除去することを特徴とする、
請求項１０に記載の液晶表示装置用薄膜トランジスタア
レイ基板の製造方法。 - 【請求項１２】前記ゲート配線は、外部から走査信号の
伝達を受けて、前記ゲート線に伝達するゲートパッドを
さらに含み、 前記データ配線は、外部から映像信号の伝達を受けて、前
記データ線に伝達するデータパッドをさらに含み、 前記有機絶縁膜は、前記保護膜または前記ゲート絶縁膜
をも貫通して、前記データパッド及び前記ゲートパッド
を露出させる第２及び第３接触孔を有し、 前記画素電極と同一層に、前記第２及び第３接触孔を通
じて前記ゲートパッド及び前記データパッドと電気的に
連結される、補助ゲートパッドと補助データパッドを形
成する段階をさらに含み、 前記各段階は必要に応じて、併合可能または実行順序変
更可能であるように構成される請求項８に記載の液晶表
示装置用薄膜トランジスタアレイ基板の製造方法。 - 【請求項１３】前記第２及び前記第３接触孔は前記第１
接触孔と同時に形成され、前記第１乃至第３接触孔周辺
の前記有機絶縁膜は他の部分より厚さを薄く形成される
ことを特徴とする、請求項１２に記載の液晶表示装置用
薄膜トランジスタアレイ基板の製造方法。 - 【請求項１４】前記データ配線及び前記半導体層パター
ンは部分的に厚さが異なる感光膜パターンを利用した写
真エッチング工程で同時に形成することを特徴とする、
請求項１３に記載の液晶表示装置用薄膜トランジスタア
レイ基板の製造方法。 - 【請求項１５】前記感光膜パターンは第１厚さを有する
第１部分、前記第１厚さより厚い第２部分、厚さを有せ
ず前記第１及び第２部分を除いた第３部分を含むことを
特徴とする、請求項１４に記載の液晶表示装置用薄膜ト
ランジスタアレイ基板の製造方法。 - 【請求項１６】前記写真エッチング工程で前記第１部分
は前記ソース電極と前記ドレーン電極との間、前記第２
部分は前記データ配線上部に位置するように形成される
ことを特徴とする、請求項１５に記載の液晶表示装置用
薄膜トランジスタアレイ基板の製造方法。 - 【請求項１７】前記半導体層と前記データ配線層との間
に抵抗性接触層を形成する段階をさらに含む、請求項１
６に記載の液晶表示装置用薄膜トランジスタアレイ基板
の製造方法。 - 【請求項１８】前記データ配線と前記接触層及び前記半
導体層を一つのマスクを使用して形成する、請求項１７
に記載の液晶表示装置用薄膜トランジスタアレイ基板の
製造方法。 - 【請求項１９】前記保護膜と前記有機絶縁膜との間に
赤、緑、青のカラーフィルターを形成する段階をさらに
含む、請求項８に記載の液晶表示装置用薄膜トランジス
タアレイ基板の製造方法。 - 【請求項２０】基板と、 前記基板上に形成されており、横方向にのびている走査
信号を伝えるゲート線、前記ゲート線の一部である薄膜
トランジスタのゲート電極、前記ゲート線に連結されて
いるゲートパッドを含むゲート配線と、 前記ゲート配線を覆っているゲート絶縁膜と、 前記ゲート絶縁膜上に形成されており、半導体からなる
半導体パターンと、 前記半導体パターンまたは前記ゲート絶縁膜上に形成さ
れており、縦方向にのびているデータ線、前記データ線
に連結されている上基薄膜トランジスタのソース電極、
前記ソース電極と分離されて前記ゲート電極を中心に前
記ソース電極と対向する前記薄膜トランジスタのドレー
ン電極及び前記データ線に連結されているデータパッド
を含むデータ配線と、 前記データ配線及び前記半導体パターン上に形成されて
いる保護膜と、 前記保護膜上部に形成されており、３０〜６０゜範囲の
傾斜角を有する側壁を有し、前記保護膜と共に前記ドレ
ーン電極、前記ゲートパッドまたは前記データパッドを
露出する接触孔を有する有機絶縁膜と、 前記有機絶縁膜が形成されており、前記ドレーン電極と
電気的に連結されている画素電極と、 を含む液晶表示装置用薄膜トランジスタアレイ基板。 - 【請求項２１】前記接触孔で前記保護膜の境界線と前記
有機絶縁膜の境界線とが一致することを特徴とする、請
求項２０に記載の液晶表示装置用薄膜トランジスタアレ
イ基板。 - 【請求項２２】前記接触孔で前記保護膜の境界線は前記
有機絶縁膜に覆われていることを特徴とする、請求項２
０に記載の液晶表示装置用薄膜トランジスタアレイ基
板。 - 【請求項２３】前記画素電極は透明な導伝性物質である
IZOからなることを特徴とする、請求項２０に記載の液
晶表示装置用薄膜トランジスタアレイ基板。 - 【請求項２４】前記半導体パターンは前記ソース電極と
前記ドレーン電極との間のチャンネル部を除けば前記デ
ータ配線と同一な模様である、請求項２０に記載の液晶
表示装置用薄膜トランジスタアレイ基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010065185A KR100796795B1 (ko) | 2001-10-22 | 2001-10-22 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR2001-065185 | 2001-10-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003195355A true JP2003195355A (ja) | 2003-07-09 |
| JP4390438B2 JP4390438B2 (ja) | 2009-12-24 |
Family
ID=19715307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002307373A Expired - Lifetime JP4390438B2 (ja) | 2001-10-22 | 2002-10-22 | 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7271867B2 (ja) |
| JP (1) | JP4390438B2 (ja) |
| KR (1) | KR100796795B1 (ja) |
| CN (1) | CN1575525B (ja) |
| TW (1) | TW526551B (ja) |
| WO (1) | WO2003036728A1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173612A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2005173613A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2005222067A (ja) * | 2004-02-06 | 2005-08-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2006018239A (ja) * | 2004-06-30 | 2006-01-19 | Lg Philips Lcd Co Ltd | 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法 |
| JP2007010956A (ja) * | 2005-06-30 | 2007-01-18 | Hitachi Displays Ltd | 表示装置およびその製造方法。 |
| CN100421019C (zh) * | 2006-12-06 | 2008-09-24 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| JP2011054949A (ja) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| WO2012029406A1 (ja) * | 2010-08-31 | 2012-03-08 | シャープ株式会社 | 表示パネルおよびその製造方法 |
| US8501512B2 (en) | 2010-04-19 | 2013-08-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| JP2016119367A (ja) * | 2014-12-19 | 2016-06-30 | エルジー ディスプレイ カンパニー リミテッド | フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| KR100925458B1 (ko) * | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100500779B1 (ko) * | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR100611152B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR101046925B1 (ko) * | 2004-08-13 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101009677B1 (ko) * | 2004-05-24 | 2011-01-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
| KR100606655B1 (ko) | 2004-09-22 | 2006-08-01 | 한국전자통신연구원 | 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터 |
| US7985199B2 (en) | 2005-03-17 | 2011-07-26 | Unomedical A/S | Gateway system |
| JP4802896B2 (ja) * | 2005-09-09 | 2011-10-26 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US8429319B2 (en) | 2005-09-28 | 2013-04-23 | Hynix Semiconductor Inc. | Multi-port memory device with serial input/output interface |
| JP5234301B2 (ja) * | 2005-10-03 | 2013-07-10 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
| JP4475238B2 (ja) * | 2006-01-13 | 2010-06-09 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| TWI294185B (en) * | 2006-04-14 | 2008-03-01 | Au Optronics Corp | Manufacturing method of a pixel structure |
| KR101245959B1 (ko) * | 2006-06-28 | 2013-03-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 |
| JP4155317B2 (ja) * | 2006-07-11 | 2008-09-24 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| KR101353269B1 (ko) * | 2006-12-11 | 2014-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN101246863B (zh) * | 2007-02-16 | 2011-07-20 | 南茂科技股份有限公司 | 用于半导体集成电路的导电结构及其形成方法 |
| CN101764115B (zh) * | 2007-02-16 | 2011-09-14 | 南茂科技股份有限公司 | 用于半导体集成电路的导电结构及其形成方法 |
| US20080268938A1 (en) * | 2007-04-28 | 2008-10-30 | Stephane Pierre Doutriaux | Systems and methods for gambling using combinations of gaming devices |
| US20090090915A1 (en) * | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| CN101261962B (zh) * | 2008-04-24 | 2010-08-18 | 友达光电股份有限公司 | 有源元件阵列基板及其制造方法 |
| KR20100064657A (ko) * | 2008-12-05 | 2010-06-15 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이기판과 그 제조방법 |
| KR20110133251A (ko) | 2010-06-04 | 2011-12-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI449004B (zh) * | 2010-08-30 | 2014-08-11 | Au Optronics Corp | 畫素結構及其製造方法 |
| KR101764397B1 (ko) * | 2011-01-12 | 2017-08-03 | 삼성디스플레이 주식회사 | 수납 유닛 및 이를 포함하는 표시 장치 |
| KR101903671B1 (ko) * | 2011-10-07 | 2018-10-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| CN102364674B (zh) * | 2011-11-17 | 2014-06-11 | 上海华力微电子有限公司 | 接触孔刻蚀方法、集成电路制造方法以及集成电路 |
| JP5906063B2 (ja) * | 2011-11-21 | 2016-04-20 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
| KR101972431B1 (ko) * | 2011-12-12 | 2019-04-26 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| US8802569B2 (en) * | 2012-03-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a semiconductor device |
| CN103377993B (zh) * | 2012-04-24 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 形成孔的方法 |
| JP2014021170A (ja) * | 2012-07-12 | 2014-02-03 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及びその製造方法 |
| CN203084391U (zh) * | 2012-12-19 | 2013-07-24 | 北京京东方光电科技有限公司 | 一种tft阵列基板及液晶显示器 |
| CN104766819B (zh) * | 2014-01-06 | 2017-12-08 | 瀚宇彩晶股份有限公司 | 画素基板及其制造方法 |
| CN104241296B (zh) | 2014-08-21 | 2017-12-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN105304497B (zh) * | 2015-09-30 | 2021-05-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及相关制作方法 |
| JP2018533184A (ja) | 2015-11-10 | 2018-11-08 | アクセリス テクノロジーズ， インコーポレイテッド | イオン注入システム用の低導電性自己遮蔽絶縁体 |
| US10074508B2 (en) * | 2015-11-10 | 2018-09-11 | Axcelis Technologies, Inc. | Low conductance self-shielding insulator for ion implantation systems |
| KR102622266B1 (ko) * | 2016-01-11 | 2024-01-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 패널 및 그 제조 방법 |
| CN106129062B (zh) * | 2016-07-01 | 2018-10-19 | 深圳市华星光电技术有限公司 | 绝缘层的制造方法、阵列基板的制造方法及阵列基板 |
| CN107369716B (zh) | 2017-07-17 | 2021-02-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示装置 |
| CN109390277B (zh) * | 2017-08-11 | 2021-03-16 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
| CN108920033B (zh) * | 2018-09-20 | 2021-12-28 | 合肥京东方光电科技有限公司 | 一种内嵌式触摸屏及显示装置 |
| CN112909018B (zh) * | 2019-12-04 | 2023-11-14 | 友达光电股份有限公司 | 元件阵列基板及其制作方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61272950A (ja) * | 1985-05-28 | 1986-12-03 | Citizen Watch Co Ltd | 半導体装置 |
| US4929060A (en) * | 1987-05-06 | 1990-05-29 | Casio Computer Co., Ltd. | Color liquid crystal display device |
| JPH0342871A (ja) * | 1989-07-10 | 1991-02-25 | Seiko Instr Inc | Ｍｏｓ型半導体装置の製造方法 |
| JPH03265168A (ja) * | 1990-03-15 | 1991-11-26 | Sony Corp | 半導体メモリ |
| JP2859363B2 (ja) * | 1990-03-20 | 1999-02-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPH0582768A (ja) | 1991-06-24 | 1993-04-02 | Hitachi Ltd | 密着型イメージセンサ |
| JP3383047B2 (ja) | 1992-12-25 | 2003-03-04 | ソニー株式会社 | アクティブマトリクス基板 |
| JPH0817928A (ja) * | 1994-06-28 | 1996-01-19 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH10307305A (ja) | 1997-03-07 | 1998-11-17 | Toshiba Corp | アレイ基板、液晶表示装置及びそれらの製造方法 |
| JPH1124268A (ja) * | 1997-07-07 | 1999-01-29 | Hitachi Chem Co Ltd | 感光性重合体組成物並びにこれを用いた電子部品及びその製造法 |
| EP1065714A4 (en) * | 1998-01-22 | 2001-03-21 | Citizen Watch Co Ltd | METHOD FOR PRODUCING SEMICONDUCTOR ITEMS |
| JP3454716B2 (ja) | 1998-06-17 | 2003-10-06 | 株式会社クボタ | 作物収穫機 |
| JP3463006B2 (ja) | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| JP3975014B2 (ja) | 1998-11-20 | 2007-09-12 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置の製造方法 |
| US6287899B1 (en) | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP3479023B2 (ja) | 1999-05-18 | 2003-12-15 | シャープ株式会社 | 電気配線の製造方法および配線基板および表示装置および画像検出器 |
| JP3498020B2 (ja) | 1999-09-29 | 2004-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリックス基板及びその製造方法 |
| US6646692B2 (en) * | 2000-01-26 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP3793402B2 (ja) * | 2000-07-28 | 2006-07-05 | 株式会社日立製作所 | カラー液晶表示装置 |
| KR100415611B1 (ko) * | 2001-05-24 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법 |
| US7342622B2 (en) * | 2001-10-22 | 2008-03-11 | Samsung Electronics Co., Ltd. | Liquid crystal display for enhancing reflection and method of manufacturing the same |
| TW569077B (en) * | 2003-05-13 | 2004-01-01 | Univ Nat Chiao Tung | Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology |
-
2001
- 2001-10-22 KR KR1020010065185A patent/KR100796795B1/ko active IP Right Grant
-
2002
- 2002-02-20 WO PCT/KR2002/000274 patent/WO2003036728A1/en not_active Application Discontinuation
- 2002-02-20 CN CN028209389A patent/CN1575525B/zh not_active Expired - Lifetime
- 2002-02-26 TW TW091103497A patent/TW526551B/zh not_active IP Right Cessation
- 2002-10-17 US US10/273,073 patent/US7271867B2/en not_active Expired - Lifetime
- 2002-10-22 JP JP2002307373A patent/JP4390438B2/ja not_active Expired - Lifetime
-
2007
- 2007-09-12 US US11/854,059 patent/US7580088B2/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294151B2 (en) | 2003-12-10 | 2012-10-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| JP4722468B2 (ja) * | 2003-12-10 | 2011-07-13 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ表示板 |
| JP2005173613A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP4722469B2 (ja) * | 2003-12-10 | 2011-07-13 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ表示板 |
| JP2005173612A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| US7872699B2 (en) | 2004-02-06 | 2011-01-18 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
| JP2005222067A (ja) * | 2004-02-06 | 2005-08-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| US8023086B2 (en) | 2004-06-30 | 2011-09-20 | Lg Display Co., Ltd. | Pad structure of liquid crystal display device and fabrication method thereof |
| JP2006018239A (ja) * | 2004-06-30 | 2006-01-19 | Lg Philips Lcd Co Ltd | 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法 |
| JP2007010956A (ja) * | 2005-06-30 | 2007-01-18 | Hitachi Displays Ltd | 表示装置およびその製造方法。 |
| CN100421019C (zh) * | 2006-12-06 | 2008-09-24 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| JP2011054949A (ja) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9202851B2 (en) | 2009-08-07 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2015109476A (ja) * | 2009-08-07 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8501512B2 (en) | 2010-04-19 | 2013-08-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US8629861B2 (en) | 2010-04-19 | 2014-01-14 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| JPWO2012029406A1 (ja) * | 2010-08-31 | 2013-10-28 | シャープ株式会社 | 表示パネルおよびその製造方法 |
| WO2012029406A1 (ja) * | 2010-08-31 | 2012-03-08 | シャープ株式会社 | 表示パネルおよびその製造方法 |
| JP2016119367A (ja) * | 2014-12-19 | 2016-06-30 | エルジー ディスプレイ カンパニー リミテッド | フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030076452A1 (en) | 2003-04-24 |
| US20070296885A1 (en) | 2007-12-27 |
| CN1575525B (zh) | 2010-10-06 |
| WO2003036728A1 (en) | 2003-05-01 |
| US7580088B2 (en) | 2009-08-25 |
| TW526551B (en) | 2003-04-01 |
| KR100796795B1 (ko) | 2008-01-22 |
| CN1575525A (zh) | 2005-02-02 |
| US7271867B2 (en) | 2007-09-18 |
| KR20030033423A (ko) | 2003-05-01 |
| JP4390438B2 (ja) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4390438B2 (ja) | 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 | |
| KR100796756B1 (ko) | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP5268211B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100853220B1 (ko) | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2004163969A (ja) | 液晶表示装置の製造方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
| CN111653196A (zh) | 一种显示基板及其制造方法、显示装置 | |
| JP2003066489A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100940569B1 (ko) | 박막 트랜지스터 기판 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2002341382A (ja) | 液晶用マトリクス基板およびその製造方法 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100729764B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100635946B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100864490B1 (ko) | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 | |
| KR100338009B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP2919369B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091006 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4390438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |