CN109390277B - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN109390277B
CN109390277B CN201710687463.3A CN201710687463A CN109390277B CN 109390277 B CN109390277 B CN 109390277B CN 201710687463 A CN201710687463 A CN 201710687463A CN 109390277 B CN109390277 B CN 109390277B
Authority
CN
China
Prior art keywords
insulating structure
conductive
array substrate
material layer
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710687463.3A
Other languages
English (en)
Other versions
CN109390277A (zh
Inventor
曲连杰
贵炳强
齐永莲
石广东
刘帅
赵合彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710687463.3A priority Critical patent/CN109390277B/zh
Priority to US16/073,038 priority patent/US11088181B2/en
Priority to PCT/CN2018/072080 priority patent/WO2019029125A1/en
Publication of CN109390277A publication Critical patent/CN109390277A/zh
Application granted granted Critical
Publication of CN109390277B publication Critical patent/CN109390277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Abstract

本发明提供一种阵列基板及其制备方法，属于阵列基板制备技术领域，其可至少部分解决现有的阵列基板制备工艺复杂的问题。本发明的阵列基板制备方法包括：在基底上形成第一导电材料层；通过构图工艺用树脂形成覆盖第一导电材料层部分位置的绝缘结构；对第一导电材料层进行过刻蚀，除去无绝缘结构覆盖和位于绝缘结构边缘部的第一导电材料层，使剩余的第一导电材料层形成第一导电结构，而绝缘结构边缘部下方产生空隙；进行退火，使绝缘结构填充其边缘部下方的空隙；通过构图工艺形成第二导电结构，第二导电结构具有位于绝缘结构上方的第一图形和位于无绝缘结构处的第二图形，且至少部分第一图形与第二图形相互连接。

Description

阵列基板及其制备方法
技术领域
本发明属于阵列基板制备技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
部分液晶显示装置的阵列基板中设有公共电极，公共电极上设有带过孔的钝化层，像素电极设于钝化层上，通过过孔与晶体管漏极连接。为形成以上结构，最直接的方法是分别通过光刻工艺形成公共电极、过孔、像素电极，但这样需要进行三次曝光(3次Mask)，工艺复杂。
发明内容
本发明至少部分解决现有的阵列基板制备工艺复杂问题，提供一种既可简化工艺，又可避免短路、断路、残留的阵列基板及其制备方法。
解决本发明技术问题所采用的技术方案是一种阵列基板制备方法，包括：
在基底上形成第一导电材料层；
通过构图工艺用树脂形成覆盖第一导电材料层部分位置的绝缘结构；
对第一导电材料层进行过刻蚀，除去无绝缘结构覆盖和位于绝缘结构边缘部的第一导电材料层，使剩余的第一导电材料层形成第一导电结构，而绝缘结构边缘部下方产生空隙；
进行退火，使绝缘结构填充其边缘部下方的空隙；
通过构图工艺形成第二导电结构，所述第二导电结构具有位于绝缘结构上方的第一图形和位于无绝缘结构处的第二图形，且至少部分第一图形与第二图形相互连接。
优选的是，所述第一导电结构为公共电极。
进一步优选的是，所述第二导电结构为像素电极。
优选的是，所述绝缘结构的厚度在0.5～2微米之间。
进一步优选的是，所述绝缘结构的厚度在1～1.5微米之间。
优选的是，所述退火的温度在220～250摄氏度之间，时间在20～30分钟之间。
优选的是，在形成绝缘结构和对第一导电材料层进行过刻蚀之间，还包括：
进行预退火。
进一步优选的是，所述预退火的温度在120～150摄氏度之间，时间在2～5分钟之间。
优选的是，所述通过构图工艺用树脂形成覆盖第一导电材料层部分位置的绝缘结构包括：
形成树脂层；
对树脂层进行曝光；
将曝光的或未曝光的树脂层除去，使剩余树脂层形成所述绝缘结构。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括基底，在远离所述基底的方向上依次设有第一导电结构、由树脂构成的绝缘结构、第二导电结构；其中，
所述第一导电结构覆盖且仅覆盖所述第一导电结构和第一导电结构周边的区域；
所述第二导电结构具有位于绝缘结构上方的第一图形和位于无绝缘结构处的第二图形，且至少部分第一图形与第二图形相互连接。
优选的是，所述第一导电结构为公共电极。
进一步优选的是，所述第二导电结构为像素电极。
优选的是，所述绝缘结构的厚度在0.5～2微米之间。
进一步优选的是，所述绝缘结构的厚度在1～1.5微米之间。
本发明的阵列基板制备方法中只用一次曝光即形成了第一导电结构(公共电极)和其上方的绝缘结构，故其简化了工艺。
附图说明
图1为现有的一种阵列基板的局部剖面结构示意图；
图2为现有的阵列基板发生短路时的局部剖面结构示意图；
图3为现有的阵列基板发生断路时的局部剖面结构示意图；
图4为本发明的实施例一种阵列基板的局部剖面结构示意图；
图5为本发明的实施例一种阵列基板制备方法在形成第一导电材料层后的局部剖面结构示意图；
图6为本发明的实施例一种阵列基板制备方法在形成绝缘结构后的局部剖面结构示意图；
图7为本发明的实施例一种阵列基板制备方法在形成第一导电结构后的局部剖面结构示意图；
图8为本发明的实施例一种阵列基板制备方法在退火后的局部剖面结构示意图；
其中，附图标记为：1、绝缘结构；21、第一导电结构；211、第一导电材料层；22、第二导电结构；7、钝化层；81、公共电极；82、像素电极；9、基底。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
发明人在研究过程中发现，如图1所示，若在公共电极81(第一导电结构)上方使用由常规无机绝缘材料(如氧化硅、氮化硅等)构成的绝缘结构(钝化层7)，则在像素电极82与公共电极81边缘搭接的位置，公共电极81小于钝化层7(因为公共电极81过刻蚀)，故像素电极82理论上也不会与公共电极81的侧面接触。但如图2所示，当过刻蚀量不足时，钝化层7边缘部与基底9间的空隙过窄，故公共电极81容易与像素电极82接触而短路；如图3所示，过刻蚀量较大时，以上空隙太大而容易产生气泡(Bubble)将像素电极82顶断发生断路；而且，形成无机绝缘材料的钝化层7时会产生高温，导致其下方的氧化铟锡层晶化，而晶化的氧化铟锡层抗蚀性好，故在后续形成公共电极81的刻蚀(如湿刻)刻中容易产生残留，影响分辨率和电学特性。
在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可包括压印工艺、喷墨打印工艺等其它工艺。
实施例1：
如图4至图8所示，本实施例提供一种阵列基板制备方法，其包括：
在基底9上形成第一导电材料层211；
通过构图工艺用树脂形成覆盖第一导电材料层211部分位置的绝缘结构1；
对第一导电材料层211进行过刻蚀，除去无绝缘结构1覆盖和位于绝缘结构1边缘部的第一导电材料层211，使剩余的第一导电材料层211形成第一导电结构21，而绝缘结构1边缘部下方产生空隙；
进行退火，使绝缘结构1填充其边缘部下方的空隙；
通过构图工艺形成第二导电结构22，第二导电结构22具有位于绝缘结构1上方的第一图形和位于无绝缘结构1处的第二图形，且至少部分第一图形与第二图形相互连接。
本实施例的阵列基板制备方法中只用一次曝光即形成了第一导电结构21和其上方的绝缘结构1，故其简化了工艺；而且其采用树脂的绝缘结构1，且具有退火步骤，在退火中树脂的绝缘结构1软化变形，将其边缘部下方的空隙填满，这一方面封闭了第一导电结构21的侧面，使其不会与第二导电结构22连接而断路，另一方面绝缘结构1下方不再有空隙，故也不会产生气泡和断路；同时，形成树脂结构的工艺所需温度低，而退火又在形成第一导电结构21后进行，故在刻蚀形成第一导电结构21前第一导电材料层211不会变为多晶，容易被刻蚀，不会产生残留。
优选的，第一导电结构21为公共电极。
树脂的绝缘结构1需要有一定厚度才能封闭第一导电结构21的侧面，故绝缘结构1的边界位置会产生较大的段差，这可能使搭接在其边界处的结构产生断线等；因此，第一导电结构21的图形最好比较简单，边界应尽量少，而公共电极通常为较大的块状，正好符合该要求。
更优选的，第二导电结构22为像素电极。
在第一导电结构21为公共电极的情况下，第二导电结构22可为像素电极，其需要通过无绝缘结构的位置晶体管的漏极连接，故必然存在与第一导电结构21边缘的搭接。
当然，应当理解，以上只是对第一导电结构21、第二导电结构22形式的具体举例，而不是对保护范围的限定，只要符合以上要求的关系，第一导电结构21、第二导电结构22也可选自栅线、数据线、公共电极线、阳极、阴极等其它导电结构。
下面对本实施例的阵列基板制备方法进行详细描述，其包括：
S101、在基底9上形成第一导电材料层211。
如图5所示，在基底9上形成完整的第一导电材料层211，该第一导电材料层211的材料可根据第一导电结构21而定，如当第一导电结构21为公共电极时，第一导电材料层211可为透明导电材料，更具体可为氧化铟锡(ITO)等。
S102、通过构图工艺用树脂形成覆盖第一导电材料层211部分位置的绝缘结构1。
如图6所示，继续形成绝缘结构1，该绝缘结构1由树脂材料构成，且位于第一导电材料层211的部分位置，从而使第一导电材料层211的其它部分暴露。
优选的，绝缘结构1的厚度在0.5～2微米之间；更优选在1～1.5微米之间。
绝缘结构1的厚度在以上范围内时，即可满足本实施例的要求，由于此时绝缘结构1并非常规的绝缘层或平坦化层等，故以上厚度范围可比常规树脂结构的厚度略低。
具体的，形成绝缘结构1的步骤可包括：形成树脂层；对树脂层进行曝光；将曝光的或未曝光的树脂层除去，使剩余树脂层形成绝缘结构1。
也就是说，可在树脂材料中加入感光组分，由此，直接对树脂层进行曝光和显影即可得到绝缘结构1，而不必使用光刻胶。其中，此时进行的曝光即为第一次曝光(1Mask)。
当然，应当理解，如果采用喷墨打印、压印等其它工艺形成以上绝缘结构1，也是可行的。
S103、优选的，进行预退火。
刚形成的树脂结构通常具有较高的流动性，为避免其在后续刻蚀步骤中提前流动变形而影响第一导电结构21的精度，故可先对其进行轻度的前烘干，使其稍微固化定形。
优选的，预退火的温度在120～150摄氏度之间，时间在2～5分钟之间。
以上的参数即可降低树脂的流动性，又可避免其完全固化，是比较合适的。
S104、对第一导电材料层211进行过刻蚀，除去无绝缘结构1覆盖和位于绝缘结构1边缘部的第一导电材料层211，使剩余的第一导电材料层211形成第一导电结构21，而绝缘结构1边缘部下方产生空隙。
对第一材料层进行刻蚀(如湿刻)，并以绝缘结构1为光刻胶或掩膜，保护其下方的第一导电材料层211，从而绝缘结构1下方的第一导电材料层211会保留下来，形成第一导电结构21。
由于此时的刻蚀为过刻蚀，故如图7所示，在绝缘结构1位置的第一导电材料层211被刻蚀除去后，还会从侧面向内继续对绝缘结构1下方的第一导电材料层211进行刻蚀，从而将绝缘结构1边缘部下方的第一导电材料层211也刻蚀掉。因此，本步骤中最终得到的第一导电结构21实际是略小于绝缘结构1的，或者说第一导电结构21的图形是“缩小的”绝缘结构1的图形。
可见，本实施例在未进行单独光刻的情况下即得到了第一导电结构21，故其减少了一次Mask，简化了工艺。同时，在刻蚀前，第一导电材料层211未经历过高温步骤(形成树脂的绝缘结构1的步骤所需温度不高)，故其在刻蚀时仍然保持非晶状态而并未晶化(以第一导电材料层211为透明导电材料为例)，其容易被刻蚀，不会产生残留，故第一导电结构21图形准确，不会影响分辨率和电学特性等。
S105、进行退火，使绝缘结构1填充其边缘部下方的空隙。
如图8所示，在进行退火时，树脂的绝缘结构1在完全固化前还会发生一定的流动变形，从而可流动到其边缘部下方的空隙中，将该空隙封闭。
当然，本退火步骤可能导致第一导电结构21的晶化，但由于此时第一导电结构21已经形成，不再需要被刻蚀，故该晶化不会对其产生不良影响，反而可提高其导电性。
优选的，退火的温度在220～250摄氏度之间，时间在20～30分钟之间。
经研究发现，以上范围内的退火参数是比较优选的。
S106、通过构图工艺形成第二导电结构22，第二导电结构22具有位于绝缘结构1上方的第一图形和位于无绝缘结构1处的第二图形，且至少部分第一图形与第二图形相互连接。
继续形成第二导电结构22(如像素电极)，该第二导电结构22在至少部分位置“搭接”在绝缘结构1边界处(如为与晶体管漏极连接)。如图4所示，根据本实施例的方法，此时第一导电结构21的侧面已经被树脂的绝缘结构1封闭，故不论过刻蚀是否充足，其均不可能与第二导电结构22连接，不会发生短路；同时，由于绝缘结构1的边缘部下方根本没有空隙，故其也不可能产生气泡而将第二导电结构22顶断，第二导电结构22不存在断路可能。
当然，应当理解，该第二导电结构22可通过光刻工艺形成，在光刻工艺中还需进行第二次的曝光(2Mask)，但因光刻工艺本身是已知的，故在此不再详细描述。
当然，应当理解，本实施例中仅对涉及第一导电结构21、绝缘结构1、第二导电结构22的步骤进行了详细介绍；而在阵列基板的制备方法中，还可包括形成许多其它结构的步骤，如形成缓冲层、栅极、栅线、公共电极线、栅绝缘层、有源区、源漏极、数据线等的步骤，它们可在以上步骤之前或之后进行，也可与以上步骤穿插进行，在此均不再详细描述。
实施例2：
如图4所示，本实施例提供一种阵列基板，其包括基底9，在远离基底9的方向上依次设有第一导电结构21、由树脂构成的绝缘结构1、第二导电结构22；其中，
第一导电结构21覆盖且仅覆盖第一导电结构21和第一导电结构21周边的区域；
第二导电结构22具有位于绝缘结构1上方的第一图形和位于无绝缘结构1处的第二图形，且至少部分第一图形与第二图形相互连接。
也就是说，本实施例的阵列基板是通过上述方法制备的，其制备工艺简单，且第一导电结构21被树脂的绝缘结构1封闭，由此其中不会存在短路、断路等，且第一导电结构21图形精确，故不会影响分辨率和电学特性等
优选的，第一导电结构21为公共电极。
更优选的，第二导电结构22为像素电极。
优选的，绝缘结构1的厚度在0.5～2微米之间。
更优选的，绝缘结构1的厚度在1～1.5微米之间。
实施例3：
本实施例提供一种显示装置，其包括上述的阵列基板。
具体的，该显示装置可为液晶显示面板、电子纸、有机发光二极管(OLED)显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种阵列基板制备方法，包括在基底上形成第一导电材料层，其特征在于，在形成第一导电材料层后还包括：
通过构图工艺用树脂形成覆盖第一导电材料层部分位置的绝缘结构；
对第一导电材料层进行过刻蚀，除去无绝缘结构覆盖和位于绝缘结构边缘部的第一导电材料层，使剩余的第一导电材料层形成第一导电结构，而绝缘结构边缘部下方产生空隙；
进行退火，使绝缘结构填充其边缘部下方的空隙；
通过构图工艺形成第二导电结构，所述第二导电结构具有位于绝缘结构上方的第一图形和位于无绝缘结构处的第二图形，且至少部分第一图形与第二图形相互连接。
2.根据权利要求1所述的阵列基板制备方法，其特征在于，
所述第一导电结构为公共电极。
3.根据权利要求2所述的阵列基板制备方法，其特征在于，
所述第二导电结构为像素电极。
4.根据权利要求1所述的阵列基板制备方法，其特征在于，
所述绝缘结构的厚度在0.5～2微米之间。
5.根据权利要求4所述的阵列基板制备方法，其特征在于，
所述绝缘结构的厚度在1～1.5微米之间。
6.根据权利要求1所述的阵列基板制备方法，其特征在于，
所述退火的温度在220～250摄氏度之间，时间在20～30分钟之间。
7.根据权利要求1所述的阵列基板制备方法，其特征在于，在形成绝缘结构和对第一导电材料层进行过刻蚀之间，还包括：
进行预退火。
8.根据权利要求7所述的阵列基板制备方法，其特征在于，
所述预退火的温度在120～150摄氏度之间，时间在2～5分钟之间。
9.根据权利要求1所述的阵列基板制备方法，其特征在于，所述通过构图工艺用树脂形成覆盖第一导电材料层部分位置的绝缘结构包括：
形成树脂层；
对树脂层进行曝光；
将曝光的或未曝光的树脂层除去，使剩余树脂层形成所述绝缘结构。
CN201710687463.3A 2017-08-11 2017-08-11 阵列基板及其制备方法 Active CN109390277B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710687463.3A CN109390277B (zh) 2017-08-11 2017-08-11 阵列基板及其制备方法
US16/073,038 US11088181B2 (en) 2017-08-11 2018-01-10 Method of fabricating array substrate, array substrate, and display apparatus thereof
PCT/CN2018/072080 WO2019029125A1 (en) 2017-08-11 2018-01-10 METHOD FOR MANUFACTURING MATRIX SUBSTRATE, MATRIX SUBSTRATE, AND DISPLAY APPARATUS THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710687463.3A CN109390277B (zh) 2017-08-11 2017-08-11 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN109390277A CN109390277A (zh) 2019-02-26
CN109390277B true CN109390277B (zh) 2021-03-16

Family

ID=65273015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710687463.3A Active CN109390277B (zh) 2017-08-11 2017-08-11 阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US11088181B2 (zh)
CN (1) CN109390277B (zh)
WO (1) WO2019029125A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403409B1 (en) * 1999-08-30 2002-06-11 Samsung Electronics Co., Ltd. Method for fabricating top gate type polycrystalline silicon thin film transistor
CN1575525A (zh) * 2001-10-22 2005-02-02 三星电子株式会社 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN106684097A (zh) * 2017-01-03 2017-05-17 京东方科技集团股份有限公司 一种基板及其制作方法、显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR20000004422A (ko) * 1998-06-30 2000-01-25 김영환 고개구율 액정표시소자의 화소전극 형성방법
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2004239988A (ja) 2003-02-04 2004-08-26 Kawaguchiko Seimitsu Co Ltd 液晶パネルの配線パターン形成方法
CN100444002C (zh) 2005-11-10 2008-12-17 比亚迪股份有限公司 一种防电极腐蚀方法及用该方法制造的液晶显示器
CN105116589A (zh) * 2015-09-25 2015-12-02 深圳市华星光电技术有限公司 阵列基板、透光钝化膜及液晶显示面板的制造方法
CN106783732B (zh) 2016-11-23 2019-11-05 京东方科技集团股份有限公司 阵列基板的制备方法及显示面板的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403409B1 (en) * 1999-08-30 2002-06-11 Samsung Electronics Co., Ltd. Method for fabricating top gate type polycrystalline silicon thin film transistor
CN1575525A (zh) * 2001-10-22 2005-02-02 三星电子株式会社 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN106684097A (zh) * 2017-01-03 2017-05-17 京东方科技集团股份有限公司 一种基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US20210175261A1 (en) 2021-06-10
WO2019029125A1 (en) 2019-02-14
US11088181B2 (en) 2021-08-10
CN109390277A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
US10658612B2 (en) Display panel having passivation layer with protruding portions in peripheral area for sealant
CN107146818B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
US8017423B2 (en) Method for manufacturing a thin film structure
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
US7678619B2 (en) Method of manufacturing a thin film transistor matrix substrate
KR20140074479A (ko) 표시 기판의 제조 방법
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US20170213849A1 (en) Array substrate and method for manufacturing the same and display device
WO2019184400A1 (zh) 阵列基板及其制造方法、显示装置
US11018165B2 (en) Manufacturing method of array substrate and array substrate
CN109952532B (zh) 阵列基板、显示装置和制造阵列基板的方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2016015415A1 (zh) 阵列基板及其制备方法、显示装置
CN106876260B (zh) 一种闸电极结构及其制造方法和显示装置
CN111837240A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
CN109390277B (zh) 阵列基板及其制备方法
KR101903671B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN111029344A (zh) 一种阵列基板及其制备方法
US20180210296A1 (en) Array substrate, manufacturing method thereof and display device
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
CN110176444B (zh) 一种阵列基板及其形成方法以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant