CN106783732B - 阵列基板的制备方法及显示面板的制备方法 - Google Patents
阵列基板的制备方法及显示面板的制备方法 Download PDFInfo
- Publication number
- CN106783732B CN106783732B CN201611046765.4A CN201611046765A CN106783732B CN 106783732 B CN106783732 B CN 106783732B CN 201611046765 A CN201611046765 A CN 201611046765A CN 106783732 B CN106783732 B CN 106783732B
- Authority
- CN
- China
- Prior art keywords
- electrode
- array substrate
- forming
- organic film
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 239000003292 glue Substances 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000565 sealant Substances 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000003746 surface roughness Effects 0.000 abstract description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000012945 sealing adhesive Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板的制备方法和显示面板的制备方法，属于显示技术领域，其可解决现有的平坦化层的干刻工序中不可避免的会损伤到有机膜形貌，造成有机膜的表面粗糙度上升，有机膜层与封框胶的界面因此更容易出现气泡，导致高温高压测试中封框胶松脱的不良发生的问题。本发明的阵列基板的制备方法，包括：在基底上形成有机膜层；形成覆盖周边区域的有机膜层的保护层，以及形成位于显示区域的第一电极；形成平坦化层；形成位于所述显示区域的第二电极，同时去除位于所述周边区域的保护层。
Description
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板的制备方法和显示面板的制备方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)的彩膜基板和阵列基板通过周边一圈封框胶粘合在一起，粘合的牢固与否决定了最终产品的信赖性，因此是产品开发时需要重点考虑的要素之一。有机膜层(ORG)是一层厚度约为2um的绝缘薄膜，适用于分辨率(PPI)较高的高级超维场转换(Advanced Super Dimension Switch，简称ADS)显示面板产品中，作用为降低各个电极之间的寄生电容，从而使得TFT-LCD易于驱动。
实际生产中，应用了有机膜技术的ADS模式的TFT-LCD模组，在高温压力锅测试(Pressure cooker test)中容易出现封框胶松脱的不良，原因是封框胶和阵列基板的界面粘合不牢固。
现有的一种技术采用封框胶与有机膜直接接触的方式解决粘合问题，因此需挖除整个封框胶区域的平坦化层(PVX)，以防止因平坦化层脱落造成的封框胶松脱。此种技术提出的封框胶区域的截面示意图如图1所示。然而，这种技术在阵列基板的制程中有一个难以避免的缺陷，平坦化层的干刻工序中不可避免的会损伤到有机膜形貌，造成有机膜的表面粗糙度上升，有机膜层与封框胶的界面因此更容易出现气泡，导致高温高压测试中封框胶松脱的不良发生。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种解决有机膜层与封框胶的界面接触不平整，导致高温高压测试中封框胶松脱的不良发生的阵列基板的制备方法和显示面板的制备方法。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，所述阵列基板划分为显示区域和环绕所述显示区域的周边区域，所述制备方法包括：
在基底上形成有机膜层；
形成覆盖所述周边区域的有机膜层的保护层，以及形成位于所述显示区域的第一电极；
形成平坦化层；
形成位于所述显示区域的第二电极，同时去除位于所述周边区域的保护层。
优选的是，所述形成覆盖所述周边区域的有机膜层的保护层，以及形成位于所述显示区域的第一电极是采用同一次构图工艺完成的。
优选的是，所述去除位于所述周边区域的保护层的步骤包括：
采用湿法刻蚀工艺，去除位于所述周边区域的保护层。
优选的是，所述在基底上形成有机膜层的步骤之前还包括：
形成薄膜晶体管的各个膜层。
优选的是，所述第一电极和所述第二电极中的一者为像素电极，另一者为公共电极。
优选的是，所述第一电极为板状电极，所述第二电极为条状电极；或者，
所述第一电极和所述第二电极均为条状电极。
解决本发明技术问题所采用的技术方案是一种显示面板的制备方法，其包括上述的阵列基板的制备方法。
优选的是，所述显示面板的制备方法还包括：提供一对盒基板；
在所述对盒基板或者所述阵列基板的周边区域形成封框胶；
将所述对盒基板和所述阵列基板对盒；
对所述封框胶进行固化。
本发明具有如下有益效果：
本发明的阵列基板的制备方法在刻蚀周边区域的钝化层之前将周边区域的有机膜层采用保护层进行保护，在之后形成第二电极的图形时，采用的湿法刻蚀工艺去除位于周边区域的保护层时，而位于保护层下方的有机膜层在刻蚀过程中是采用干法刻蚀，因此在形成第二电极的图形和去除位于周边区域的保护层时并不会造成有机膜层表面的平整度。故采用本发明中所形成的阵列基板与对盒基板相对盒采用封框胶固定，将会避免封框胶出现松动的问题。
附图说明
图1为本发明的实施例1的阵列基板的制备方法中步骤一形成薄膜晶体管各层结构的示意图；
图2为本发明的实施例1的阵列基板的制备方法中步骤二的示意图；
图3为本发明的实施例1的阵列基板的制备方法中步骤三的示意图；
图4为本发明的实施例1的阵列基板的制备方法中步骤四的示意图；
图5为本发明的实施例1的阵列基板的制备方法中步骤五的示意图；
图6为本发明的实施例1的阵列基板的制备方法在周边区域形成保护层的示意图；
图7为本发明的实施例1的阵列基板的制备方法中形成第二导电薄膜的示意图；
图8为本发明的实施例1的阵列基板的制备方法中形成第二电极，去除保护层的示意图；
图9为本发明的实施例1的阵列基板的制备方法流程图；
图10本发明的实施例1的显示面板的示意图。
其中附图标记为：1、薄膜晶体管；10、基底；11、栅极；12、栅线；13、栅极绝缘层；14、有源层；15、源极；16、漏极；2、有机膜层；3、第一电极；4、平坦化层；5、第二电极；50、第二导电薄膜；6、保护层；20、对盒基板；30、封框胶；Q1、显示区域；Q2、周边区域。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种阵列基板的制备方法，该阵列基板划分为显示区域Q1和环绕显示区域Q1的周边区域Q2。
在此需要说明的是，在下述的制备方法中，若其中未提及在显示区域还是周边区域形成某一膜层或者是某一结构时，则认为在显示区域和周边区域均形成该膜层或该结构；或者，以本领域技术人员公知的位置/区域形成该膜层或该结构。
在本实施例中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实施例中所形成的结构选择相应的构图工艺。
以下结合图1-9具体对本实施例中的阵列基板的制备方法进行说明，该制备方法具体包括如下步骤：
步骤一、在基底上形成包括薄膜晶体管1各层结构。
在该步骤中，以制备底栅型薄膜晶体管为例，对该步骤进行说明。其中，基底采用透明材料制成、且经过预先清洗。
具体的，如图1所示，S1、首先，在基底上采用溅射方式、热蒸发方式、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式形成栅金属薄膜。然后，通过第一次构图工艺(成膜、曝光、显影、湿法刻蚀或干法刻蚀)，形成包括栅极11、栅线12以及栅金属连接线的图形，其中，栅金属薄膜采用金属、金属合金，如：钼、钼铌合金、铝、铝钕合金、钛或铜等材料形成。
S2、采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成上述步骤的基底上形成栅绝缘层13。
S3、首先，通过沉积方式在栅绝缘层上依次形成非晶硅(a-Si)薄膜，沉积方式包括等离子体增强化学气相沉积方式、低压化学气相沉积方式。采用通过构图工艺，形成包括有源层14的图形。
S4、采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成上述步骤的基底上，沉积源漏金属薄膜，并通过一次构图工艺(曝光、显影、湿法刻蚀)形成源极15、漏极16以及数据线的图形。至此完成薄膜晶体管的制备。
步骤二、在完成上述步骤的基底上，形成有机膜层2，如图2和6。
该步骤具体包括：采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成上述步骤的整张基底上(显示区域和周边区域)形成有机膜层。当然，还需要在有机膜层中采用干法刻蚀刻蚀，形成将薄膜晶体管漏极16与之后将要形成的第一电极3连接的过孔。
步骤三、在完成上述步骤的基底上，形成覆盖所述周边区域Q2的有机膜层的保护层6，以及形成位于所述显示区域Q1的第一电极3，如图3和6所示。
该步骤具体可以包括：采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式在完成上述步骤的基底上形成第一透明导电薄膜，并通过工艺(曝光、显影、湿法刻蚀)形成包括覆盖所述周边区域Q2的有机膜层的保护层6，以及形成位于所述显示区域Q1的第一电极3的图形。
步骤四、在完成上述步骤的基底上，形成仅位于显示区域Q1的平坦化层4，如图4和6所示。
该步骤具体包括：在完成上述步骤的整张基底上采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成上述步骤的基底上形成平坦化层4，此时通过干法刻蚀去除位于周边区域Q2的平坦化层4结构。
在此需要说明的是，位于保护层6的材料是透明导电薄膜，因此该用干法刻蚀去除位于周边区域的平坦化层4结构时，并不会破坏保护层的结构。
步骤五、在完成上述步骤的基底上，形成位于所述显示区域Q1的第二电极5，同时去除位于所述周边区域Q2的保护层6，如图5、7、8所示。
该步骤具体包括：采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式在完成上述步骤的基底上形成第二透明导电薄膜50，如图7所示，，并通过工艺(曝光、显影、湿法刻蚀)形成包括第二电极5的图形，同时去除位于周边区域Q2的保护层6。
在此需要说明的是，在形成第二电极5的图形和去除位于周边区域的保护层时采用的湿法刻蚀工艺。而位于保护层6下方的有机膜层2在刻蚀过程中是采用干法刻蚀，因此在形成第二电极5的图形和去除位于周边区域Q2的保护层6时并不会造成有机膜层2表面的平整度。故采用本实施例中所形成的阵列基板与对盒基板20相对盒采用封框胶30固定，将会避免封框胶30出现松动的问题。
至此阵列基板制备完成。
其中，上述制备方法中第一电极3和第二电极5中第一电极3为像素电极，第二电极5为公共电极，当然，也可以将第一电极3用作公共电极，将第二电极5用作像素电极，此时仅需将薄膜晶体管的漏极连接第二电极即可。
其中，本实施例中的阵列基板可以为FFS型或者ADS型(ADSDS；简称ADS，ADvancedSuper Dimension Switch，高级超维场转换技术)阵列基板，本领域技术人员可以理解的是，FFS型或者ADS型显示面板的电极结构虽然不同，但是两者的电极结构所形成的电场类型是相类似的均为水平电场，其中，ADS型时，第一电极3为板状电极，第二电极5为条状电极；IPS型时，第一电极3和第二电极均5为条状电极。
相应的，本实施例还提供一种显示面板的制备方法，其包括上述的阵列基板的步骤，同时还包括：提供一对盒基板20；该对盒基板20可以为彩膜基板。在所述对盒基板20或者所述阵列基板的周边区域形成封框胶30；将所述对盒基板20和所述阵列基板对盒；对所述封框胶30进行加热固化，形成显示面板，如图10所示。
由于本实施例中的显示面板的制备方法包括上述的阵列基板的制备方法，因此使得周边区域Q2的封框胶30可以很好的将阵列基板和对盒基板20密封，该显示面板的质量较优。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种阵列基板的制备方法，所述阵列基板划分为显示区域和环绕所述显示区域的周边区域，其特征在于，所述制备方法包括：
在基底上形成有机膜层；
形成覆盖所述周边区域的有机膜层的保护层，以及形成位于所述显示区域的第一电极；
采用干法刻蚀，形成仅位于所述显示区域的平坦化层；
形成位于所述显示区域的第二电极，同时采用湿法刻蚀去除位于所述周边区域的保护层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述形成覆盖所述周边区域的有机膜层的保护层，以及形成位于所述显示区域的第一电极是采用同一次构图工艺完成的。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在基底上形成有机膜层的步骤之前还包括：
形成薄膜晶体管的各个膜层。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一电极和所述第二电极中的一者为像素电极，另一者为公共电极。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一电极为板状电极，所述第二电极为条状电极；或者，
所述第一电极和所述第二电极均为条状电极。
6.一种显示面板的制备方法，其特征在于，包括权利要求1-5中任一项所述的阵列基板的制备方法。
7.根据权利要求6所述的显示面板的制备方法，其特征在于，还包括：提供一对盒基板；
在所述对盒基板或者所述阵列基板的周边区域形成封框胶；
将所述对盒基板和所述阵列基板对盒；
对所述封框胶进行固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611046765.4A CN106783732B (zh) | 2016-11-23 | 2016-11-23 | 阵列基板的制备方法及显示面板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611046765.4A CN106783732B (zh) | 2016-11-23 | 2016-11-23 | 阵列基板的制备方法及显示面板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783732A CN106783732A (zh) | 2017-05-31 |
| CN106783732B true CN106783732B (zh) | 2019-11-05 |
Family
ID=58974407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611046765.4A Active CN106783732B (zh) | 2016-11-23 | 2016-11-23 | 阵列基板的制备方法及显示面板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783732B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390277B (zh) | 2017-08-11 | 2021-03-16 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
| CN210245502U (zh) * | 2019-09-27 | 2020-04-03 | 昆山国显光电有限公司 | 显示基板、显示面板及显示装置 |
| CN112068370B (zh) * | 2020-09-09 | 2021-10-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452172A (zh) * | 2007-12-07 | 2009-06-10 | 索尼株式会社 | 显示装置和电子设备 |
| CN103513459A (zh) * | 2013-10-14 | 2014-01-15 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置及其制备方法 |
| CN103941505A (zh) * | 2014-03-06 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN104900656A (zh) * | 2015-05-21 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN105206618A (zh) * | 2015-08-26 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及制作方法 |
| CN105957834A (zh) * | 2016-06-17 | 2016-09-21 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
-
2016
- 2016-11-23 CN CN201611046765.4A patent/CN106783732B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452172A (zh) * | 2007-12-07 | 2009-06-10 | 索尼株式会社 | 显示装置和电子设备 |
| CN103513459A (zh) * | 2013-10-14 | 2014-01-15 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置及其制备方法 |
| CN103941505A (zh) * | 2014-03-06 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN104900656A (zh) * | 2015-05-21 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN105206618A (zh) * | 2015-08-26 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及制作方法 |
| CN105957834A (zh) * | 2016-06-17 | 2016-09-21 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783732A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US8462307B2 (en) | Liquid crystal display device having gate or data pad portions arranged in a zigzag or an oblique line format | |
| US7892385B2 (en) | Adhesive member and method of manufacturing display device using the same | |
| US9153606B2 (en) | Method of manufacturing an array substrate | |
| JP6278633B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 | |
| US8772781B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| CN106783732B (zh) | 阵列基板的制备方法及显示面板的制备方法 | |
| JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
| WO2017117834A1 (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| US9735181B2 (en) | Array substrate and method of manufacturing the same, display panel, and display device | |
| US20130334534A1 (en) | Liquid crystal display and method of manufacturing the same | |
| WO2018214740A1 (zh) | 显示基板及其制作方法、显示器件 | |
| US9257454B2 (en) | Thin film transistor array substrate | |
| US20140071553A1 (en) | Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel | |
| JP6072522B2 (ja) | 液晶表示パネルおよびその製造方法 | |
| CN104882450A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP5525773B2 (ja) | Ｔｆｔ基板及びその製造方法 | |
| US9263483B2 (en) | Array panel and manufacturing method for the same | |
| JP5197441B2 (ja) | 横電界方式の液晶表示パネルの製造方法 | |
| US20060243980A1 (en) | Liquid crystal display panel and fabricating method thereof | |
| US8040477B2 (en) | Array substrate, liquid crystal display panel, and method of manufacturing the same | |
| US9885928B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| JP3805754B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| CN104282624B (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2010096891A (ja) | 基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |