WO2016015415A1 - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
WO2016015415A1
WO2016015415A1 PCT/CN2014/091906 CN2014091906W WO2016015415A1 WO 2016015415 A1 WO2016015415 A1 WO 2016015415A1 CN 2014091906 W CN2014091906 W CN 2014091906W WO 2016015415 A1 WO2016015415 A1 WO 2016015415A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
photoresist
forming
layer
pixel electrode
Prior art date
Application number
PCT/CN2014/091906
Other languages
English (en)
French (fr)
Inventor
曹占锋
张锋
姚琪
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/772,876 priority Critical patent/US10910498B2/en
Publication of WO2016015415A1 publication Critical patent/WO2016015415A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

一种阵列基板、制备方法以及显示装置。阵列基板（01）的制备方法包括：在衬底基板上形成栅极图案（10）、栅绝缘层图案（20）、金属氧化物半导体有源层图案（30）；形成刻蚀阻挡层（40a）；先形成像素电极图案（70），再形成源极图案（801）和漏极图案（802）；其中，像素电极图案（70）通过源极图案（801）或者漏极图案（802）与金属氧化物半导体有源层图案（30）连接。避免了由于源极图案（801）和漏极图案（802）采用活性较强的材料时，表面氧化而导致像素电极图案（70）无法与源极图案（801）或漏极图案（802）连接的问题。

Description

阵列基板及其制备方法、显示装置 技术领域
本发明实施例涉及一种阵列基板及其制备方法、显示装置。
背景技术
在以液晶显示器(Liquid Crystal Display，简称LCD)为代表的显示技术领域中，由于分辨率的提高和显示尺寸的增大、以及显示装置中驱动器电路的集成需要进行低电阻布线，因此，具有低电阻特性的金属例如铜(Cu)所制得的栅线和数据线、以及薄膜晶体管(Thin Film Transistor，简称TFT)中的栅极、源极和漏极已经应用于显示装置。
然而由于具有低电阻特性的金属例如Cu的活性比较强，在刻蚀形成像素电极时，Cu表面容易发生氧化，并且Cu表面氧化厚度会随着时间的增加而不断增加，这样会造成Cu材质的源极和漏极的接触电阻增加，从而导致像素电极无法与漏极连接，进而影响产品良率。
发明内容
根据本发明的一方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成栅极图案、栅绝缘层图案、金属氧化物半导体有源层图案；形成刻蚀阻挡层；先形成像素电极图案，再形成源极图案和漏极图案；其中，所述像素电极图案通过所述源极图案或者漏极图案与所述金属氧化物半导体有源层图案连接。
根据本发明的另一方面，提供一种阵列基板，包括：衬底基板、依次设置在所述衬底基板上的栅极图案、栅绝缘层图案、金属氧化物半导体有源层图案、刻蚀阻挡层图案、像素电极图案、以及源极图案和漏极图案；
其中，所述刻蚀阻挡层图案包括第一过孔和第二过孔，所述第一过孔和所述第二过孔用于分别使所述源极图案和所述漏极图案与所述金属氧化物半导体有源层图案相连；所述像素电极图案和所述源极图案或所述漏极图案相连，且与所述像素电极图案相连的所述源极图案或所述漏极图案的部分覆盖在所述像素电极图案上方。
根据本发明的再一方面，提供一种显示装置，包括上述的阵列基板。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，该阵列基板的制备方法包括：在衬底基板上形成栅极图案、栅绝缘层图案、金属氧化物半导体有源层图案；形成刻蚀阻挡层；先形成像素电极图案，再形成源极图案和漏极图案；其中，所述像素电极图案通过所述源极图案或者漏极图案与所述金属氧化物半导体有源层图案连接。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为本发明实施例提供的一种阵列基板的俯视示意图；
图2为本发明实施例提供的一种制造阵列基板的流程示意图；
图3-图10为从图1所示的阵列基板的AA’向剖面线看过去，制备阵列基板的过程示意图一；
图11为在图10基础上形成公共电极图案和钝化层图案的结构示意图；
图12-图14为从图1所示的阵列基板的AA’向剖面线看过去，制备形成刻蚀阻挡层图案和光刻胶层图案的另一过程示意图；
图15为本发明实施例提供的另一种制造阵列基板的流程示意图；
图16-图19为从图1所示的阵列基板的AA’向剖面线看过去，制备阵列基板的过程示意图二；
图20为在图19基础上形成公共电极图案和钝化层图案的结构示意图。
附图标记：
01-阵列基板；10-栅极图案；20-栅绝缘层图案；30-金属氧化物半导体有源层图案；40-刻蚀阻挡层图案；40a-刻蚀阻挡层；401-第一过孔；402-第二过孔；50-光刻胶层图案；50a-第一光刻胶层；50a1-第一光刻胶完全保留部分；50a2-第三光刻胶完全保留部分；50a3-第三光刻胶半保留部分；50a4-第三光刻胶完全去除部分；50b-第二光刻胶层；50b1-第二光刻胶完全保留部分；50c-第四光刻胶层；50c1-第四光刻胶完全保留部分；60-半色调掩模板；601-完全不透明部分；602-半透明部分；603-完全透明部分；70-像素电极图案；70a- 透明导电层；801-源极图案；802-漏极图案；90-钝化层图案；100-公共电极图案。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可以避免由于源极图案和漏极图案采用活性较强的材料时，其表面氧化而导致像素电极图案无法与源极图案或漏极图案连接的问题。
本发明实施例提供一种如图1所示的阵列基板的制备方法，该方法包括如下步骤：
S10、在衬底基板上形成栅极图案10、栅绝缘层图案(图1中未标识出)、金属氧化物半导体有源层图案30。
当然，在形成所述栅极图案10时还可以形成栅线、栅线引线等。为了降低电阻，所述栅极图案、栅线、栅线引线可以采用具有低电阻特性且活性较强的例如Cu材料。
所述金属氧化物半导体有源层图案30可以采用铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)、铟锡锌氧化物(Indium Tin Zinc Oxide，简称ITZO)、氧化铟(In2O3)、以及氧化锌(ZnO)等透明金属氧化物半导体材料中的至少一种。
S11、在完成S10的基板上，形成刻蚀阻挡层。
S12、在完成S11的基板上，先形成像素电极图案70，再形成源极图案801和漏极图案802。其中，所述像素电极图案70通过所述源极图案801或者漏极图案802与所述金属氧化物半导体有源层图案30连接。
所述源极图案801和所述漏极图案802可以采用具有低电阻特性且活性较强的例如Cu材料。
由于Cu在自然界的储量比较丰富且其是较好的低电阻导电材料，因此， 本发明实施例中优选将所述栅极图案10、所述源极图案801和所述漏极图案802的材质设置为Cu。
需要说明的是，第一，本发明实施例中，将最终呈现在阵列基板01上的各层图形称为某某图案，例如栅极图案10，栅绝缘层图案，金属氧化物半导体有源层图案30，像素电极图案70，源极图案801，漏极图案802等，除此之外都称为层，例如上述的刻蚀阻挡层，其代表还需进行相应的操作才能形成最终的图案。
第二，本发明实施例中，由于先形成金属氧化物半导体有源层图案30，再形成所述刻蚀阻挡层，最后形成源极图案801和漏极图案802，即，刻蚀阻挡层位于所述金属氧化物半导体有源层图案30的上方，源极图案801和漏极图案802位于所述刻蚀阻挡层上方，而源极图案801和漏极图案802需要与所述金属氧化物半导体有源层图案30连接，那么势必需要对所述刻蚀阻挡层进行相应的处理，使之最终形成包括第一过孔和第二过孔的刻蚀阻挡层图案。
在此基础上，本领域技术人员应该知道，金属氧化物半导体有源层图案30的材料的刻蚀液和像素电极70例如ITO的刻蚀液是同一种刻蚀液，因此，若在形成像素电极图案70之前，包括第一过孔和第二过孔的刻蚀阻挡层图案已经形成，且像素电极图案70直接形成在包括第一过孔和第二过孔的刻蚀阻挡层图案上，那么必然会在刻蚀形成像素电极图案70时对第一过孔和第二过孔露出的金属氧化物半导体有源层图案30进行刻蚀，从而对金属氧化物半导体有源层图案30造成影响。
基于此，本发明实施例仅限定刻蚀阻挡层是在形成像素电极图案70之前形成，而对最终呈现在阵列基板01上的包括第一过孔和第二过孔的刻蚀阻挡层图案是在形成像素电极图案70之前还是之后形成不做限定。即：包括第一过孔和第二过孔的刻蚀阻挡层图案可以是在形成像素电极图案70之后，对所述刻蚀阻挡层进行相应的构图工艺而形成；或者是，包括第一过孔和第二过孔的刻蚀阻挡层图案可以是在形成像素电极图案70之前，对所述刻蚀阻挡层进行相应的构图工艺而形成，在此基础上，例如还可以形成覆盖第一过孔和第二过孔的其他图案层，以避免刻蚀形成像素电极图案70时对金属氧化物半导体有源层图案30造成影响。
第三，所述像素电极图案70通过所述源极图案801或者漏极图案802与所述金属氧化物半导体有源层图案30连接，即为：在源极图案801和漏极图案802分别与所述金属氧化物半导体有源层图案30连接的基础上，像素电极图案70直接与源极图案801或者漏极图案802连接，从而间接的使像素电极图案70与所述金属氧化物半导体有源层图案30连接。
本发明实施例提供了一种阵列基板的制备方法，包括：在衬底基板上形成栅极图案10、栅绝缘层图案、金属氧化物半导体有源层图案30；形成刻蚀阻挡层；先形成像素电极图案70，再形成源极图案801和漏极图案802；其中，所述像素电极图案70通过所述源极图案801或者漏极图案802与所述金属氧化物半导体有源层图案30连接。
一方面，通过采用金属氧化物半导体有源层图案30以及具有低电阻特性的电极可以制造出分辨率更高、性能更好，且尺寸较大的阵列基板；另一方面，通过先形成像素电极图案70后形成源极图案801和漏极图案802，相对现有技术中先形成源极图案801和漏极图案802后形成像素电极图案70，可以避免具有低电阻特性的材料由于其活性较强而使所述源极图案801和漏极图案802的表面氧化而导致像素电极图案70无法与源极图案801或漏极图案802连接的问题。
基于上述描述，要实现源极图案801和漏极图案802与所述金属氧化物半导体有源层图案30的连接，并避免刻蚀形成像素电极图案70时对金属氧化物半导体有源层图案30造成影响，可以通过如下两种方式来实现：
第一种方式：在上述步骤S11和S12之间，对所述刻蚀阻挡层进行一次构图工艺处理，形成包括第一过孔和第二过孔的刻蚀阻挡层图案；并形成位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的光刻胶层图案。
在此基础上，上述步骤S12例如可以通过如下步骤来实现：
S121、在形成有所述光刻胶层图案的基板上，形成所述像素电极图案70；并去除所述光刻胶层图案，露出所述第一过孔和所述第二过孔。
这里，由于在像素区域不包括所述光刻胶层图案，因而可以在刻蚀掉除像素区域的透明导电薄膜后(此时像素电极图案70形成)，将露出的所述光刻胶层图案去除。
S122、在形成有所述像素电极图案70的基板上形成所述源极图案801 和所述漏极图案802；所述源极图案801通过所述第一过孔与所述金属氧化物半导体有源层图案30相连，所述漏极图案802通过所述第二过孔与所述金属氧化物半导体有源层图案30相连，且所述源极图案801或所述漏极图案802与所述像素电极图案70相连。
需要说明的是，第一，像素区域是指像素电极图案70所在的区域；基于此，所述光刻胶层图案位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的区域是指，在像素区域不包括光刻胶层图案，在除像素区域外的其他区域不对光刻胶层图案进行限定，只要其能覆盖所述第一过孔和所述第二过孔即可。
第二，不对形成所述光刻胶层图案的方法进行限定，其可以是在形成所述刻蚀阻挡层图案之后形成，也可以是在形成刻蚀阻挡层图案时利用位于其上的光刻胶来形成，具体根据实际情况进行设定，在此不做限定。
第二种方式：在上述步骤S12中，可以在形成所述像素电极图案70之后，形成所述源极图案801和所述漏极图案802之前，对所述刻蚀阻挡层进行一次构图工艺，形成包括所述第一过孔和所述第二过孔的刻蚀阻挡层图案。
在此基础上，所述像素电极图案70通过所述源极图案801或者漏极图案802与所述金属氧化物半导体有源层图案30连接，即为：所述源极图案801通过所述第一过孔与所述金属氧化物半导体有源层图案30相连，所述漏极图案802通过所述第二过孔与所述金属氧化物半导体有源层图案30相连，且所述源极图案801或所述漏极图案802与所述像素电极图案70相连。
对于第一种方式，由于在包括第一过孔和第二过孔的刻蚀阻挡层图案上形成的是光刻胶层图案，这样，在形成该光刻胶层图案时便无需再使用其他材料，可以节省成本。
对于第二种方式，由于所述刻蚀阻挡层图案只需包含能使所述源极图案801与所述金属氧化物半导体有源层图案30相连的第一过孔和使所述漏极图案802与所述金属氧化物半导体有源层图案30相连的第二过孔即可，因而，在步骤S11中形成的刻蚀阻挡层可以是一层未经任何处理的薄膜，这样，只需在形成所述像素电极图案70之后，形成所述源极图案801和所述漏极图案802之前，对该薄膜进行一次构图工艺，便可以形成包括所述第一过孔和所述第二过孔的刻蚀阻挡层图案，使得工艺更为简化。
针对第一种方式，本发明实施例提供一示例以详细描述一种阵列基板01的制备过程。
如图2所示，该制备方法例如包括如下步骤：
S101、如图3所示，在衬底基板上形成栅极图案10、栅绝缘层图案20、金属氧化物半导体有源层图案30。
S102、如图3所示，在形成有所述栅极图案10、所述栅绝缘层图案20、所述金属氧化物半导体有源层图案30的基板上依次形成刻蚀阻挡层40a和第一光刻胶层50a。
例如，刻蚀阻挡层40a可以是致密的氮化硅、氧化硅、氮氧化硅等材料。
S103、如图4所示，采用普通模板对形成有所述第一光刻胶层50a的基板进行曝光、显影后，形成第一光刻胶完全保留部分50a1和第一光刻胶完全去除部分；其中，所述第一光刻胶完全去除部分至少对应像素区域以及第一过孔401和第二过孔402的区域，所述第一光刻胶完全保留部分50a1对应其他区域。
S104、如图4所示，采用刻蚀工艺去除所述第一光刻胶完全去除部分的所述刻蚀阻挡层薄膜，形成所述刻蚀阻挡层图案40。
在本步骤中，优选采用湿法刻蚀工艺去除所述第一光刻胶完全去除部分的所述刻蚀阻挡层薄膜，使所述第一过孔401的直径大于与所述第一过孔401对应的所述第一光刻胶完全保留部分之间的间隙，使所述第二过孔402的直径大于与所述第二过孔402对应的所述第一光刻胶完全保留部分之间的间隙。
这样，在后续步骤S105中，在对所述第一光刻胶完全保留部分50a1的光刻胶进行固化处理时，可以更容易使光刻胶填充到所述第一过孔401和第二过孔402中。
需要说明的是，本步骤中采用湿法刻蚀工艺，是因为湿法刻蚀具有各向异性，即不仅有垂直刻蚀，还有横向钻蚀，从而可以使形成的第一过孔401和第二过孔402的直径大于对应的所述第一光刻胶完全保留部分50a1之间的间隙。
S105、如图5所示，对所述第一光刻胶完全保留部分50a1的光刻胶进行固化处理，以使所述第一光刻胶完全保留部分50a1的光刻胶形貌发生变化填 充在所述第一过孔401和所述第二过孔402中，形成位于除像素区域外且至少覆盖所述第一过孔401和所述第二过孔402的所述光刻胶层图案50。
例如，可以在150-180℃的温度下，对所述第一光刻胶完全保留部分50a1的光刻胶进行130-200秒的处理，以使所述第一光刻胶完全保留部分50a1的光刻胶融化而使第一过孔401和第二过孔402周边的光刻胶流到所述第一过孔401和第二过孔402中，即：经过上述工艺的处理，所述第一光刻胶完全保留部分50a1的光刻胶的形貌发生了变化，而使光刻胶可以填充在所述第一过孔401和所述第二过孔402中，形成位于除像素区域外且至少覆盖所述第一过孔401和所述第二过孔402的所述光刻胶层图案50。
需要说明的是，在本步骤中，所述第一光刻胶完全保留部分50a1与所述光刻胶层图案50的区别在于，在第一过孔401和第二过孔402区域是否有覆盖第一过孔401和第二过孔402的光刻胶。
当然，由于采用湿法刻蚀工艺刻蚀去除所述第一光刻胶完全去除部分的所述刻蚀阻挡层薄膜时，也会使形成的刻蚀阻挡层图案40的边界相对第一光刻胶完全保留部分50a1向内缩进，因而在固化后所述光刻胶层图案50也会把相对其向内缩进的刻蚀阻挡层图案40覆盖在内。
通过上述步骤S101-S105，可以在形成所述刻蚀阻挡层图案40的过程中，利用位于所述刻蚀阻挡层图案40上方的第一光刻胶完全保留部分50a1的光刻胶，来简单的通过固化工艺形成所述光刻胶层图案50，使得工艺相对简单，无需增加额外的构图工艺次数。
S106、如图6所示，在形成有所述光刻胶层图案50的基板上依次形成透明导电层70a和第二光刻胶层50b。
S107、如图7所示，采用普通掩模板对形成有所述第二光刻胶层50b的基板进行曝光、显影后，形成第二光刻胶完全保留部分50b1和第二光刻胶完全去除部分(图7中未标识出)；其中，所述第二光刻胶完全保留部分50b1对应所述像素区域，所述第二光刻胶完全去除部分对应其他区域。
S108、如图8所示，采用刻蚀工艺去除所述第二光刻胶完全去除部分的所述透明导电层薄膜，形成所述像素电极图案70，并露出所述光刻胶层图案50。
S109、如图9所示，采用剥离工艺去除所述光刻胶层图案50和所述第 二光刻胶完全保留部分50b1的光刻胶，露出所述第一过孔401和所述第二过孔402。
在上述步骤S106-S109中，由于在像素电极图案70下方没有形成所述光刻胶层图案50，因而，即使在所述光刻胶层图案50上方形成透明导电层薄膜，也可以在形成像素电极图案70之后，将所述光刻胶层图案50与位于所述像素电极图案70上方的第二光刻胶完全保留部分50b1的光刻胶一起去除。
S110、如图10所示，在形成有所述像素电极图案70的基板上，形成源极图案801和漏极图案802。
例如，所述源极图案801通过所述第一过孔401与所述金属氧化物半导体有源层图案30相连，所述漏极图案802通过所述第二过孔402与所述金属氧化物半导体有源层图案30相连，且所述漏极图案802与所述像素电极图案70相连。
所述源极图案801和所述漏极图案802可以采用具有低电阻特性且活性较强的例如Cu材料。
当然，若该阵列基板01仅形成像素电极70，则为了保护源极图案801和漏极图案802，还可以在形成源极图案801和漏极图案802后，形成保护层。
在上述基础上，考虑到高级超维场转换技术可以提高显示面板的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点，因此，如图11所示，所述方法还包括：形成钝化层图案90和公共电极图案100。
当然，对于上述步骤S102-S105，也可以通过如下步骤来实现：
S202、如图3所示，在形成有所述栅极图案10、所述栅绝缘层图案20、所述金属氧化物半导体有源层图案30的基板上依次形成刻蚀阻挡层40a和第一光刻胶层50a。
S203、如图12所示，采用半色调掩模板60或灰阶掩模板对形成有所述第一光刻胶层50a的基板进行曝光、显影后，形成第三光刻胶完全保留部分50a2、第三光刻胶半保留部分50a3和第三光刻胶完全去除部分50a4；其中，所述第三光刻胶完全去除部分50a4至少对应像素区域，所述第三光刻胶半保留部分50a3对应所述第一过孔401和所述第二过孔402的区域，所述第三光 刻胶完全保留部分50a2对应其他区域。
所述第一过孔401和所述第二过孔402用于分别使源极图案801和漏极图案802与所述金属氧化物半导体有源层图案30相连。
参考图12所示，所述半色调掩模板60包括完全不透明部分601、半透明部分602、完全透明部分603；即：半色调掩模板60是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于此，所述半色调掩模板60的工作原理说明如下：通过控制所述半色调掩模板60上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使第一光刻胶层50a进行有选择性的曝光、显影后，形成与所述半色调掩模板60的完全不透明部分601、半透明部分602以及完全透明部分603分别对应的第三光刻胶完全保留部分50a2、第三光刻胶半保留部分50a3、第三光刻胶完全去除部分50a4。
所述灰阶掩模板的原理与所述半色调掩模板60的原理类似。
本发明所有实施例中所指的所述光刻胶均为正性胶，负性胶的情况与此相似，在此不再赘述。
S204、如图13所示，采用刻蚀工艺去除所述第三光刻胶完全去除部分50a4的所述刻蚀阻挡层薄膜。
S205、如图14所示，采用灰化工艺去除所述第三光刻胶半保留部分50a3的光刻胶，并刻蚀所述第一过孔401和所述第二过孔402区域的所述刻蚀阻挡层薄膜，形成包括所述第一过孔401和所述第二过孔402的所述刻蚀阻挡层图案40。
在本步骤中，优选采用湿法刻蚀工艺去除所述第一过孔401和所述第二过孔402区域的所述刻蚀阻挡层薄膜，使所述第一过孔401的直径大于与所述第一过孔401对应的所述第三光刻胶完全保留部分50a2之间的间隙，使所述第二过孔402的直径大于与所述第二过孔402对应的所述第三光刻胶完全保留部分50a2之间的间隙。
这样，在后续步骤S206中，在对所述第三光刻胶完全保留部分50a2的光刻胶进行固化处理时，可以更容易使光刻胶填充到所述第一过孔401和第二过孔402中。
S206、参考图5所示，对所述第三光刻胶完全保留部分50a2的光刻胶进行固化处理，以使所述第三光刻胶完全保留部分50a2的光刻胶形貌发生变化填充在所述第一过孔401和所述第一过孔402中，形成所述光刻胶层图案50。
基于上述描述，相比步骤S202-S206，步骤S102-S105工序更为简单，因此，本发明实施例在形成刻蚀阻挡层40和光刻胶层50时，优选采用普通掩模板来实现。
针对第二种方式，本发明实施例提供一示例以详细描述阵列基板的制备过程。
如图15所示，该制备方法例如包括如下步骤：
S301、参考图3所示，在衬底基板上形成栅极图案10、栅绝缘层图案20、金属氧化物半导体有源层图案30。
S302、如图16所示，在形成有所述栅极图案10、所述栅绝缘层图案20、所述金属氧化物半导体有源层图案30的基板上形成刻蚀阻挡层40a。
S303、如图16所示，在形成有所述刻蚀阻挡层40a的基板上，形成像素电极图案70。
S304、如图16所示，在形成有所述像素电极图案70的基板上，形成第四光刻胶层50c。
S305、如图17所示，采用普通模板对形成有所述第四光刻胶层50c的基板进行曝光、显影后，形成第四光刻胶完全保留部分50c1和第四光刻胶完全去除部分；其中，所述第四光刻胶完全去除部分对应第一过孔401和第二过孔402的区域，所述第四光刻胶完全保留部分50c1对应其他区域。
S306、如图18所示，采用刻蚀工艺去除所述第四光刻胶完全去除部分的所述刻蚀阻挡层薄膜，形成包括第一过孔401和第二过孔402的所述刻蚀阻挡层图案40；并剥离所述第四光刻胶完全保留部分50c1的光刻胶。
S307、如图19所示，在形成有所述像素电极图案70和所述刻蚀阻挡层图案40的基板上，形成源极图案801和漏极图案802。
例如，所述源极图案801通过所述第一过孔401与所述金属氧化物半导 体有源层图案30相连，所述漏极图案802通过所述第二过孔402与所述金属氧化物半导体有源层图案30相连，且所述漏极图案802与所述像素电极图案70相连。
在上述基础上，考虑到高级超维场转换技术可以提高显示面板的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点，因此，如图20所示，所述方法还包括：形成钝化层图案90和公共电极图案100。
本发明实施例还提供了一种阵列基板01，如图10和图19所示，该阵列基板01包括：衬底基板、依次设置在所述衬底基板上的栅极图案10、栅绝缘层图案20、金属氧化物半导体有源层图案30、刻蚀阻挡层图案40、像素电极图案70、以及源极图案801和漏极图案802。
例如，所述刻蚀阻挡层图案40包括第一过孔401和第二过孔402，所述第一过孔401和所述第二过孔402用于分别使所述源极图案801和所述漏极图案802与所述金属氧化物半导体有源层图案30相连；所述像素电极图案70和所述源极图案801或所述漏极图案802相连，且与所述像素电极图案70相连的所述源极图案801或所述漏极图案802的部分覆盖在所述像素电极图案70上方。
当然，所述阵列基板还可以包括与所述栅极图案10同层的栅线、栅线引线，与所述源极图案801和漏极图案802同层的数据线、数据线引线等，且所述栅极图案10、栅线、栅线引线、源极图案801和漏极图案802、数据线、数据线引线等均可以采用采用具有低电阻特性且活性较强的例如Cu材料。
由于Cu在自然界的储量比较丰富且其是较好的低电阻导电材料，因此，本发明实施例中优选将所述栅极图案10、所述源极图案801和所述漏极图案802的材质设置为Cu。
一方面，通过采用金属氧化物半导体有源层图案30以及具有低电阻特性的电极可以制造出分辨率更高、性能更好，且尺寸较大的阵列基板；另一方面，通过先形成像素电极图案70后形成源极图案801和漏极图案802，相对现有技术中先形成源极图案801和漏极图案802后形成像素电极图案70，可以避免具有低电阻特性的材料由于其活性较强而使所述源极图案801和漏极图案802的表面氧化而导致像素电极图案70无法与源极图案801或漏极图案 802连接的问题。
如图10所示，在所述像素电极图案70下方不包括所述刻蚀阻挡层图案40。
这样，便可以在形成所述刻蚀阻挡层图案40的过程中，利用位于所述刻蚀阻挡层图案40上方的光刻胶完全保留部分的光刻胶，来简单的通过固化工艺形成所述光刻胶层图案50，使得工艺相对简单，无需增加额外的构图工艺次数。
进一步的，考虑到高级超维场转换技术可以提高显示面板的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点，因此，如图11和图20所示，所述阵列基板01还可以包括位于所述源极图案801和所述漏极图案802上方的钝化层图案90和公共电极图案100。
本发明实施例还提供一种显示装置，包括上述的阵列基板01。
本发明实施例所提供的显示装置可以为：液晶面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
需要说明的是，尽管上述实施例和附图中，以薄膜晶体管的漏极图案802与像素电极图案70相连为例进行了说明，然而本领域的技术人员应当明白，由于薄膜晶体管的源极图案801和漏极图案802在结构和组成上的可互换性，也可以将源极图案801与像素电极图案70相连，将漏极图案802与数据线相连，这属于本发明的上述实施例的等同变换。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。
本申请基于并且要求于2014年7月31日递交的中国专利申请第201410373777.2号的优先权，在此全文引用上述中国专利申请公开的内容。

Claims (16)

  1. 一种阵列基板的制备方法，包括：
    在衬底基板上形成栅极图案、栅绝缘层图案、金属氧化物半导体有源层图案；
    形成刻蚀阻挡层；
    先形成像素电极图案，再形成源极图案和漏极图案；
    其中，所述像素电极图案通过所述源极图案或者漏极图案与所述金属氧化物半导体有源层图案连接。
  2. 根据权利要求1所述的方法，其中在形成所述刻蚀阻挡层之后并且形成所述像素电极图案之前，所述方法还包括：
    对所述刻蚀阻挡层进行一次构图工艺处理，形成包括第一过孔和第二过孔的刻蚀阻挡层图案，并形成位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的光刻胶层图案。
  3. 根据权利要求2所述的方法，其中所述先形成像素电极图案，再形成源极图案和漏极图案，包括：
    在形成有所述光刻胶层图案的基板上，形成位于所述像素区域的所述像素电极图案；并去除所述光刻胶层图案，露出所述第一过孔和所述第二过孔；
    在形成有所述像素电极图案的基板上形成所述源极图案和所述漏极图案；所述源极图案通过所述第一过孔与所述金属氧化物半导体有源层图案相连，所述漏极图案通过所述第二过孔与所述金属氧化物半导体有源层图案相连，所述源极图案或所述漏极图案与所述像素电极图案相连。
  4. 根据权利要求1所述的方法，其中在形成所述像素电极图案之后并且形成所述源极图案和所述漏极图案之前，所述方法还包括：
    对所述刻蚀阻挡层进行一次构图工艺，形成包括所述第一过孔和所述第二过孔的刻蚀阻挡层图案。
  5. 根据权利要求1所述的方法，其中所述形成源极图案和漏极图案包括：
    在形成有所述像素电极图案的基板上形成所述源极图案和所述漏极图案；所述源极图案通过所述第一过孔与所述金属氧化物半导体有源层图案相连，所述漏极图案通过所述第二过孔与所述金属氧化物半导体有源层图案相 连，所述源极图案或所述漏极图案与所述像素电极图案相连。
  6. 根据权利要求2所述的方法，其中所述对所述刻蚀阻挡层进行一次构图工艺处理，形成包括第一过孔和第二过孔的刻蚀阻挡层图案，并形成位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的光刻胶层图案，包括：
    在所述刻蚀阻挡层上形成第一光刻胶层；
    采用掩模板对形成有所述第一光刻胶层的基板进行曝光、显影后，形成第一光刻胶完全保留部分和第一光刻胶完全去除部分；其中，所述第一光刻胶完全去除部分至少对应像素区域以及所述第一过孔和所述第二过孔的区域，所述第一光刻胶完全保留部分对应剩余区域；
    采用刻蚀工艺去除所述第一光刻胶完全去除部分的刻蚀阻挡层薄膜，形成所述刻蚀阻挡层图案；
    对所述第一光刻胶完全保留部分的光刻胶进行固化处理，以使所述第一光刻胶完全保留部分的光刻胶填充在所述第一过孔和所述第二过孔中，形成位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的所述光刻胶层图案。
  7. 根据权利要求5所述的方法，其中所述采用刻蚀工艺去除所述第一光刻胶完全去除部分的刻蚀阻挡层薄膜，包括：
    采用湿法刻蚀工艺去除所述第一光刻胶完全去除部分的所述刻蚀阻挡层薄膜，使所述第一过孔的直径大于与所述第一过孔对应的所述第一光刻胶完全保留部分之间的间隙，使所述第二过孔的直径大于与所述第二过孔对应的所述第一光刻胶完全保留部分之间的间隙。
  8. 根据权利要求5所述的方法，其中所述对所述第一光刻胶完全保留部分的光刻胶进行固化处理，以使所述第一光刻胶完全保留部分的光刻胶填充在所述第一过孔和所述第二过孔中，形成位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的所述光刻胶层图案，包括：
    在150-180℃的温度下，对所述第一光刻胶完全保留部分的光刻胶进行130-200秒的处理，以使所述第一光刻胶完全保留部分的光刻胶填充在所述第一过孔和所述第二过孔中，形成位于除像素区域外且至少覆盖所述第一过孔和所述第二过孔的所述光刻胶层图案。
  9. 根据权利要求3所述的方法，其中所述在形成有所述光刻胶层图案的基板上，形成位于所述像素区域的所述像素电极图案，并去除所述光刻胶层图案，露出所述第一过孔和所述第二过孔，包括：
    在形成有所述光刻胶层图案的基板上依次形成透明导电层和第二光刻胶层；
    采用掩模板对形成有所述第二光刻胶层的基板进行曝光、显影后，形成第二光刻胶完全保留部分和第二光刻胶完全去除部分；其中，所述第二光刻胶完全保留部分对应所述像素区域，所述第二光刻胶完全去除部分对应剩余区域；
    采用刻蚀工艺去除所述第二光刻胶完全去除部分的透明导电层薄膜，形成所述像素电极图案，并露出所述光刻胶层图案；
    采用剥离工艺去除所述光刻胶层图案和所述第二光刻胶完全保留部分的光刻胶，露出所述第一过孔和所述第二过孔。
  10. 根据权利要求1至9任一项所述的方法，还包括：形成钝化层图案和公共电极图案。
  11. 根据权利要求1至9任一项所述的方法，其中所述栅极图案、所述源极图案和所述漏极图案的材质均为Cu。
  12. 一种阵列基板，包括：衬底基板、依次设置在所述衬底基板上的栅极图案、栅绝缘层图案、金属氧化物半导体有源层图案、刻蚀阻挡层图案、像素电极图案、以及源极图案和漏极图案；
    其中，所述刻蚀阻挡层图案包括第一过孔和第二过孔，所述第一过孔和所述第二过孔构造为分别使所述源极图案和所述漏极图案与所述金属氧化物半导体有源层图案相连；
    所述像素电极图案和所述源极图案或所述漏极图案相连，且与所述像素电极图案相连的所述源极图案或所述漏极图案的部分覆盖在所述像素电极图案上方。
  13. 根据权利要求12所述的阵列基板，其中在所述像素电极图案下方不包括所述刻蚀阻挡层图案。
  14. 根据权利要求12所述的阵列基板，还包括位于所述源极图案和所述漏极图案上方的钝化层图案和公共电极图案。
  15. 根据权利要求12至14任一项所述的阵列基板，其中所述栅极图案、所述源极图案和所述漏极图案的材质均为Cu。
  16. 一种显示装置，包括权利要求12至15任一项所述的阵列基板。
PCT/CN2014/091906 2014-07-31 2014-11-21 阵列基板及其制备方法、显示装置 WO2016015415A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/772,876 US10910498B2 (en) 2014-07-31 2014-11-21 Array substrate, method for fabricating the same and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410373777.2A CN104157613B (zh) 2014-07-31 2014-07-31 一种阵列基板的制备方法
CN201410373777.2 2014-07-31

Publications (1)

Publication Number Publication Date
WO2016015415A1 true WO2016015415A1 (zh) 2016-02-04

Family

ID=51883086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/091906 WO2016015415A1 (zh) 2014-07-31 2014-11-21 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10910498B2 (zh)
CN (1) CN104157613B (zh)
WO (1) WO2016015415A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
CN107195659B (zh) * 2017-05-27 2020-07-24 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110096169B (zh) 2018-01-30 2021-01-22 京东方科技集团股份有限公司 触控基板及其制造方法、电子装置
CN108573928B (zh) * 2018-04-13 2020-12-29 Tcl华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN113690180B (zh) * 2021-08-13 2024-03-12 昆山龙腾光电股份有限公司 阵列基板及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995182B2 (en) * 2001-01-18 2011-08-09 Lg Display Co., Ltd. Array substrate for a liquid crystal display device and method of manufacturing the same
CN102419499A (zh) * 2010-09-28 2012-04-18 株式会社日立显示器 液晶显示装置
CN102629589A (zh) * 2011-12-27 2012-08-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103186002A (zh) * 2011-12-27 2013-07-03 群康科技(深圳)有限公司 显示装置以及包含其的影像显示系统
CN104157613A (zh) * 2014-07-31 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
KR100941208B1 (ko) * 2002-12-24 2010-02-10 동부일렉트로닉스 주식회사 반도체 제조 공정중 듀얼 다마신 패턴 형성 방법
KR100558985B1 (ko) * 2003-06-27 2006-03-10 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
TWM387373U (en) * 2010-01-15 2010-08-21 Chunghwa Picture Tubes Co Pixel structure
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
CN102236179B (zh) * 2010-05-07 2014-03-19 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20120129593A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101833235B1 (ko) * 2011-07-14 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995182B2 (en) * 2001-01-18 2011-08-09 Lg Display Co., Ltd. Array substrate for a liquid crystal display device and method of manufacturing the same
CN102419499A (zh) * 2010-09-28 2012-04-18 株式会社日立显示器 液晶显示装置
CN102629589A (zh) * 2011-12-27 2012-08-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103186002A (zh) * 2011-12-27 2013-07-03 群康科技(深圳)有限公司 显示装置以及包含其的影像显示系统
CN104157613A (zh) * 2014-07-31 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN104157613B (zh) 2017-03-08
US20160197191A1 (en) 2016-07-07
CN104157613A (zh) 2014-11-19
US10910498B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
WO2016015415A1 (zh) 阵列基板及其制备方法、显示装置
US9520422B2 (en) Oxide thin film transistor and manufacturing method thereof, array substrate and display device
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
US9147700B2 (en) Manufacturing method of array substrate
WO2018201770A1 (zh) 阵列基板及其制备方法、显示装置
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2016192476A1 (zh) 一种阵列基板及其制备方法、显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
TW201334034A (zh) 主動陣列基板的製造方法
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
TWI545734B (zh) 畫素結構與其製造方法
WO2019091182A1 (zh) 阵列基板及其制作方法、显示装置
CN107735853B (zh) 薄膜晶体管制造方法及阵列基板
US20160109739A1 (en) Manufacturing method of tft array substrate, tft array substrate and display device
CN111446264A (zh) 阵列基板及其制造方法
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
US20150171118A1 (en) Display substrate and method of manufacturing the display substrate
CN107170710B (zh) 阵列基板的制备方法
TWI459447B (zh) 顯示面板及其製作方法
WO2015096393A1 (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14772876

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14898535

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 23/06/2017)

122 Ep: pct application non-entry in european phase

Ref document number: 14898535

Country of ref document: EP

Kind code of ref document: A1