CN102629589A

CN102629589A - 一种阵列基板及其制作方法和显示装置

Info

Publication number: CN102629589A
Application number: CN2011104450653A
Authority: CN
Inventors: 金原奭; 金永珉
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2011-12-27
Filing date: 2011-12-27
Publication date: 2012-08-08
Anticipated expiration: 2031-12-27
Also published as: CN102629589B

Abstract

本发明实施例涉及显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置，包括：在形成有栅线、栅极和栅极绝缘层的基板上，依次制作公共电极层、第二绝缘层和像素电极层；在形成有所述公共电极层和像素电极层的基板上，依次制作有源层、源/漏电极层和钝化层。使用本发明实施例提供的阵列基板及其制作方法和显示装置，可以确保阵列基板上薄膜晶体管的阈值电压的均一性。

Description

一种阵列基板及其制作方法和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置。

背景技术

随着3D电视及高分辨率移动设备的需求不断增加，相比传统的基于非晶硅(a-Si)的器件，需要具有更快的电子迁移率、更稳定的电气特性的器件。根据此需求，低温多晶硅(LTPS)及其他半导体材料正在兴起。其中，氧化物(Oxide)系列材料由于容易改造和渗入的因素，成为业界积极地研究和开发的对象。

按照面板的不同模式，氧化物薄膜晶体管(Oxide TFT)的工艺需要差别化地进行。如图1所示，现有技术中的一种薄膜晶体管阵列基板的结构为：基材11、位于基材11上的栅极12、位于基材11和栅极12上的栅极绝缘层13、位于栅极绝缘层13上的像素电极层14和有源层15、位于有源层15上的刻蚀阻挡层16、位于像素电极层14和有源层15上的源/漏电极层17、位于像素电极层14、源/漏电极层17和刻蚀阻挡层16上的钝化层18、以及位于钝化层18上的公共电极层19。其中，有源层15采用氧化物系列材料。

在现有技术中，在形成图1中的有源层15后，需要再进行像素电极层14的制作，像素电极层一般使用ITO(Indium Tin Oxide，氧化铟锡)材料。而在形成像素电极层14的过程中，通常采用等离子工艺或热工艺，会对有源层15中的氧化物材料产生影响，如对氧化物材料中的载流子速率产生影响，进而对氧化物薄膜晶体管的阈值电压的均一性产生影响。

因此，现有技术中的氧化物阵列基板存在缺陷，需要进一步的改进。

发明内容

本发明实施例提供的一种阵列基板及其制作方法和显示装置，可以确保薄膜晶体管的阈值电压的均一性。

本发明实施例提供了一种阵列基板的制作方法，包括：

在形成有栅线、栅极和栅极绝缘层的基板上，依次制作公共电极层、第二绝缘层和像素电极层；

在形成有所述公共电极层和像素电极层的基板上，依次制作有源层、源/漏电极层和钝化层。

优选的，在所述形成有栅线、栅极和栅极绝缘层的基板上，依次制作公共电极层、第二绝缘层和像素电极层，包括：

在形成有栅线、栅极和栅极绝缘层的基板上，形成公共电极层并通过构图工艺形成公共电极的图案；

在所述公共电极层上形成第二绝缘层；

在所述第二绝缘层上，形成像素电极层并通过构图工艺形成像素电极的图案；

在制作所述有源层之后且在制作所述源/漏电极层之前，还包括：

在所述有源层上，形成刻蚀阻挡层并通过构图工艺形成刻蚀阻挡层的图案；

在所述刻蚀阻挡层上，通过构图工艺形成源/漏电极层图形，且源电极层和漏电极分别层处于刻蚀阻挡层的两侧，且漏电极层与像素电极层直接接触；

在所述源/漏电极层和所述像素电极层上，形成钝化层，且通过构图工艺形成钝化层过孔，所述过孔位于外围数据线引线区和栅线引线区；

第二绝缘层之上的像素电极为狭缝状电极；进一步地，公共电极与像素电极可均为狭缝状电极，且在垂直方向上，公共电极与像素电极有重叠区域；

在形成公共电极层和像素电极层后，通过构图工艺形成有源层，有源层的材料优选具有高迁移率的金属氧化物；

本发明实施例提供了一种阵列基板，采用上述阵列基板的制作方法制作。

本发明实施例提供了一种显示装置，包括上述阵列基板。

本发明实施例提供的阵列基板及其制作方法和显示装置，用于在形成有栅线、栅极和栅极绝缘层的基板上依次制作公共电极层、第二绝缘层和像素电极层之后，形成有源层、源/漏电极层和钝化层；优选的，在所述有源层上形成刻蚀阻挡层。使用本发明实施例提供的阵列基板及其制作方法和显示装置，通过改变薄膜晶体管的制作工艺，先制作公共电极层和像素电极层后再制作有源层，由此，可以防止像素电极制作过程中的等离子工艺或热工艺对器件载流子的影响，而且，避免了消耗氧化物材料制作的有源层中的氧元素，进而确保氧化物薄膜晶体管的阈值电压的均一性。

附图说明

图1为现有技术中一般薄膜晶体管阵列基板的结构示意图；

图2为本发明实施例中薄膜晶体管的制作方法的流程示意图；

图3为本发明另一实施例中薄膜晶体管阵列基板的结构示意图；

图4a至图4i为本发明实施例中薄膜晶体管阵列基板的制作过程示意图。

具体实施方式

下面结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。

为了解决现有技术存在的问题，本发明实施例提供了一种阵列基板的制作方法，如图2所示，包括以下步骤：

步骤201、在形成有栅线、栅极和栅极绝缘层的基板上，依次制作公共电极层、第二绝缘层和像素电极层；

步骤202、在公共电极层和像素电极层形成后，依次制作有源层、源/漏电极层和钝化层；

具体的，现有技术中在制作有源层后，再制作像素电极层，导致形成像素电极层过程中，如磁控溅射等工艺或热工艺，等离子或高温会对有源层的氧化物材料产生影响，如对氧化物材料中的载流子速率产生影响，进而对氧化物薄膜晶体管的阈值电压的均一性产生影响。对此，本发明实施例中先制作完成像素电极层和公共电极层后，再制作有源层，即可以采用以下方式制作该阵列基板：

在基板上形成栅线和栅极；在栅线和栅极上形成栅极绝缘层；在栅极绝缘层上形成公共电极层；在公共电极层上形成第二绝缘层；在第二绝缘层上形成像素电极层。然后，再制作有源层；在有源层上形成刻蚀阻挡层；在像素电极层和有源层上形成源/漏电极层，漏电极与像素电极直接接触；在像素电极层、源/漏电极层和有源层上形成钝化层，在阵列基板的外围引线区形成钝化层过孔，暴露出栅线引线和数据线引线。

其中，置于第二绝缘层上的像素电极层为狭缝状电极。较佳的，公共电极层和像素电极层均为狭缝状电极，且在垂直方向具有重叠。

上述源/漏电极层中源电极和漏电极分别位于刻蚀阻挡层的两侧，且漏电极与第二绝缘层上的像素电极直接接触。

较佳的，公共电极层和像素电极层由透明金属或透明金属氧化物制成。优选的，公共电极层和像素电极层由氧化铟锡等透明材料制成。

通过上述描述，可以看出，本发明实施例提供的薄膜晶体管阵列基板的制作方法，通过改变薄膜晶体管的制作工艺，先制作公共电极层和像素电极层后再制作有源层，由此，可以防止等磁控溅射等工艺或热工艺对器件载流子的影响，进而确保氧化物薄膜晶体管的阈值电压的均一性。

基于同一发明构想，本发明实施例提供了一种阵列基板，采用上述方法制作，如图3所示，其具体包括：

形成在基板1上的栅极2；

形成在基板1和栅极2上的栅极绝缘层3；

形成在栅极绝缘层3上的公共电极层4；

形成在公共电极层4上的第二绝缘层5；

形成在第二绝缘层5上的像素电极层6和有源层7；其中，有源层7在像素电极层6之后制作得到；

位于有源层7上的刻蚀阻挡层8；

形成在像素电极层6和有源层7上的源/漏电极层9；

形成在像素电极层6、源/漏电极层9和有源层7上的钝化层10。

具体的，基于图3所示的阵列基板结构，可以在制作完成公共电极层和像素电极层后再制作有源层。其中，该有源层可以为金属氧化物材料制成。

并且，上述源/漏电极层9中源电极层91和漏电极层92分别位于刻蚀阻挡层8的两侧，且漏电极层92与像素电极层直接接触。较佳的，公共电极层和像素电极层由透明金属或透明金属氧化物制成。优选的，公共电极层和像素电极层由氧化铟锡材料制成。

其中，像素电极层为狭缝状电极，也就是置于第二栅极绝缘层上的像素电极层为狭缝状电极。较佳的，公共电极层和像素电极层可均为狭缝状电极，且在垂直方向具有重叠。

此外，也可以根据实际需要在钝化层、源/漏电极层和栅极绝缘层形成过孔。该过孔可以使用干法刻蚀而成，也可以使用湿法刻蚀而成。

上述栅极2可以是钕化铝、或铝、或铜、或钼、或钨化钼、或铬制作的单层膜；或者是钕化铝、或铝、或铜、或钼、或钨化钼、或铬任意组合制作的复合膜。

栅极绝缘层3和第二绝缘层5可以为氮化硅、或氧化硅制作的单层膜；或者为氮化硅和氧化硅的组合制作的复合膜。

源/漏电极层9可以为钼、或钨化钼、或铬制作的单层膜；或者为钼、或钨化钼、或铬任意组合制作的复合膜。

公共电极层4和像素电极层6为氧化铟锡单层膜或氧化铟锌单层膜、或者氧化铟锡和氧化铟锌的复合膜。

通过上述描述，可以看出，本发明实施例提供的阵列基板，通过改变薄膜晶体管的制作工艺，先制作公共电极层和像素电极层后再制作有源层，由此，可以防止等离子工艺或热工艺对器件载流子的影响，进而确保氧化物薄膜晶体管的阈值电压的均一性。

下面通过具体实施例对本发明实施例提供的薄膜晶体管的制作方法进行详细描述。

如图4a所示，在基板1上沉积、并通过掩膜和刻蚀工艺形成栅极2；

如图4b所示，在基板1和栅极2上覆盖一层氮化硅或氧化硅作为栅极绝缘层3；

如图4c所示，在栅极绝缘层3上覆盖一层ITO，通过掩膜和刻蚀工艺形成公共电极层4；

如图4d所示，在公共电极层4上形成第二绝缘层5，其与栅极绝缘层3的材料可以相同；

如图4e所示，在第二栅极绝缘层5上通过沉积、曝光和刻蚀等工艺形成预定图形的像素电极层6；在本实施例中，所述预定图形的像素电极层为狭缝状电极；

如图4f所示，在第二绝缘层5上通过沉积、曝光和刻蚀等工艺形成预定图形的有源层7，该有源层7由氧化物材料制成而且与像素电极层6相分离；

如图4g所示，在有源层7上形成刻蚀阻挡层8，该刻蚀阻挡层8可以位于有源层7的中部，以便后续源/漏电极层可以与有源层7接触；

如图4h所示，通过沉积、曝光和刻蚀等工艺，在像素电极层6和有源层7上形成源/漏电极层9，该源/漏电极层9中源电极层91和漏电极层92分别位于刻蚀阻挡层8的两侧，且漏电极层92与像素电极层6直接接触；

如图4i所示，在像素电极层6、源/漏电极层9和有源层7上的钝化层10，通过曝光、刻蚀制作过孔，以暴露出外围引线区的栅线引线和数据线引线区域。

通过上述描述，可以看出，本发明实施例提供的阵列基板的制作方法，通过改变阵列基板的制作工艺，先制作公共电极层和像素电极层后再制作有源层，由此，可以防止磁控溅射工艺或热工艺中等离子或高温对器件载流子的影响，进而确保氧化物薄膜晶体管的阈值电压的均一性。

基于同一发明构想，本发明实施例还提供了一种显示装置，包括图3所示的上述阵列基板。该显示装置可以为液晶面板、液晶显示器、OLED显示器、电视、手机、电子纸等一切显示装置。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种阵列基板的制作方法，其特征在于，包括：

2.如权利要求1所述的制作方法，其特征在于，所述在形成有栅线、栅极和栅极绝缘层的基板上，依次制作公共电极层、第二绝缘层和像素电极层，包括：

在所述公共电极层上形成第二绝缘层；

在所述第二绝缘层上，形成像素电极层并通过构图工艺形成像素电极的图案。

3.如权利要求1所述的制作方法，其特征在于，在制作所述有源层之后且在制作所述源/漏电极层之前，还包括：

在所述有源层上，形成刻蚀阻挡层并通过构图工艺形成刻蚀阻挡层的图案。

4.如权利要求3所述的制作方法，其特征在于，所述制作源/漏电极层的过程包括：

在所述刻蚀阻挡层上，通过构图工艺形成源/漏电极层图形，且源电极层和漏电极层分别处于所述刻蚀阻挡层的两侧，且所述漏电极层与像素电极层直接接触。

5.如权利要求1所述的制作方法，其特征在于，所述制作钝化层的过程，包括：

在所述源/漏电极层和所述像素电极层上形成钝化层，且通过构图工艺形成钝化层过孔，所述过孔位于外围数据线引线区和栅线引线区。

6.如权利要求1至5中任一项所述的制作方法，其特征在于，置于所述第二绝缘层之上的像素电极为狭缝状电极。

7.如权利要求6所述的制作方法，其特征在于，所述公共电极和像素电极均为狭缝状电极，且在垂直方向具有重叠区域。

8.如权利要求1至5中任一项所述的制作方法，其特征在于，所述有源层采用金属氧化物。

9.一种阵列基板，其特征在于，所述阵列基板采用权利要求1至8中任一项所述的方法制作得到。

10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。