CN103413834A - 一种薄膜晶体管及其制作方法、阵列基板及显示装置 - Google Patents
一种薄膜晶体管及其制作方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN103413834A CN103413834A CN2013103168851A CN201310316885A CN103413834A CN 103413834 A CN103413834 A CN 103413834A CN 2013103168851 A CN2013103168851 A CN 2013103168851A CN 201310316885 A CN201310316885 A CN 201310316885A CN 103413834 A CN103413834 A CN 103413834A
- Authority
- CN
- China
- Prior art keywords
- electrode
- grid
- active layer
- film transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000009413 insulation Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 37
- 239000000203 mixture Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 121
- 239000010408 film Substances 0.000 description 13
- 238000002360 preparation method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007600 charging Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910000809 Alumel Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种薄膜晶体管及其制作方法、阵列基板及显示装置，涉及显示技术领域。解决了现有的薄膜晶体管受限于制作工艺，沟道长度大，薄膜晶体管的开态电流小的问题。一种薄膜晶体管，包括设置在衬底基板上的栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极；其中，沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触；其中，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板及显示装置。
背景技术
现有的液晶显示面板，包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶。如图1所示，液晶显示器中的阵列基板包括：衬底基板1以及多条交叉设置的栅线2和数据线4，其中栅线2和数据线4形成多个像素单元，每个像素单元对应设置有一个起开关作用的薄膜晶体管3。参照图2所示的薄膜晶体管的剖视图，薄膜晶体管3包括：设置在衬底基板1上的栅极31、栅绝缘层7、有源层8以及位于有源层8上方栅极两侧的漏极33和源极32。其中所述栅极31和栅线2相连，源极32和数据线4相连。当栅线2向栅极31提供栅极信号，数据线4向源极32提供数据信号，则薄膜晶体管3的漏极33导通，向与漏极33相连的像素电极5充电，以实现显示。
由于TFT的开态电流与沟道长度成反比，即沟道长度越小，TFT的开态电流越大，则漏极的电流越大。这里沟道长度即为源极和漏极的距离，如图2中沟道长度为b。现有的TFT的沟道长度一般最小能做到3～4um，受限于现有的制作工艺，导致TFT的开态电流不能太大。
发明内容
本发明的实施例提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，所述薄膜晶体管可有效缩短沟道的长度，提高开态电流，进而可以缩短充电时间。
为达到上述目的，本发明的实施例采用如下技术方案；
本发明实施例提供了一种薄膜晶体管，包括设置在衬底基板上的栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极；其中，沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触;所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
可选的，所述第一电极为漏极，所述第二电极为源极。
可选的，所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过设置于所述栅绝缘层上的第一过孔与所述有源层接触。
可选的，还包括：栅极辅助电极，所述栅极辅助电极设置在栅绝缘层的上面，且所述栅极辅助电极通过设置于所述栅绝缘层上的第二过孔与栅极电连接。
可选的，所述漏极、有源层和源极依次重合叠置且直接接触。
可选的，沿垂直所述衬底基板的方向，所述有源层包括位于中间的非晶硅半导体层、以及位于所述非晶硅半导体层两侧的欧姆接触层。
可选的，所述栅绝缘层采用介电常数为3-15的材料。
本发明实施例提供了一种阵列基板，包括本发明实施例提供的任一所述的薄膜晶体管。
可选的，还包括像素电极，所述第一电极为漏极，栅绝缘层设置在漏极和像素电极之间，所述像素电极通过设置在栅绝缘层上的第三过孔与漏极电连接。
可选的，还包括像素电极，所述第一电极为漏极，所述像素电极设置在所述漏极的下面，与所述漏极直接接触。
本发明实施例提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。
本发明实施例提供了一种薄膜晶体管的制作方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极的步骤；其中，沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触；其中，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
可选的，所述栅极与所述第一电极通过一次构图工艺形成。
可选的，所述第一电极为漏极，第二电极为源极。
可选的，还包括：形成栅极辅助电极的步骤。
可选的，所述栅极辅助电极与所述第二电极通过一次构图工艺形成。
本发明实施例提供的一种薄膜晶体管及其制作方法、阵列基板及显示装置，所述薄膜晶体管沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触；其中，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此可以通过合理设置位于所述源极和漏极之间的有源层厚度，以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
附图说明
图1为现有的阵列基板俯视结构示意图；
图2为图1中薄膜晶体管的剖视结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的剖视结构示意图；
图4为本发明实施例提供的另一种薄膜晶体管的剖视结构示意图；
图5为本发明实施例提供的另一种薄膜晶体管的剖视结构示意图；
图6为本发明实施例提供的一种薄膜晶体管的制作方法示意图；
附图标记：
1-衬底基板；2-栅线；3-薄膜晶体管；31-栅极；32-源极；33-漏极；4-数据线；5-像素电极；7-栅绝缘层；8-有源层；80-非晶硅半导体层；81-欧姆接触层；9-钝化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
本发明实施例提供了一种薄膜晶体管，包括设置在衬底基板上的栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极；沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
需要说明的是，所述第一电极和所述第二电极与所述有源层接触，其可以是直接接触也可以是通过过孔接触，本发明对其接触方式不作具体限定。
本发明实施例提供的一种薄膜晶体管，该薄膜晶体管包括栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极，其中，沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此可以通过合理设置位于所述源极和漏极之间的有源层厚度，以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
可选的，所述第一电极为漏极，所述第二电极为源极。具体的，如图3-图5所示，漏极33设置在所述有源层8靠近衬底基板1的一侧，源极32设置在所述有源层8远离衬底基板1的一侧，即第一电极为漏极，第二电极为源极。当然，所述第一电极也可以是源极，则所述第二电极为漏极。本发明实施例中，以所述第一电极为漏极，第二电极为源极为例进行详细说明。
可选的，所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过设置于所述栅绝缘层上的第一过孔与所述有源层接触。具体的，如图3、图4所示，栅绝缘层7位于源极32和有源层8之间，源极32通过设置在栅绝缘层7上的第一过孔与有源层8接触。
可选的，所述薄膜晶体管还包括：栅极辅助电极，所述栅极辅助电极设置在栅绝缘层的上面，且所述栅极辅助电极通过设置于所述栅绝缘层上的第二过孔与栅极电连接。具体的，如图4所示，所述薄膜晶体管还包括栅极辅助电极34，栅极辅助电极34设置在栅绝缘层7的上面，且通过栅绝缘层7上的第二过孔与栅极31电连接，这样可以降低栅极31与有源层8之间的距离。具体的，若不设置栅极辅助电极，则栅极31和有源层8的距离为其水平距离d，其受曝光等工艺的限制，其距离较大，且受到叠层精度的波动，影响开启效果。当设置栅极辅助电极，如图4所示，栅极辅助电极34和有源层8的距离为c，c等于栅绝缘层的厚度，保证了导通电流的均一性。
可选的，所述漏极、有源层和源极依次重合叠置且直接接触。具体的，如图5所示，漏极33、有源层8和源极32依次重叠设置，这样，形成的薄膜晶体管的平坦性好，有利于提升显示效果。
可选的，沿垂直所述衬底基板的方向，所述有源层包括位于中间的非晶硅半导体层、以及位于所述非晶硅半导体层两侧的欧姆接触层。具体的，如图4所示，沿垂直于所述衬底基板的方向，所述有源层8包括位于中间的非晶硅半导体层80以及位于所述非晶硅半导体层80两侧的欧姆接触层81。
可选的，所述栅绝缘层采用介电常数为3-15的材料。需要说明的是，栅绝缘层的介电常数越高，越有利于增大薄膜晶体管的开态电流。本发明实施例中优选以所述栅绝缘层的介电常数为3-15为例进行说明。例如可以是SiNx、SiOx、SiON、树脂等。
本发明实施例提供了一种阵列基板，包括本发明实施例提供的任一所述的薄膜晶体管。
可选的，所述阵列基板还包括像素电极，所述第一电极为漏极，栅绝缘层设置在漏极和像素电极之间，所述像素电极通过设置在栅绝缘层上的第三过孔与漏极电连接。具体的，如图3、图4所示，像素电极5通过设置在栅绝缘层7上的第三过孔与漏极33电连接，通过漏极33充电，进而实现显示。
可选的，所述阵列基板还包括像素电极，所述第一电极为漏极，所述像素电极设置在所述漏极的下面，与所述漏极直接接触。具体的，如图5所示，像素电极5设置在漏极33的下面，其与漏极33直接接触电连接，通过漏极33充电，进而实现显示。
需要说明的是，所述阵列基板包括本发明实施例提供的薄膜晶体管，则所述第一电极可以为漏极也可以为源极，且当所述第一电极为漏极则所述第二电极为源极；当所述第一电极为源极，则所述第二电极为漏极。本发明实施例中仅以第一电极为漏极，第二电极为源极为例进行详细说明。另外，阵列基板还可以包括其他的薄膜或层结构，如图3-图5所示，阵列基板上设置有平坦层9，由于阵列基板根据需要设置其他薄膜或层结构与本发明的发明点无关，因此在此不作赘述。
本发明提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。所述显示装置可以为液晶显示器、电子纸、OLED(OrganicLight-Emitting Diode,有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
本发明提供了一种薄膜晶体管的制作方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极的步骤；沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触；其中，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
可选的，所述栅极与所述第一电极通过一次构图工艺形成。所谓“构图工艺”是将薄膜形成包含至少一个图案的层的工艺；而构图工艺通常包含：在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。而在本发明所有实施例中，“一次构图工艺”是指经过一次曝光形成所需要的层结构工艺。所述栅极与所述第一电极通过一次构图工艺形成即减少了曝光的次数，不仅减少了制作工序且降低了生产成本。
可选的，所述第一电极为漏极，第二电极为源极。需要说明的是，所述薄膜晶体管包括第一电极和第二电极，所述第一电极和所述第二电极可以分别为源极和漏极，其中，所述第一电极可以是源极也可以是漏极，且当第一电极为源极则第二电极为漏极，当第一电极为漏极则第二电极为源极。本发明中以所述第一电极为漏极，第二电极为源极为例进行详细说明。
下面将提供一个具体实施例，以详细描述上述的薄膜晶体管的制备方法。如图6所示，所述薄膜晶体管的制作方法包括以下具体步骤：
步骤S101、在衬底基板上形成第一电极和栅极。
其中，所述第一电极为漏极。具体的，可以使用磁控溅射方法，在衬底基板上制备一层厚度在1000
至7000的金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成如图3-图5所示的漏极33和栅极31。需要说明的是，所述栅极和所述漏极可以是通过一次曝光形成，也可以分别通过一次曝光形成，本发明实施例以所述栅极和所述漏极通过一次曝光形成为例进行详细说明。
步骤S102、在衬底基板上形成有源层。
所述衬底基板可以是经步骤S101之后形成有栅极和漏极的衬底基板。具体的，可以利用化学气相沉积法在形成有漏极和栅极的基板上沉积半导体薄膜。然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成如如图3-图5所示的有源层8。
且优选的，在形成有漏极33的基板上沉积厚度为1000
至6000
的非晶硅薄膜和n+非晶硅薄膜，然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成如图5所示的，包括位于中间的非晶硅半导体层80以及分别位于所述非晶硅半导体层80上下方的欧姆接触层81的所述有源层8。
步骤S103、在衬底基板上形成栅绝缘层。
所述衬底基板可以是经步骤S102之后形成有有源层的衬底基板。具体的，可以利用化学气相沉积法在基板上连续沉积厚度为1000
至6000
的绝缘薄膜，绝缘薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。然后，通过曝光、显影、刻蚀形成如图3-图5所示的具有第一过孔的栅绝缘层7。其中，所述源极与有源层通过第一过孔接触。
步骤S104、在衬底基板上形成第二电极。
所述衬底基板可以是经步骤S103之后形成有栅绝缘层的衬底基板。其中，所述第二电极为源极。具体的，可以使用磁控溅射方法，在玻璃基板上制备一层厚度在1000至7000
的金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成通过所述第一过孔与所述有源层8接触的源极32。
若所述薄膜晶体管还包括栅极辅助电极，如图4所示，则所述制作方法还包括：在衬底基板上形成栅极辅助电极。且优选的，所述栅极辅助电极与所述第二电极同层且经过一次构图工艺形成。即在衬底基板上通过一次构图工艺同时形成所述栅极辅助电极和所述第二电极。当然，对于本发明的其他薄膜晶体管也可以根据需要形成栅极辅助电极。
需要说明的是，本发明实施例提供的薄膜晶体管的制备方法并不限于上述实施例。本发明仅以上述具体实施例为例进行说明。
对于包括通过上述方法制备的薄膜晶体管的阵列基板，如图3、图4所示，其制作方法还包括:在基板上形成参考图3、图4所示的钝化层9、以及像素电极5，其中所述像素电极5通过形成在所述保护层9以及栅绝缘层7上的第二过孔与所述漏极33电连接。具体的制作像素电极和钝化层的步骤在这里就不作详细说明。
对于包括通过上述方法制备的薄膜晶体管的阵列基板，如图5所示，其制作方法还包括：在步骤S101之前制作像素电极5的步骤；以及在步骤S104之后制作钝化层9的步骤。具体的制作像素电极和钝化层的步骤在这里就不作详细说明。
需要说明的是，对于包括本发明实施例提供的薄膜晶体管的阵列基板，其可以根据具体的阵列基板的类型，制作方法有所不同，由于阵列基板上其他薄膜或层结构的制作与本发明的发明点无关，在这里就不作赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种薄膜晶体管，包括设置在衬底基板上的栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极；其特征在于，沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触；其中，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一电极为漏极，所述第二电极为源极。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过设置于所述栅绝缘层上的第一过孔与所述有源层接触。
4.根据权利要求3所述的薄膜晶体管，其特征在于，还包括：栅极辅助电极，所述栅极辅助电极设置在栅绝缘层的上面，且所述栅极辅助电极通过设置于所述栅绝缘层上的第二过孔与栅极电连接。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述漏极、有源层和源极依次重叠设置且直接接触。
6.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于，沿垂直所述衬底基板的方向，所述有源层包括位于中间的非晶硅半导体层、以及位于所述非晶硅半导体层两侧的欧姆接触层。
7.根据权利要求6任一项所述的薄膜晶体管，其特征在于，所述栅绝缘层采用介电常数为3-15的材料。
8.一种阵列基板，其特征在于，包括权利要求1-7任一项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，还包括像素电极，所述第一电极为漏极，栅绝缘层设置在漏极和像素电极之间，所述像素电极通过设置在栅绝缘层上的第三过孔与漏极电连接。
10.根据权利要求8所述的阵列基板，其特征在于，还包括像素电极，所述第一电极为漏极，所述像素电极设置在所述漏极的下面，与所述漏极直接接触。
11.一种显示装置，其特征在于，包括权利要求8-10任一项所述的阵列基板。
12.一种薄膜晶体管的制作方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层以及相互绝缘的第一电极和第二电极的步骤；其特征在于，沿垂直所述衬底基板的方向，所述第一电极设置在所述有源层靠近基板的一侧，所述第二电极设置在所述有源层远离基板的一侧，且所述第一电极和所述第二电极与所述有源层接触；其中，所述栅极与所述第一电极同层设置，且所述栅极与所述第一电极绝缘。
13.根据权利要求12所述的制作方法，其特征在于，所述栅极与所述第一电极通过一次构图工艺形成。
14.根据权利要求12所述的制作方法，其特征在于，所述第一电极为漏极，第二电极为源极。
15.根据权利要求12所述的制作方法，其特征在于，还包括：形成栅极辅助电极的步骤。
16.根据权利要求15所述的制作方法，其特征在于，所述栅极辅助电极与所述第二电极通过一次构图工艺形成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310316885.1A CN103413834B (zh) | 2013-07-25 | 2013-07-25 | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 |
| PCT/CN2013/088101 WO2015010404A1 (zh) | 2013-07-25 | 2013-11-29 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310316885.1A CN103413834B (zh) | 2013-07-25 | 2013-07-25 | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103413834A true CN103413834A (zh) | 2013-11-27 |
| CN103413834B CN103413834B (zh) | 2016-01-20 |
Family
ID=49606832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310316885.1A Active CN103413834B (zh) | 2013-07-25 | 2013-07-25 | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103413834B (zh) |
| WO (1) | WO2015010404A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015010404A1 (zh) * | 2013-07-25 | 2015-01-29 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| WO2015090059A1 (zh) * | 2013-12-18 | 2015-06-25 | 京东方科技集团股份有限公司 | 像素阵列结构及其制作方法、阵列基板和显示装置 |
| WO2016145914A1 (en) * | 2015-03-18 | 2016-09-22 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus |
| CN106952948A (zh) * | 2016-01-06 | 2017-07-14 | 中华映管股份有限公司 | 主动元件及其制作方法 |
| CN108987484A (zh) * | 2018-07-27 | 2018-12-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制备方法和薄膜晶体管 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437156A (zh) * | 2021-06-07 | 2021-09-24 | 惠州华星光电显示有限公司 | 半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359692A (zh) * | 2008-09-24 | 2009-02-04 | 友达光电股份有限公司 | 像素结构及其薄膜晶体管 |
| CN101546077A (zh) * | 2008-03-26 | 2009-09-30 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器像素结构及制作方法 |
| US20110227148A1 (en) * | 2008-11-27 | 2011-09-22 | Freescale Semiconductor, Inc. | Power mos transistor device and switch apparatus comprising the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544049B (zh) * | 2010-12-22 | 2014-04-16 | 中国科学院微电子研究所 | 三维半导体存储器件及其制备方法 |
| CN103413834B (zh) * | 2013-07-25 | 2016-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 |
-
2013
- 2013-07-25 CN CN201310316885.1A patent/CN103413834B/zh active Active
- 2013-11-29 WO PCT/CN2013/088101 patent/WO2015010404A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546077A (zh) * | 2008-03-26 | 2009-09-30 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器像素结构及制作方法 |
| CN101359692A (zh) * | 2008-09-24 | 2009-02-04 | 友达光电股份有限公司 | 像素结构及其薄膜晶体管 |
| US20110227148A1 (en) * | 2008-11-27 | 2011-09-22 | Freescale Semiconductor, Inc. | Power mos transistor device and switch apparatus comprising the same |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015010404A1 (zh) * | 2013-07-25 | 2015-01-29 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| WO2015090059A1 (zh) * | 2013-12-18 | 2015-06-25 | 京东方科技集团股份有限公司 | 像素阵列结构及其制作方法、阵列基板和显示装置 |
| US9985140B2 (en) | 2013-12-18 | 2018-05-29 | Boe Technologies Group Co., Ltd. | Pixel array structure having doped active layer with uneven thickness and manufacturing method thereof, array substrate and display device |
| WO2016145914A1 (en) * | 2015-03-18 | 2016-09-22 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus |
| US9960188B2 (en) | 2015-03-18 | 2018-05-01 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and fabrication method there of, and display apparatus |
| CN106952948A (zh) * | 2016-01-06 | 2017-07-14 | 中华映管股份有限公司 | 主动元件及其制作方法 |
| CN108987484A (zh) * | 2018-07-27 | 2018-12-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制备方法和薄膜晶体管 |
| US11081587B2 (en) | 2018-07-27 | 2021-08-03 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor and method for manufacturing the same, display panel and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103413834B (zh) | 2016-01-20 |
| WO2015010404A1 (zh) | 2015-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| CN102254938B (zh) | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 | |
| CN104022076A (zh) | 阵列基板及其制作方法、显示装置 | |
| KR100882402B1 (ko) | 액정표시장치의 기판 및 그 제조방법 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN103681690A (zh) | 薄膜晶体管基底及其制造方法 | |
| US10347660B2 (en) | Array substrate and manufacturing method thereof | |
| CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN108140675A (zh) | 半导体装置及其制造方法 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| CN102082179A (zh) | 薄膜晶体管与具有此薄膜晶体管的像素结构 | |
| CN103236440A (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN103928475A (zh) | Tft阵列基板、显示面板及其制作方法 | |
| CN115995470A (zh) | 显示基板及其制造方法、显示装置 | |
| CN103531640A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN104090401A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103094205A (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| CN102969311A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101908478B (zh) | 铜电极结构的制造方法及其应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |