CN113437156A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113437156A CN113437156A CN202110629782.5A CN202110629782A CN113437156A CN 113437156 A CN113437156 A CN 113437156A CN 202110629782 A CN202110629782 A CN 202110629782A CN 113437156 A CN113437156 A CN 113437156A
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor layer
- insulating layer
- source electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 178
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 abstract description 77
- 238000002360 preparation method Methods 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000005452 bending Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制备方法，半导体器件包括衬底、源极、半导体层、漏极、绝缘层以及栅极，源极的主体部与漏极的主体部异面设置，半导体层设置在源极与漏极之间，且栅极设置在半导体层的一侧。从而形成垂直沟道型薄膜晶体管。提高了薄膜晶体管内载流子的迁移率，当电荷在垂直型沟道内传输时，即使对其进行弯折等操作，不会对器件的性能造成影响，进而有效的提高半导体器件的性能。
Description
技术领域
本发明涉及显示面板制造技术领域，特别是涉及一种半导体器件及半导体器件的制备方法。
背景技术
随着显示技术的不断提升，新型显示产品对显示技术的要求也越来越高，特别是在大尺寸8K可卷曲型高端显示产品中，对显示背板的驱动能力也提出了更高的要求。
在显示面板等半导体器件中，一般包括阵列基板。其中，阵列基板包括薄膜晶体管。常用的薄膜晶体管包括顶栅自对准结构型薄膜晶体管，该顶栅自对准结构型薄膜晶体管包括有源层，其中有源层可分为与栅电极对应的高电阻区以及与源漏极对应的低电阻区，因栅电极和有源层中低电阻区没有交叠，使栅电极与有源层之间具有较小的寄生电容，可减小有源层的电阻，从而可减小信号延迟，提高显示效果，而被广泛的应用于高分辨率、大尺寸的显示面板中。但是，目前制备得到的薄膜晶体管还存在一定的问题，如迁移率较低以及稳定性差，并且，在制备薄膜晶体管时，阵列基板受限于复杂的制备工艺，从而造成生产成本较高，进而难以满足较大尺寸的需求。
综上所述，现有制备技术中得到的半导体器件还无法满足较大尺寸的面板需求，并且，半导体器件内的薄膜晶体管在正常工作时，器件电子迁移率较小，无法满足高刷新率显示的需求。
发明内容
本发明实施例提供一种半导体器件及半导体器件的制备方法，通过对半导体器件内的薄膜晶体管的结构进行改进，进而形成一种垂直沟道型薄膜晶体管，有效的提高器件载流子的迁移率，并最终提高半导体器件的性能。
为解决上述技术问题，本发明实施例提供的技术方法如下：
本发明实施例的第一方面，提供了一种半导体器件，包括：
衬底、源极、漏极、半导体层以及栅极；
其中，所述源极的主体部与所述漏极的主体部异面设置，所述半导体层设置在所述源极的主体部的一侧，且至少部分所述半导体层覆盖所述源极的主体部，所述栅极设置在所述源极的非主体部上。
根据本发明一实施例，所述半导体层包括主体部和延伸部，所述半导体层的主体部设置在所述源极上，所述半导体层的延伸部设置于所述衬底的表面。
根据本发明一实施例，所述漏极的一端设置在所述半导体层上，所述漏极的另一端设置于所述衬底的表面。
根据本发明一实施例，所述栅极在所述衬底上的投影位于所述漏极在所述衬底上的投影的范围外。
根据本发明一实施例，所述半导体器件还包括绝缘层，所述绝缘层的一端设置在所述源极上，所述绝缘层的另一端设置于所述漏极的所述主体部上。
根据本发明一实施例，所述绝缘层包括设置在所述绝缘层的一端和所述绝缘层的另一端之间的弯折部，所述弯折部与所述半导体层的一侧面以及所述漏极的一侧面相接触，且所述栅极设置在所述源极的非主体部对应的所述绝缘层上并与所述弯折部相接触。
根据本发明一实施例，所述源极或所述漏极为网格状结构。
根据本发明一实施例，所述半导体器件还包括第一接触电极和第二接触电极，所述第一接触电极设置在所述漏极的一侧，所述第二接触电极设置在所述源极的一侧。
根据本发明实施例的第二方面，还提供一种薄膜晶体管的制备方法，包括如下步骤：
B100：在衬底上制备第一绝缘层；
B101：在所述第一绝缘层上制备源极；
B102：在所述源极的一侧制备半导体层，且至少部分所述半导体层覆盖所述源极的主体部；
B103：在所述半导体层上制备漏极，其中，至少部分所述漏极在所述源极的主体部上的投影与所述源极的主体部重叠；
B104：在所述源极上制备第二绝缘层，其中，所述第二绝缘层与所述半导体层的一侧面以及所述漏极的至少一部分相接触；
B105：在所述第二绝缘层上制备栅极。
根据本发明一实施例，所述步骤B102包括：通过蓝色激光退火工艺对所述半导体层进行处理。
综上所述，本发明实施例的有益效果为：
本发明实施例提供一种半导体器件及半导体器件的制备方法，通过对半导体器件内的薄膜晶体管的结构进行改进，将半导体层设置在薄膜晶体管的源极上，并将漏极设置在半导体层，同时将薄膜晶体管的栅极设置在半导体层的两侧对应位置处，从而形成一种垂直沟道型薄膜晶体管，进而提高薄膜晶体管内载流子的迁移率，当电流在垂直型沟道内传输时，即使对其进行弯折等操作，也不会对器件的性能造成影响，进而有效的提高薄膜晶体管的性能。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果更清楚。
图1为本发明实施例提供的一种半导体器件的结构示意图；
图2为本发明实施例提供的半导体器件的弯折结构示意图；
图3为本发明实施例提供的又一半导体器件的结构示意图；
图4为本发明实施例提供的另一半导体器件的结构示意图；
图5为本发明实施例提供的另一半导体器件的膜层结构示意图；
图6为本发明实施例提供的半导体器件的膜层结构示意图；
图7为本发明实施例提供的半导体器件制备工艺流程示意图；
图8A-图8D为本发明实施例提供的半导体器件制备工艺对应的膜层结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
随着显示面板制备技术的不断发展，人们希望制备并获得到质量及性能最佳的面板。但是，显示面板中的半导体器件在显示过程中，内部的薄膜晶体管的性能在很大程度上影响到器件的显示性能，因此，制备并获得具有较高迁移率等特点的薄膜晶体管对器件的显示性能具有重要的作用。
如图1所示，图1为本发明实施例提供的一种半导体器件的结构示意图。半导体器件包括衬底100、源极101、半导体层104、漏极105、绝缘层102以及栅极103。
具体的，在设置上述各膜层时，源极101设置在衬底100上，半导体层104设置在源极101上，同时漏极105设置在半导体层104上，同时，漏极105在衬底100上的投影与源极101在衬底上的投影重叠，可完全重叠或者部分重叠。栅极103设置在绝缘层102上。
优选的，如图1所示，源极101包括主体部1011和设置在主体部1011一侧的非主体部1012。漏极105包括漏极主体部1051和漏极延伸部1052，半导体层104包括半导体层的主体部1041和半导体层的延伸部1042，其中，源极101的主体部1011与漏极主体部1051为异面设置，半导体层的主体部1041设置在源极101上，半导体层的延伸部1042延伸至衬底表面，并与衬底相接触。
本发明实施例提供的半导体器件内部的薄膜晶体管为垂直沟道型薄膜晶体管，当将该垂直沟道型薄膜晶体管应用在可弯曲面板内时，由于沟道为垂直设置，因此，在对面板进行弯曲时，沟道可有效的避开弯曲应力的作用。
在设置时，半导体层104设置在源极101的一侧，并且半导体层104至少部分对应的设置在源极101上，如图1中所示，半导体层104的一部分，即半导体层104的主体部1041设置在源极101的主体部1011上。其中，至少主体部1041覆盖源极101的主体部1011。同时，半导体层104的另一部分，即半导体层104的延伸部1042延伸至衬底100的表面，并与衬底100的表面相接触。这样，半导体层104形成一类似倒“L”型结构。从而使得不同器件之间能紧密的相配合，进而有效的提高了器件在使用过程中的稳定性和可靠性能。
优选的，由于部分半导体层104设置在源极101上，因此，在设置漏极105时，将漏极105对应的设置在该半导体层104上，并且同时将漏极105延伸至衬底100的表面，此时半导体层104与漏极105的均与衬底100的表面相接触。
其中，漏极105的一侧的端部与半导体层104的一侧的端部相平齐，从而保证不同器件之间的一致性设置，以提高薄膜晶体管的稳定性。并且，由于漏极105完全覆盖半导体层104，因此，使得漏极105与半导体层104之间具有较大的接触面积，保证了薄膜晶体管内电荷的传输效果，从而提高了薄膜晶体管的性能。
本发明实施例中，绝缘层102设置在源极101上。具体的，绝缘层102的一端设置在源极101的非主体部1012上，绝缘层102的另一端设置在漏极105的主体部1051上，绝缘层102还包括设置在绝缘层102的一端与另一端之间的弯折部1021。其中，弯折部1021与半导体层104、漏极105的侧面相接触。这样，绝缘层102可有效地将部分源极101、半导体层104以及漏极105阻隔，同时，将栅极103设置在源极101的非主体部1012对应的绝缘层102上。本申请实施例中，栅极103可与弯折部1021接触，或者栅极103与弯折部1021之间预留一定的间隙。从而保证薄膜晶体管的性能。当对本发明实施例中的薄膜晶体管施加控制信号时，由于本发明实施例中的薄膜晶体管的漏极105设置在源极101上，并且半导体层104设置在漏极105与源极101之间，因此，薄膜晶体管的沟道区就为一垂直型沟道，当薄膜晶体管内的载流子在进行传输时，会在该垂直型的沟道区内传输。
进一步的，如图2所示，图2为本发明实施例提供的半导体器件弯折结构示意图。当将本发明实施例中的半导体器件应用在柔性面板中时，由于半导体器件内部的薄膜晶体管为垂直沟道型薄膜晶体管，在弯折的过程中，会出现纵向裂缝200，而造成的纵向裂缝200并不会对垂直方向上的电荷传输造成影响，电荷仍能正常的从漏极105垂直的传输到源极101上。因此，弯折过程对沟道电流影响较小，进而有效的提升背板耐弯折性。
如图3所示，图3为本发明实施例提供的又一半导体器件的结构示意图。具体的，半导体器件包括衬底100、源极101、半导体层104、漏极105、绝缘层102以及栅极103。
其中，源极101设置在衬底100上，半导体层104设置在源极101上，与图1中的薄膜晶体管的结构进行比较，本发明实施例中的半导体层104完全设置在源极101上，并且该半导体层104不与衬底相接触。进一步的，漏极105设置在半导体层104上。绝缘层102的一端设置在源极101上，绝缘层102的另一端延伸至漏极105上，并且绝缘层102同时与半导体层104以及漏极105对应的侧面相接触。
最后，再将栅极103设置在绝缘层102上，并且在设置栅极103时，将栅极103设置在半导体层104的一侧，当栅极103设置在半导体层104的一侧时，栅极103可与源极101之间形成电容结构，从而保证薄膜晶体管的正常工作。进一步的，在设置栅极103时，保证栅极103在衬底100上的投影与漏极105在衬底100上的投影不重叠。
结合图1以及图2中的结构，可知，图3中对薄膜晶体管左侧的结构进一步改进，使得薄膜晶体管的尺寸进一步减小，但是并未对薄膜晶体管的性能造成影响。当对薄膜晶体管进行弯折时，垂直沟道型薄膜晶体管仍具有较好的性能，从而有效提供器件的使用性能。
如图4所示，图4为本发明实施例提供的另一半导体器件的结构示意图。半导体器件包括衬底100、源极101、半导体层104、漏极105、绝缘层102以及栅极103。
具体的，源极101设置在衬底100上，半导体层104设置在源极101上，在本实施例中，半导体层104设置在源极101的一侧上。同时，漏极105设置在半导体层104上，绝缘层102设置在源极101上，并且，绝缘层102的一端设置在源极101上，绝缘层102覆盖漏极105，同时，绝缘层102的另一端延伸至衬底100上并与衬底100的表面相接触。进一步的，绝缘层102对应的与半导体层104和漏极105的两端的侧面相接触。此时，半导体层104和漏极105完全被绝缘层102所覆盖。当薄膜晶体管正常工作时，载流子从漏极105传输至源极101内，由于本发明实施例中的薄膜晶体管为垂直沟道型薄膜晶体管，即使薄膜晶体管被弯折，也不会对薄膜晶体管的性能造成影响。
具体的，半导体层104的厚度与薄膜晶体管的沟道长度相同，同时，将栅极103设置在绝缘层102上，并且将栅极103设置在源极101对应的绝缘层102上。
本发明实施例中，为了保证薄膜晶体管的源极101以及漏极105与其他膜层相连接，优选的，可在源极101和漏极105的一侧设置连接电极，或者在源极101和漏极105的一侧设置相应的过孔，并通过过孔使源极101和漏极105与其他膜层相电连接，进而实现薄膜晶体管的功能。
与图3中的薄膜晶体管相比，本发明实施例中，绝缘层102的布置面积及区域更大，这样，绝缘层102可尽可能的将半导体层104和漏极105阻隔，进而防止不同器件之间的出现相互干涉等问题，并提高薄膜晶体管的各项性能。
当薄膜晶体管设置为图3中所示的垂直沟道型薄膜晶体管的结构时，栅极103设置在绝缘层102的一侧上，并且，栅极103设置在对应的源极101上，这样，栅极103才能与相对应的源极101之间形成存储电容的结构。
本发明实施例中，源极101与漏极105的材质例如可选自金属、导电材料、金属合金等，其中导电材料可选择为铟锡氧化物等，且源极101与漏极105的材料可相同。进一步的，半导体层104的材料可为InOx、IGZO、或ZnO，同时，绝缘层102的材料可为氧化铝等绝缘材料以保证绝缘层102的绝缘效果。
如图5所示，图5为本发明实施例提供的另一半导体器件的膜层结构示意图。半导体器件包括衬底100、源极101、半导体层104、漏极105、绝缘层102以及栅极103。
具体的，源极101设置在衬底100上，半导体层104设置在源极101上，且半导体层104的一侧设置在半导体层104上，半导体层104的另一端延伸至衬底100上，并与衬底100的表面相接触，从而实现半导体层104与源极101之间的导通。
同时，漏极105设置在半导体层104上，且漏极105在半导体层104上的投影面积小于半导体层104的上表面的面积，即漏极105完全设置在半导体层104上。
进一步的，绝缘层102设置在源极101上，具体的，绝缘层102的一端设置在衬底100上，绝缘层102与半导体层104一端的侧面以及漏极105的一端的侧面相接触，同时，绝缘层102的另一端设置在漏极105上，从而实现对不同膜层之间的阻隔的作用。
优选的，栅极103设置在绝缘层102的一侧上，并且，栅极103在衬底100上的投影与漏极105在衬底100上的投影不重合，即栅极103在衬底100上的投影位于漏极105在衬底100上的投影的范围外。这样，栅极103与源极101可形成电容结构，同时，源极101、半导体层104以及漏极105形成一垂直结构型薄膜晶体管。当该薄膜晶体管被弯折时，由于为垂直型薄膜晶体管，在纵向的弯折并不会对薄膜晶体管的性能造成影响，从而有效的提高薄膜晶体管的性能。
选用的，为了进一步的提高半导体器件的弯折性能，本发明实施例中的就漏极105或源极101还可设置为网格状结构，网格状结构的源极101和漏极105在被弯折时，内部的弯折应力较小，从而有效的提高薄膜晶体管的性能。
如图6所示，图6为本发明实施例提供的半导体器件的膜层结构示意图。半导体器件包括衬底100、源极101、半导体层104、漏极105、绝缘层102以及栅极103。
进一步的，源极101设置在衬底100上，半导体层104的一端设置在源极101上，且半导体层104的一端设置在源极101的一侧，半导体层104的另一端延伸至衬底100的表面，并与衬底100的表面相接触。
漏极105设置在半导体层104上，且漏极105在衬底100上的投影位于半导体层104在衬底100上的投影区域内，同时，漏极105的一端与半导体层104的一端相平齐。
绝缘层102的一端设置在源极101上，绝缘层102的另一端设置在漏极105上，并且，绝缘层102同时与半导体层104、漏极105的一端的侧面相接触。同时，栅极103设置在绝缘层102上，并保证栅极103在衬底100上的投影与漏极105在衬底100上的投影不相重合。
优选的，半导体器件还包括第一接触电极1052和第二接触电极1051，第一接触电极1052设置在半导体层104上，第二接触电极1051设置在漏极105上，具体的，第一接触电极1052设置在半导体层104的一侧，第二接触电极1051设置在漏极105的一侧。因此，通过第一接触电极1052与第二接触电极1051可实现与其他膜层之间的电连接。
并且，本发明实施例中，漏极105相对设置在源极101上而形成垂直沟道型薄膜晶体管，此时，薄膜晶体管沟道的长度即为半导体层104的厚度，而该厚度可根据实际需要进行精确调控，且半导体层104中的电子迁移率比一般薄膜晶体管沟道内的迁移率大，并且，本发明实施例中的薄膜晶体管的性能更加稳定。由于为垂直沟道型薄膜晶体管，因此，薄膜晶体管的尺寸可进一步缩小，从而显著减小像素的面积，并且在另一方面，显著提高薄膜晶体管的电性。
进一步的，本发明实施例还提供一种薄膜晶体管的制备方法。如图7所示，图7为本发明实施例提供的薄膜晶体管制备工艺流程示意图。图8A-图8D为本发明实施例提供的半导体器件的制备工艺对应的膜层结构示意图。
具体的，制备工艺包括如下步骤：
B100：在衬底上制备第一绝缘层；
B101：在所述第一绝缘层上制备源极；
如图8A所示，提供衬底100，本发明实施例中的衬底100可包括多层结构，如衬底100包括第一基板以及设置在第一基板上的第一绝缘层。第一基板可包括玻璃基板或者聚酰亚胺等膜层材料，第一绝缘层可包括二氧化硅、氮化硅等绝缘膜层材料。
衬底100制备完成后，再在衬底100上制备一源极101，在制备源极101时，源极101可设置在衬底100的一侧，其源极101的一端可与衬底100的一端相平齐。
B102：在所述源极的一侧制备半导体层，且至少部分所述半导体层覆盖所述源极的主体部；
B103：在所述半导体层上制备漏极，其中，至少部分所述漏极在所述源极的主体部上的投影与所述源极的主体部重叠；
B104：在所述源极上制备第二绝缘层，其中，所述第二绝缘层与所述半导体层的一侧面以及所述漏极的至少一部分相接触；
如图8B所示，源极101制备完成后，在源极101上制备半导体层104，其中，在制备半导体层104时，半导体层104设置在源极101的一侧位置。部分半导体层104设置在源极101的一侧，同时，半导体层104的另一部分延伸至衬底100上，并与衬底100的表面相接触。这样，半导体层104便牢固的固定在器件内。
半导体层104制备完成后，继续在半导体层104上制备漏极105，其中，漏极105的一端与半导体层104的一端平齐，漏极105的另一端可延伸至衬底100的表面，并与衬底100的表面相接触，至少部分漏极105在源极101的主体部1011上的投影与源极101的主体部1011重叠。且漏极105将半导体层104完全覆盖，且至少部分漏极105在源极101的主体部1011上的投影与源极101的主体部1011相重叠。
进一步的，在制备半导体层104时，还包括步骤：通过蓝色激光退火工艺对所述半导体层104进行处理，在进行激光退火处理时，可根据实际薄膜的厚度选取激光的能量，具体值可根据不同的产品需要进行选取。同时，在激光退火时，控制激光在半导体层104上的移动扫描速度，以保证半导体层能完全退火，得到不同结晶性能的薄膜晶体管，并最终达到提高器件性能的目的。
优选的，在制备漏极105时，还可只设置部分漏极105，即漏极105只设置在半导体层104上对应的区域内，以简化薄膜晶体管内的结构，并达到减小薄膜晶体管尺寸的目的。
如图8C所示，漏极105制备完成后，继续制备绝缘层102，绝缘层102即为第二绝缘层。其中，绝缘层102的一端设置在源极101上，绝缘层102的另一端延伸至漏极105的表面，并与漏极105相接触。绝缘层102还包括弯折部1021，弯折部1021与半导体层104和漏极105的一端的侧面相接触。绝缘层102制备完成后，绝缘层102形成一阶梯状结构，从而实现对不同膜层之间的阻隔和绝缘效果。
B105：在所述第二绝缘层上制备栅极。
如图8D所示，绝缘层102制备完成后，制备薄膜晶体管的栅极103。栅极103设置在绝缘层102上，并且将栅极103设置在源极101的第一区域700对应的绝缘层102上，这样，栅极103与源极101可形成电容结构，从而实现对电荷的存储。
本发明实施例中，栅极103在衬底100上的投影与漏极105在衬底100上的投影不重合。同时，由于漏极105设置在源极101上，因此，薄膜晶体管为垂直沟道型薄膜晶体管。沟道的长度即为设置在漏极105与源极101之间的半导体层104的厚度。当薄膜晶体管被弯折后，由于为垂直沟道型薄膜晶体管，载流子仍能正常的在对应的沟道内传输，从而有效的保证了薄膜晶体管的性能。
进一步的，本发明实施例还提供一种发光装置，发光装置包括本发明实施例提供的薄膜晶体管，该薄膜晶体管为垂直沟道型薄膜晶体管，当发光装置被弯折后，器件仍具有较好的发光性能。
以上对本发明实施例所提供的一种半导体器件及半导体器件的制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种半导体器件，其特征在于，包括：
衬底、源极、漏极、半导体层以及栅极；
其中，所述源极的主体部与所述漏极的主体部异面设置，所述半导体层设置在所述源极的主体部的一侧，且至少部分所述半导体层覆盖所述源极的主体部，所述栅极设置在所述源极的非主体部上。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括主体部和延伸部，所述半导体层的主体部设置在所述源极上，所述半导体层的延伸部设置于所述衬底的表面。
3.根据权利要求2所述的半导体器件，其特征在于，所述漏极的一端设置在所述半导体层上，所述漏极的另一端设置于所述衬底的表面。
4.根据权利要求1所述的半导体器件，其特征在于，所述栅极在所述衬底上的投影位于所述漏极在所述衬底上的投影的范围外。
5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件还包括绝缘层，所述绝缘层的一端设置在所述源极上，所述绝缘层的另一端设置于所述漏极的所述主体部上。
6.根据权利要求5所述的半导体器件，其特征在于，所述绝缘层包括设置在所述绝缘层的一端和所述绝缘层的另一端之间的弯折部，所述弯折部与所述半导体层的一侧面以及所述漏极的一侧面相接触，且所述栅极设置在所述源极的非主体部对应的所述绝缘层上并与所述弯折部相接触。
7.根据权利要求1所述的半导体器件，其特征在于，所述源极或所述漏极为网格状结构。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第一接触电极和第二接触电极，所述第一接触电极设置在所述漏极的一侧，所述第二接触电极设置在所述源极的一侧。
9.一种半导体器件的制备方法，其特征在于，包括如下步骤：
B100：在衬底上制备第一绝缘层；
B101：在所述第一绝缘层上制备源极；
B102：在所述源极的一侧制备半导体层，且至少部分所述半导体层覆盖所述源极的主体部；
B103：在所述半导体层上制备漏极，其中，至少部分所述漏极在所述源极的主体部上的投影与所述源极的主体部重叠；
B104：在所述源极上制备第二绝缘层，其中，所述第二绝缘层与所述半导体层的一侧面以及所述漏极的至少一部分相接触；
B105：在所述第二绝缘层上制备栅极。
10.根据权利要求9所述的半导体器件的制备方法，其特征在于，所述步骤B102包括：通过蓝色激光退火工艺对所述半导体层进行处理。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110629782.5A CN113437156A (zh) | 2021-06-07 | 2021-06-07 | 半导体器件及其制备方法 |
| PCT/CN2021/101402 WO2022257183A1 (zh) | 2021-06-07 | 2021-06-22 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110629782.5A CN113437156A (zh) | 2021-06-07 | 2021-06-07 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113437156A true CN113437156A (zh) | 2021-09-24 |
Family
ID=77803790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110629782.5A Pending CN113437156A (zh) | 2021-06-07 | 2021-06-07 | 半导体器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113437156A (zh) |
| WO (1) | WO2022257183A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023783A (zh) * | 2021-10-29 | 2022-02-08 | Tcl华星光电技术有限公司 | 一种显示面板及制作方法和移动终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| CN103022150A (zh) * | 2012-12-25 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| WO2015010404A1 (zh) * | 2013-07-25 | 2015-01-29 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| CN105308752A (zh) * | 2013-03-29 | 2016-02-03 | 乐金显示有限公司 | 薄膜晶体管、其制造方法和包括其的显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0176179B1 (ko) * | 1995-12-22 | 1999-03-20 | 김광호 | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 |
| JP5514447B2 (ja) * | 2009-01-29 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN102842601B (zh) * | 2012-08-17 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
| CN103681697B (zh) * | 2013-12-27 | 2015-12-30 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| WO2018218547A1 (zh) * | 2017-05-31 | 2018-12-06 | 深圳市柔宇科技有限公司 | 金属氧化物薄膜晶体管及显示面板 |
| CN109166911A (zh) * | 2018-07-25 | 2019-01-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、阵列基板以及显示装置 |
-
2021
- 2021-06-07 CN CN202110629782.5A patent/CN113437156A/zh active Pending
- 2021-06-22 WO PCT/CN2021/101402 patent/WO2022257183A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| CN103022150A (zh) * | 2012-12-25 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105308752A (zh) * | 2013-03-29 | 2016-02-03 | 乐金显示有限公司 | 薄膜晶体管、其制造方法和包括其的显示装置 |
| WO2015010404A1 (zh) * | 2013-07-25 | 2015-01-29 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023783A (zh) * | 2021-10-29 | 2022-02-08 | Tcl华星光电技术有限公司 | 一种显示面板及制作方法和移动终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022257183A1 (zh) | 2022-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111415948B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN103730508B (zh) | 显示面板的垂直式薄膜晶体管结构及其制作方法 | |
| US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| US11488988B2 (en) | Display backplane and manufacturing method thereof, and display panel | |
| CN109309122A (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2020215602A1 (zh) | Oled显示面板的制备方法及oled显示面板 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| US9263467B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN114883346A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN113437156A (zh) | 半导体器件及其制备方法 | |
| CN110707106A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| CN111668238B (zh) | Oled显示面板及其制作方法 | |
| CN111679525B (zh) | 显示面板及其制作方法 | |
| WO2021068481A1 (zh) | 一种薄膜晶体管及其制造方法、阵列基板 | |
| CN115312546A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN113782616A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US11309341B2 (en) | Display panel and method of fabricating same | |
| CN112259562A (zh) | 阵列基板、其制作方法及显示面板 | |
| CN110993617A (zh) | 阵列基板、显示面板及显示装置 | |
| US20240047538A1 (en) | Thin film transistor and manufacturing method thereof | |
| CN110109306B (zh) | 阵列基板及其制造方法、显示面板 | |
| US20240215313A1 (en) | Display panel and display device | |
| US20240213260A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| KR20110058355A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN117542863A (zh) | 驱动基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210924 |