CN109166911A - 薄膜晶体管、阵列基板以及显示装置 - Google Patents
薄膜晶体管、阵列基板以及显示装置 Download PDFInfo
- Publication number
- CN109166911A CN109166911A CN201810827974.5A CN201810827974A CN109166911A CN 109166911 A CN109166911 A CN 109166911A CN 201810827974 A CN201810827974 A CN 201810827974A CN 109166911 A CN109166911 A CN 109166911A
- Authority
- CN
- China
- Prior art keywords
- tft
- film transistor
- thin film
- electrode
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 8
- 230000001788 irregular Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种薄膜晶体管，其包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其中，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。本发明还公开了包含如上所述薄膜晶体管的阵列基板和显示装置。如上所提供的薄膜晶体管，其可以减小源/漏电极与栅电极的正对面积，降低寄生电容，提升器件的性能。
Description
技术领域
本发明涉及显示器技术领域,尤其涉及一种薄膜晶体管，包含该薄膜晶体管的阵列基板以及显示装置。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在诸如LCD、OLED。
图1为现有薄膜晶体管的俯视示意图，图2为如图1所示的薄膜晶体管沿A-A线的剖面示意图。该薄膜晶体管包括衬底1、设置于衬底1上的栅电极2、覆设于栅电极2上的栅极绝缘层3、栅极绝缘层3上的有源层4以及设置于有源层4上的源电极5和漏电极6，源电极5和漏电极6与栅电极2分别具有相互重叠的区域，从而在该区域形成寄生电容。
在显示装置的像素结构中，当扫描线提供栅极电压控制薄膜晶体管导通时，数据线提供的信号将像素电极充电至像素电压，当栅极电压控制薄膜晶体管截止时，像素电压被存储。然而，栅极电压的变化会通过栅电极与源/漏电极之间的寄生电容使得像素电极产生跳变电压，且跳变电压的大小与寄生电容的电容值成正比。因此，薄膜晶体管截止后，跳变电压会使实际像素电压小于薄膜晶体管导通时的充电电压，从而导致显示效果变差。如何降低栅电极与源/漏电极之间的寄生电容是需要解决的问题。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管，其能够降低栅电极与源/漏电极之间的寄生电容。
为了实现上述目的，本发明采用了如下的技术方案：
一种薄膜晶体管，包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其中，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。
具体地，所述镂空图案的形状为多边形、圆形、椭圆形或其他不规则图形；其中，所述镂空图案是通过光罩工艺制备形成于所述源电极和漏电极中。
具体地，所述镂空图案的在沿所述栅电极的长度方向上的宽度为1～10μm。
具体地，所述源电极和漏电极中，所述第一区域和所述第二区域均形成有所述镂空图案。
具体地，所述源电极和漏电极的第一区域为梳状结构，所述梳状结构的梳齿部连接到所述有源层，相邻两个梳齿部之间的间隙形成为所述镂空图案。
具体地，所述梳齿部的线宽为1～5μm，相邻两个梳齿部之间的间距为1～10μm。
具体地，所述源电极和漏电极分别包括多个依次间隔排列的横向分支和多个依次间隔排列的纵向分支，所述多个横向分支和多个纵向分支纵横交错，在所述第一区域和所述第二区域分别限定出所述镂空图案。
具体地，所述横向分支的线宽为1～5μm，相邻两个横向分支之间的间距为1～10μm；所述纵向分支的线宽为1～5μm，相邻两个纵向分支之间的间距为1～10μm。
本发明还提供了一种阵列基板，其包括形成在衬底基板上的薄膜晶体管和像素电极，所述像素电极与所述薄膜晶体管电性连接，其中，所述薄膜晶体管为如上所述的薄膜晶体管。
本发明的另一方面是提供一种显示装置，其包括如上所述的阵列基板。
本发明实施例中提供的薄膜晶体管，通过在源电极和漏电极与栅电极相互重叠的区域形成镂空图案，减小了源/漏电极与栅电极的正对面积，从而降低了栅电极与源/漏电极之间的寄生电容，提升了器件的性能。该薄膜晶体管结构应用于平板显示装置的阵列基板中，有利于提高显示品质。
附图说明
图1是现有的薄膜晶体管的俯视结构示意图；
图2是如图1所示的薄膜晶体管沿A-A线的剖面示意图；
图3是本发明实施例1提供的薄膜晶体管的俯视结构示意图；
图4是如图3所示的薄膜晶体管沿B-B线的剖面示意图；
图5是本发明实施例1中的源/漏电极的俯视结构示意图；
图6是本发明实施例2提供的薄膜晶体管的俯视结构示意图；
图7是本发明实施例3提供的薄膜晶体管的俯视结构示意图；
图8是本发明实施例3中的源/漏电极的俯视结构示意图；
图9是本发明实施例4提供的薄膜晶体管的俯视结构示意图；
图10是本发明实施例4中的源/漏电极的俯视结构示意图；
图11是本发明实施例5提供的阵列基板的结构示意图；
图12是本发明实施例5提供的显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例提供了一种薄膜晶体管，参阅图3至图5，所述薄膜晶体管包括衬底1、设置于衬底1上的栅电极2、覆设于栅电极2上的栅极绝缘层3、设置于栅极绝缘层3上的有源层4以及源电极5a和漏电极5b。所述源电极5a和漏电极5b位于同一结构层中并且相互间隔设置，所述源电极5a连接至所述有源层4的第一端，所述漏电极5b连接至所述有源层4的第二端。
其中，所述源电极5a和漏电极5b分别包括与所述栅电极2相互重叠的第一区域51和位于所述第一区域51之外的第二区域52。所述源电极5a和漏电极5b的第一区域51形成有镂空图案7，在所述镂空图案7的位置暴露出所述有源层4。通过在源电极5a和漏电极5b与栅电极2相互重叠的第一区域51形成镂空图案7，减小了源/漏电极5a、5b与栅电极2的正对面积，从而降低了栅电极2与源/漏电极5a、5b之间的寄生电容，提升了器件的性能。该薄膜晶体管结构应用于平板显示装置中的开关晶体管时，由于寄生电容较小，薄膜晶体管的栅电极2上的栅极电压的跳变对像素电压的影响也较小，相比于现有技术中的薄膜晶体管，其有利于提高显示品质。
本实施例中，如图3和图5所示，所述源电极5a和漏电极5b的第一区域51中设置有多个镂空图案7，所述镂空图案7的形状为四边形。需要说明的是，在另外的一些实施例中，所述镂空图案7的形状也可以设置为其他的多边形图案，例如是三角形、五边形等，还可以是设置为圆形或椭圆形或其他不规则图形。其中，为了使得所述源电极5a和漏电极5b具有更好的导电性能，所述镂空图案7的形状优选设置为规则图形，并且多个所述镂空图案7在所述第一区域51中均匀排布。
薄膜晶体管的电流特性公式如下：
以上公式中，Id为薄膜晶体管的漏极电流，Cox为薄膜晶体管的单位面积的栅极电容，为薄膜晶体管的沟道区的宽长比，μfe为薄膜晶体管的载流子迁移率，VG为薄膜晶体管的栅极电压，Vth为薄膜晶体管的阈值电压，Vd薄膜晶体管的漏极电压。
从以上公式可以看出，薄膜晶体管的漏极电流Id与源/漏电极和有源层之间的连接面积大小并没有直接的联系。因此，以上实施例提供的薄膜晶体管，在源电极5a和漏电极5b的第一区域51形成镂空图案7之后，虽然其与有源层4的接触面积减小，但是这样的改变对薄膜晶体管的电流特性并没有本质的影响。
考虑到在源电极5a和漏电极5b形成镂空图案7之后，会增加源电极5a和漏电极5b的电阻，这一因素可能是会减小薄膜晶体管的实际的漏极电流Id，因此，在形成镂空图案7时，需要根据实际情况(例如有源层的具体材料类型等)确定镂空图案7的数量以及每个镂空图案7的尺寸，以确保薄膜晶体管的电流特性在满足实际应用条件的前提下，尽可能大地降低源电极5a和漏电极5b与栅电极2的重叠面积。
本实施例中，参阅图3和图5，所述镂空图案7的在沿所述栅电极2的长度方向(如图3的视图中的纵向，在平面内垂直于B-B线的方向)上的宽度D1优选设置为1～10μm，相邻两个镂空图案7之间的间距L1优选设置为1～5μm。
其中，所述栅电极2、源电极5a和漏电极5b的材料通常选择为金属材料，所述有源层4的材料可以选择为金属氧化物半导体材料或晶体硅半导体材料。
其中，所述镂空图案7是通过光罩工艺制备形成于所述源电极5a和漏电极5b中。在第一种技术方案中，在沉积用于形成源/漏电极的金属薄膜层之后，应用一道光罩工艺直接将所述金属薄膜层刻蚀形成具有所述镂空图案7的源电极5a和漏电极5b。在第二种技术方案中，在沉积用于形成源/漏电极的金属薄膜层之后，可以先应用第一道光罩工艺将所述金属薄膜层刻蚀形成平面状(无镂空图案7)的源/漏电极图案，再应用第二道光罩工艺在所述源/漏电极图案中刻蚀出所述镂空图案7，即，应用两道光罩工艺制备获得具有所述镂空图案7的源电极5a和漏电极5b。以上优选采用第一种技术方案，其可以节省光罩工艺的次数以降低生产成本。
实施例2
本实施例提供的薄膜晶体管与实施例1不同的是，如图6所示，所述源电极5a和漏电极5b中，所述第一区域51和所述第二区域52均形成有所述镂空图案7。本实施例中的薄膜晶体管，在可以降低栅电极与源/漏电极之间的寄生电容的基础上，通过在第二区域52也形成镂空图案7，由此可以增加薄膜晶体管的柔韧性能。本实施例提供的薄膜晶体管结构，在应用于柔性显示装置时，其可以提升柔性显示装置的弯折性能。
实施例3
本实施例提供的薄膜晶体管与实施例1不同的是，如图7和图8所示，所述源电极5a和漏电极5b的第一区域51为梳状结构，所述梳状结构的梳齿部8连接到所述有源层4，相邻两个梳齿部8之间的间隙形成为所述镂空图案7。
具体地，如图8所示，所述梳齿部8的线宽L2优选设置为1～5μm，相邻两个梳齿部8之间的间距(即所述镂空图案7的宽度)D2优选设置为1～10μm。
需要说明的是，作为本实施例的一种结构变化，可以参考实施例2的方式，将本实施例中的源电极5a和漏电极5b的第二区域52中也设置有镂空图案7，提升薄膜晶体管的柔韧性能。
实施例4
本实施例提供的薄膜晶体管与实施例1不同的是，如图9和图10所示，所述源电极5a和漏电极5b分别包括多个依次间隔排列的横向分支53和多个依次间隔排列的纵向分支54。所述多个横向分支53和多个纵向分支54分别为长条状结构，所述多个纵向分支54沿第一方向(如图10中的X方向)依次间隔排列，所述多个横向分支53沿第二方向(如图10中的Y方向)依次间隔排列，所述多个横向分支53和多个纵向分支54纵横交错，在所述源电极5a和漏电极5b的第一区域51和所述第二区域52分别限定出所述镂空图案7。
具体地，如图10所示，所述横向分支53的线宽L3优选设置为1～5μm，相邻两个横向分支53之间的间距D3优选设置为1～10μm；所述纵向分支54的线宽L4优选设置为1～5μm，相邻两个纵向分支54之间的间距D4优选设置为1～10μm。在最为优选的技术方案中，所述多个横向分支53等间距排列并且各个横向分支53的线宽L3相等，所述多个纵向分支54等间距排列并且各个纵向分支54的线宽L4相等，并且L3＝L4，D3＝D4。
本实施例提供的薄膜晶体管，通过将源电极5a和漏电极5b设置为分别包括多个长条状的横向分支53和纵向分支54，在可以降低栅电极与源/漏电极之间的寄生电容的基础上，能够更好地提升薄膜晶体管的柔韧性能。
实施例5
本实施例首先提供了一种阵列基板，如图11所示，所述阵列基板101包括阵列设置在衬底基板10上的像素结构(图11中仅示例性示出了其中一个像素结构)，每一像素结构包括薄膜晶体管20和像素电极40，所述薄膜晶体管20上覆设有平坦层30，所述像素电极40形成在所述平坦层30，所述像素电极40通过设置在所述平坦层30中的过孔与所述薄膜晶体管20电性连接，可以是连接到所述薄膜晶体管20的源电极或漏电极。其中，所述薄膜晶体管20是采用了本发明前述实施例中所提供的薄膜晶体管。
其中，所述衬底基板10可以是采用刚性基板或者柔性基板。当所述衬底基板10为柔性基板时，所述薄膜晶体管20优选使用为在源电极和漏电极第一区域和第二区域均设置有镂空图案的薄膜晶体管，例如如实施例2和实施例4所提供的薄膜晶体管的结构。
进一步地，本实施例还提供了一种显示装置，其中采用了本实施例如上所述的阵列基板。具体地，本实施例提供的显示装置以液晶显示装置为例，参阅图12，所述液晶显示装置包括液晶面板100及背光模组200，所述液晶面板100与所述背光模组200相对设置，所述背光模组200提供显示光源给所述液晶面板100，以使所述液晶面板100显示影像。其中，液晶面板100包括相对设置的薄膜晶体管阵列基板101和滤光基板102，还包括位于阵列基板101和滤光基板102之间的液晶层103。其中，薄膜晶体管阵列基板101即采用了本发明实施例提供的阵列基板。
综上所述，本发明实施例提供的薄膜晶体管及其相应的阵列基板和显示装置，通过在源电极和漏电极与栅电极相互重叠的区域形成镂空图案，减小了源/漏电极与栅电极的正对面积，从而降低了栅电极与源/漏电极之间的寄生电容，提升了器件的性能，有利于提高显示装置显示品质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种薄膜晶体管，包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其特征在于，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述镂空图案的形状为多边形、圆形、椭圆形或其他不规则图形；其中，所述镂空图案是通过光罩工艺制备形成于所述源电极和漏电极中。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述镂空图案的在沿所述栅电极的长度方向上的宽度为1～10μm。
4.根据权利要求1-3任一所述的薄膜晶体管，其特征在于，所述源电极和漏电极中，所述第一区域和所述第二区域均形成有所述镂空图案。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极和漏电极的第一区域为梳状结构，所述梳状结构的梳齿部连接到所述有源层，相邻两个梳齿部之间的间隙形成为所述镂空图案。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述梳齿部的线宽为1～5μm，相邻两个梳齿部之间的间距为1～10μm。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极和漏电极分别包括多个依次间隔排列的横向分支和多个依次间隔排列的纵向分支，所述多个横向分支和多个纵向分支纵横交错，在所述第一区域和所述第二区域分别限定出所述镂空图案。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述横向分支的线宽为1～5μm，相邻两个横向分支之间的间距为1～10μm；所述纵向分支的线宽为1～5μm，相邻两个纵向分支之间的间距为1～10μm。
9.一种阵列基板，包括形成在衬底基板上的薄膜晶体管和像素电极，所述像素电极与所述薄膜晶体管电性连接，其特征在于，所述薄膜晶体管为权利要求1-8任一所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810827974.5A CN109166911A (zh) | 2018-07-25 | 2018-07-25 | 薄膜晶体管、阵列基板以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810827974.5A CN109166911A (zh) | 2018-07-25 | 2018-07-25 | 薄膜晶体管、阵列基板以及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109166911A true CN109166911A (zh) | 2019-01-08 |
Family
ID=64898095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810827974.5A Pending CN109166911A (zh) | 2018-07-25 | 2018-07-25 | 薄膜晶体管、阵列基板以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166911A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257183A1 (zh) * | 2021-06-07 | 2022-12-15 | 惠州华星光电显示有限公司 | 半导体器件及其制备方法 |
| WO2023015496A1 (en) * | 2021-08-11 | 2023-02-16 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225038A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| US20070194700A1 (en) * | 2002-05-03 | 2007-08-23 | Lg Philips Lcd Co., Ltd. | Active matrix organic electroluminescent device and fabricating method thereof |
| CN102918650A (zh) * | 2010-04-07 | 2013-02-06 | 株式会社半导体能源研究所 | 晶体管 |
-
2018
- 2018-07-25 CN CN201810827974.5A patent/CN109166911A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225038A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| US20070194700A1 (en) * | 2002-05-03 | 2007-08-23 | Lg Philips Lcd Co., Ltd. | Active matrix organic electroluminescent device and fabricating method thereof |
| CN102918650A (zh) * | 2010-04-07 | 2013-02-06 | 株式会社半导体能源研究所 | 晶体管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257183A1 (zh) * | 2021-06-07 | 2022-12-15 | 惠州华星光电显示有限公司 | 半导体器件及其制备方法 |
| WO2023015496A1 (en) * | 2021-08-11 | 2023-02-16 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111897156B (zh) | 包括盒内式触摸板的背板基板 | |
| CN104777653B (zh) | 阵列基板、液晶显示面板和液晶显示装置 | |
| CN108663837B (zh) | 触控显示单元、触控显示基板、触控显示面板及其驱动方法 | |
| CN106796364A (zh) | 包括具有增强部分的配线的柔性显示装置及其制造方法 | |
| CN105094437B (zh) | 一种触控显示面板及其驱动方法、显示装置 | |
| CN105353921B (zh) | 一种集成触控显示面板和一种触控显示设备 | |
| CN101546076B (zh) | Tft-lcd阵列基板和彩膜基板及其制造方法 | |
| CN102402087B (zh) | 像素结构、主动元件阵列基板以及平面显示面板 | |
| KR101985246B1 (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
| CN108108070B (zh) | Tft基板及应用其的触控显示面板 | |
| CN101625493A (zh) | 阵列基板及具有阵列基板的液晶显示装置 | |
| CN103295960A (zh) | 阵列基板及其制造方法 | |
| CN103760708A (zh) | 一种阵列基板、电容式触摸屏和触控显示装置 | |
| CN104937527A (zh) | 触摸传感器用电极、触摸面板及显示装置 | |
| CN104865762A (zh) | 像素结构及显示面板 | |
| JP2006286773A (ja) | 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
| CN104576747A (zh) | 薄膜晶体管、具有其的显示面板及其制造方法 | |
| US11669180B2 (en) | Touch display substrate and display device | |
| EP3321730A1 (en) | Array substrate and manufacturing method thereof and display device | |
| US20150212380A1 (en) | Pixel structure and liquid crystal panel | |
| CN107799533A (zh) | Tft基板及应用其的显示面板 | |
| CN104035257A (zh) | 像素阵列及其制作方法、显示面板 | |
| CN113851485A (zh) | 一种薄膜晶体管、栅极行驱动电路及阵列基板 | |
| CN109166911A (zh) | 薄膜晶体管、阵列基板以及显示装置 | |
| CN105824476A (zh) | 一种触控结构及其驱动方法、触控屏、触控显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190108 |
|
| WD01 | Invention patent application deemed withdrawn after publication |