CN115312546A - 阵列基板及其制备方法、显示面板 - Google Patents
阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN115312546A CN115312546A CN202211233954.8A CN202211233954A CN115312546A CN 115312546 A CN115312546 A CN 115312546A CN 202211233954 A CN202211233954 A CN 202211233954A CN 115312546 A CN115312546 A CN 115312546A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- conducting layer
- conductive layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 229910052747 lanthanoid Inorganic materials 0.000 claims abstract description 26
- 229910052738 indium Inorganic materials 0.000 claims abstract description 23
- 150000002602 lanthanoids Chemical class 0.000 claims abstract description 21
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 12
- -1 lanthanide metal oxide Chemical class 0.000 claims abstract description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 10
- 229910003437 indium oxide Inorganic materials 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000010949 copper Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910016027 MoTi Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制备方法、显示面板，所述阵列基板内设有薄膜晶体管，所述阵列基板包括：衬底；第一导电层，设于所述衬底上，包括第一电极和虚拟电极，所述第一电极和所述虚拟电极间隔设置；第二导电层，设于所述第一导电层上，包括所述薄膜晶体管的栅极，所述栅极与所述虚拟电极层叠设置，所述第一导电层的材料中，锡元素的摩尔百分比小于1%；其中，所述第一导电层的材料包括镧系金属氧化物，且所述镧系元素的摩尔百分比为1%‑5%；和/或所述第一导电层的材料包括铟金属氧化物，且所述铟元素的摩尔百分比为30%‑50%。避免了栅极成膜过程中，与栅极层叠设置的第一导电层高温结晶，以致在后续刻蚀过程中不易刻蚀的问题。
Description
技术领域
本申请涉及显示领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
在现有边缘场开关（Fringe Field Switching，简称FFS）模式的阵列基板中，为了降低生产成本，可以将第一导电层与栅极层通过同一道光罩制程图案化处理，如此，可以形成叠层设置的第一导电层和栅极层。
然而，第一导电层的材料通常为氧化铟锡，栅极层的材料通常为金属或其合金。由于栅极层的成膜温度较高，当在第一导电层上沉积栅极层时，容易造成第一导电层结晶，结晶后的第一导电层在后续刻蚀制程中难以被刻蚀，从而造成第一导电层刻蚀残留的问题。
发明内容
本发明提供一种阵列基板，以解决阵列基板中第一导电层刻蚀残留的问题，同时不影响薄膜晶体管的栅极制备。
为解决以上问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，所述阵列基板内设有薄膜晶体管，所述阵列基板包括：
衬底；
第一导电层，设于所述衬底上，包括第一电极和虚拟电极，所述第一电极和所述虚拟电极间隔设置；
第二导电层，设于所述第一导电层上，包括所述薄膜晶体管的栅极，所述栅极与所述虚拟电极层叠设置，所述第一导电层的材料中，锡元素的摩尔百分比小于1%；
其中，所述第一导电层的材料包括镧系金属氧化物，且镧系元素的摩尔百分比为1%-5%；和/或
所述第一导电层的材料包括铟金属氧化物，且铟元素的摩尔百分比为30%-50%。
可选地，在本发明的一些实施例中，所述第一导电层的材料为镧系-铟氧化物，所述镧系铟氧化物中所述镧系元素的摩尔百分比为1%-5%，且所述铟元素的摩尔百分比为30%-50%。
可选地，在本发明的一些实施例中，所述虚拟电极在所述衬底上的正投影完全覆盖所述栅极在所述衬底上的正投影。
可选地，在本发明的一些实施例中，所述虚拟电极的侧壁凸出于所述栅极的侧壁，且所述虚拟电极的侧壁相比于所述栅极的侧壁的凸出量小于0.5微米。
可选地，在本发明的一些实施例中，所述阵列基板还包括绝缘层、有源层和第三导电层，所述绝缘层、所述有源层和所述第三导电层依次层叠设置于所述第二导电层上，所述有源层包括所述薄膜晶体管的沟道区，所述第三导电层包括所述薄膜晶体管的源极和漏极，所述源极和所述漏极间隔设置于所述沟道区的两端。
可选地，在本发明的一些实施例中，所述源极在所述衬底上的投影落入所述有源层的有源区在所述衬底上的投影内，所述漏极在所述衬底上的投影落入所述有源区在所述衬底上的投影内。
可选地，在本发明的一些实施例中，所述阵列基板还包括钝化层和第四导电层，所述钝化层设于所述第三导电层上，所述第四导电层设于所述钝化层上；所述阵列基板还包括贯穿所述钝化层和所述绝缘层的过孔，所述过孔露出至少部分所述漏极、以及部分所述第一电极；所述第四导电层包括第二电极和搭接电极，所述第二电极和所述搭接电极间隔设置，所述搭接电极通过所述过孔连接所述漏极、所述有源区的侧壁和所述第一电极。
相应的，本发明实施例提供一种阵列基板的制备方法，所述制备方法包括：
提供衬底，并在所述衬底上依次沉积第一导电层薄膜和第二导电层薄膜；其中，所述第一导电层的材料中锡元素的摩尔百分比小于1%，所述第一导电层薄膜的材料包括镧系金属氧化物且镧系元素的摩尔百分比为1%-5%，和/或所述第一导电层的材料包括铟金属氧化物且铟元素的摩尔百分比为30%-50%，所述第一导电层薄膜的材料中锡元素的摩尔百分比小于1%；
采用半透光掩膜版，对所述第二导电层薄膜和所述第一导电层薄膜进行图案化处理，得到第二导电层和第一导电层；其中，所述第二导电层包括薄膜晶体管的栅极，所述第一导电层包括第一电极和虚拟电极，所述第一电极和所述虚拟电极间隔设置，所述虚拟电极和所述栅极层叠设置。
可选地，在本发明的一些实施例中，所述采用半透光掩膜版，对所述第二导电层薄膜和所述第一导电层薄膜进行图案化处理，得到第二导电层和第一导电层的步骤，包括：
在所述第二导电层薄膜上沉积一层光阻，并采用半透光掩膜版对所述光阻进行刻蚀，得到第一光阻图案；其中，所述第一光阻图案与所述第一导电层的目标图案相同；
采用湿法刻蚀，以所述第一光阻图案为掩膜，对所述第二导电层薄膜和所述第一导电层薄膜进行刻蚀，得到所述第一导电层；其中，刻蚀后的所述第二导电层薄膜和所述第一导电层薄膜均得到所述第一导电层的目标图案；
对所述第一光阻图案进行减薄处理，得到第二光阻图案；其中，所述第二光阻图案与所述第二导电层的目标图案相同；
再次采用湿法刻蚀，以所述第二光阻图案为掩膜，对所述第二导电层薄膜进行刻蚀，得到所述第二导电层；
采用等离子体灰化工艺，去除所述第二光阻图案。
本发明还提供一种显示面板，所述显示面板包括本发明任意一项实施例所述的阵列基板。
本发明提供了一种阵列基板及其制备方法、显示面板，通过采用镧系氧化物或铟氧化物作为第一导电层的材料，并通过限定所述镧系氧化物中镧系元素的摩尔百分比，或铟氧化物中铟元素的摩尔百分，以及第一导电层的材料中锡元素的摩尔百分比，利用镧系元素、铟元素具备高电子迁移率的特性，使所述第一导电层的材料在高温时不易结晶，在等离子体处理后增强结晶性能。从而避免了所述栅极成膜过程中所述第一导电层高温结晶，以致在后续刻蚀过程中不易刻蚀的问题，从根本上解决了所述第一导电层刻蚀残留的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的制备方法的流程图；
图3为本发明实施例提供的阵列基板的制备结构示意图。
具体实施方式
下面将结合本发明的具体实施方案，对本发明实施方案和/或实施例中的技术方案进行清楚、完整的描述，显而易见的，下面所描述的实施方案和/或实施例仅仅是本发明一部分实施方案和/或实施例，而不是全部的实施方案和/或实施例。基于本发明中的实施方案和/或实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方案和/或实施例，都属于本发明保护范围。
本发明所提到的方向用语，例如[上]、[下]、[左]、[右]、[前]、[后]、[内]、[外]、[侧]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明和理解本发明，而非用以限制本发明。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或是暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
在FFS模式的阵列基板中，当栅极层和第一导电层叠层设置，且用同一道光罩制程进行刻蚀时，所述第一导电层存在刻蚀残留的问题。产生上述问题的原因是栅极层的成膜温度较高，而用作所述第一导电层的氧化铟锡材料在高温下易结晶，结晶后的氧化铟锡在后续刻蚀过程中难以被刻蚀。因此，为了避免氧化铟锡在栅极层的制备过程中结晶，现有技术用降低栅极层的成膜温度和在栅极层的成膜设备中增加冷却系统的技术手段，然而，该技术手段存在生产节拍过大、额外增加设备和能耗成本的问题，且无法从根本上解决第一导电层刻蚀残留的问题。
本发明提供一种阵列基板，从根本上解决了所述第一导电层刻蚀残留的问题，且相比于现有技术，不存在生产节拍过大、额外增加设备和能耗成本的问题。
在一种实施例中，请参照图1，图1示出了本发明实施例提供的阵列基板的结构示意图。如图1所示，本发明实施例提供的阵列基板内设有薄膜晶体管，所述阵列基板包括：衬底11、第一导电层和第二导电层。所述第一导电层设于所述衬底11上，包括第一电极121和虚拟电极122，所述第一电极121和所述虚拟电极122间隔设置，所述第一导电层的材料中，锡元素的摩尔百分比小于1%；所述第二导电层设于所述第一导电层上，包括所述薄膜晶体管的栅极13，所述栅极13与所述虚拟电极122层叠设置；其中，所述第一导电层的材料包括镧系金属氧化物，且所述镧系元素的摩尔百分比为1%-5%；和/或所述第一导电层的材料包括铟金属氧化物，且所述铟元素的摩尔百分比为30%-50%。
本发明实施例通过采用镧系氧化物或铟氧化物作为第一导电层的材料，并通过限定所述镧系氧化物中镧系元素的摩尔百分比，或铟氧化物中铟元素的摩尔百分，以及第一导电层的材料中锡元素的摩尔百分比，利用镧系元素、铟元素具备高电子迁移率的特性，使所述第一导电层的材料在高温时不易结晶，在等离子体处理后增强结晶性能。从而避免了所述栅极成膜过程中所述第一导电层高温结晶，以致在后续刻蚀过程中不易刻蚀的问题，从根本上解决了所述第一导电层刻蚀残留的问题。
在一种实施例中，所述第一导电层的材料包括但不限于铟镓锌氧化物（IGZO）、铟锌氧化物（IZO）、镧系稀土-铟锌氧化物（Ln-IZO）。优选所述第一导电层的材料为镧系稀土-铟锌氧化物（Ln-IZO）；其中，镧系元素的摩尔百分比为1%-5%，铟元素的摩尔百分比为30%-50%。所述栅极的材料为金属或其合金，包括但不限于钼（Mo）、钼/铝（Mo/Al）、钼/铜（Mo/Cu）、钼钛/铜（MoTi/Cu）、钼钛/铜/钼钛（MoTi/Cu/MoTi）、钛/铝/钛（Ti/Al/Ti）、钛/铜/钛（Ti/Cu/Ti）、钼/铜/氧化铟锡（Mo/Cu/ITO）、钼/铜/氧化铟锌（Mo/Cu/IZO）、氧化铟锡/铜/氧化铟锌（IZO/Cu/IZO）。
在一种实施例中，所述栅极13与所述虚拟电极122接触设置，所述栅极13在所述衬底11上的投影落入所述虚拟电极122在所述衬底11上的投影内。所述虚拟电极122的侧壁凸出于所述栅极13的侧壁；所述虚拟电极122的侧壁相比于所述栅极13的侧壁的凸出量D小于0.5微米。由于所述第一导电层的材料在所述第二导电层的成膜过程中不易结晶，因此，所述第一导电层在刻蚀过程中刻蚀更加完全，当采用半透光掩膜技术对所述第一导电层和所述第二导电层刻蚀时，相比于现有技术，本发明实施例中的所述虚拟电极122的侧壁相比于所述栅极13的侧壁的凸出量D更小，减小了所述栅极13与所述第一电极121、所述薄膜晶体管的源漏极短接的风险，增大了所述阵列基板的设计空间。
在一种实施例中，所述阵列基板还包括绝缘层14、有源层和第三导电层，所述绝缘层14、所述有源层和所述第三导电层依次层叠设置于所述第二导电层上，所述有源层包括所述薄膜晶体管的有源区15，所述有源区15包括沟道区和位于所述沟道区两侧的掺杂区，所述沟道区在所述衬底11上的投影落入所述栅极13在所述衬底11上的投影内。所述第三导电层包括所述薄膜晶体管的源极161和漏极162，所述源极161和所述漏极162间隔设置于所述沟道区的两端。所述源极161和所述漏极162分别覆盖两个所述掺杂区，且所述源极161在所述衬底11上的正投影落入所述有源区15在所述衬底11上的正投影内，所述漏极162在所述衬底11上的正投影落入所述有源区15在所述衬底11上的正投影内。在其他实施例中，所述源极161在所述衬底11上的正投影部分落入所述有源区15在所述衬底11上的正投影之外，所述漏极162在所述衬底11上的正投影部分落入所述有源区15在所述衬底11上的正投影之外。
在一种实施例中，所述阵列基板还包括钝化层17、第四导电层，所述钝化层17设于所述第三导电层上，所述第四导电层设于所述钝化层17上。所述阵列基板还包括贯穿所述钝化层17和所述绝缘层14的过孔101，所述过孔101露出至少部分所述漏极162、以及部分所述第一电极121。所述第四导电层包括第二电极181和搭接电极182，所述第二电极181和所述搭接电极182间隔设置，所述搭接电极182通过所述过孔101连接所述漏极162和所述第一电极121。当所述源极161在所述衬底11上的正投影落入所述有源区15在所述衬底11上的正投影内，所述漏极162在所述衬底11上的正投影落入所述有源区15在所述衬底11上的正投影内时，所述过孔101进一步露出所述有源区15的部分侧壁，所述搭接电极182通过所述过孔101连接所述有源区15的侧壁。
在一种实施例中，所述第一电极121为像素定义，所述第二电极181为公共电极；在另一种实施例中，所述第一电极121为公共电极，所述第二电极181为像素电极；所述第一电极121和所述第二电极181互为相对，因此所述第一电极121和所述第二电极181的位置关系可以互换。在一种实施例中，所述第二电极181为狭缝电极，所述第二电极181在所述衬底11上的投影落入所述第一电极121在所述衬底上的投影内，所述第一电极121和所述第二电极181在所述阵列基板的上方形成水平电场。所述第一电极121和所述第二电极181均为透明电极，以保证所述阵列基板应用于液晶显示面板时，提高所述液晶显示面板的开口率。
所述衬底11为透明衬底，所述衬底11可以是刚性衬底，如玻璃衬底，也可以是柔性衬底，如聚酰亚胺衬底等。
本发明实施例所述的阵列基板为背沟道结构的阵列基板或刻蚀阻挡结构的阵列基板，当所述阵列基板为刻蚀阻挡结构的阵列基板时，所述阵列基板还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述有源层和所述钝化层之间，所述刻蚀阻挡层覆盖所述沟道区。
相应的，本发明还提供一种阵列基板的制备方法，请参照图2和图3，图2为本发明实施例提供的阵列基板的制备方法的流程图，图3为本发明实施例提供的阵列基板的制备结构示意图。所述制备方法包括：
步骤B1、提供衬底，并在所述衬底上依次沉积第一导电层薄膜和第二导电层薄膜；其中，所述第一导电层的材料中锡元素的摩尔百分比小于1%，所述第一导电层薄膜的材料包括镧系金属氧化物且所述镧系元素的摩尔百分比为1%-5%，和/或所述第一导电层薄膜的材料包括铟金属氧化物且所述铟元素的摩尔百分比为30%-50%。
步骤B2、采用半透光掩膜版，对所述第二导电层薄膜和所述第一导电层薄膜进行图案化处理，得到第二导电层和第一导电层；其中，所述第二导电层包括薄膜晶体管的栅极，所述第一导电层包括第一电极和虚拟电极，所述第一电极和所述虚拟电极间隔设置，所述虚拟电极和所述栅极层叠设置；请参照图3中（a）。
具体的，步骤B2包括：
在所述第二导电层薄膜上沉积一层第一光阻，并采用半透光掩膜版对所述第一光阻进行刻蚀，得到第一光阻图案；其中，所述第一光阻图案与所述第一导电层的目标图案相同；
采用湿法刻蚀，以所述第一光阻图案为掩膜，对所述第二导电层薄膜和所述第一导电层薄膜进行刻蚀；所述第二导电层薄膜和所述第一导电层薄膜可以通过同一道湿刻工艺刻蚀，也可以采用两道湿刻工艺进行刻蚀，具体根据湿法刻蚀所采用的刻蚀液和所述第一导电层薄膜的材料、所述第二导电层薄膜的材料确定；其中，刻蚀后的所述第二导电层薄膜和所述第一导电层薄膜均得到所述第一导电层的目标图案；
对所述第一光阻图案进行减薄处理，得到第二光阻图案；其中，所述第二光阻图案与所述第二导电层的目标图案相同；
再次采用湿法刻蚀，以所述第二光阻图案为掩膜，对所述第二导电层薄膜进行刻蚀，得到所述第二导电层的目标图案；
采用等离子体灰化工艺，去除所述第二光阻图案；在此过程中，所述第一导电层以所述第二光阻图案和所述第二导电层的目标图案为掩膜，同时被等离子体处理，增强了所述第一导电层的结晶特性和导体化，提高了所述第一导电层的电导率。
步骤B3、在所述第二导电层上依次沉积绝缘层、有源层薄膜和第三导电层薄膜。
步骤B4、采用半透光掩膜版，对所述第三导电层薄膜和所述有源层薄膜进行图案化处理，得到第三导电层和有源层；其中，所述第三导电层包括所述薄膜晶体管的源极和漏极，所述有源层包括所述薄膜晶体管的有源区，所述有源区和所述薄膜晶体管的源漏极层叠设置；请参照图3中（b）。
具体的步骤B4包括：
在所述第三导电层上沉积一层第二光阻，并采用半透光掩膜版对所述第二光阻进行刻蚀，得到第三光阻图案；其中，所述第三光阻图案与所述有源层的目标图案相同；
以所述第三光阻图案为掩膜，对所述第三导电层薄膜和所述有源层薄膜进行刻蚀；其中，刻蚀后的所述有源层薄膜和所述第三导电层薄膜均得到所述有源层的目标图案；
对所述第三光阻图案进行减薄处理，得到第四光阻图案；其中，所述第四光阻图案与第三导电层的目标图案相同；
采用湿法刻蚀，以所述第四光阻图案为掩膜，对所述第三导电层薄膜进行刻蚀，得到所述第三导电层的目标图案；
去除所述第四光阻图案。
在其他实施例中，步骤B4也可以采用两道光罩分别对所述第三导电层薄膜和所述有源层薄膜进行图案化处理。
步骤B5、在所述第三导电层上沉积钝化层，并图案化处理所述钝化层和所述绝缘层，得到贯穿所述钝化层和所述绝缘层的过孔；其中，所述过孔露出所述薄膜晶体管的至少部分漏极和部分所述第一电极；请参照图3中（c）。
步骤B6、在所述钝化层上沉积第四导电层薄膜，并图案化处理所述第四导电层薄膜，得到第二电极和搭接电极；其中，所述第二电极和所述搭接电极间隔设置，所述搭接电极通过所述过孔连接所述漏极和所述第一电极；请参照图3中（d）。
本发明实施例还提供一种显示面板，所述显示面板包括本发明任意一项实施例所述的阵列基板，所述显示面板优选为液晶显示面板。由于所述显示面板包括本发明任意一项实施例所述的阵列基板，因此具有本发明任意一项实施例所述的阵列基板所具有的技术特征和有益效果，具体请参照上述实施例，在此不在赘述。
综上所述，本发明实施例提供了一种阵列基板及其制备方法、显示面板，通过采用镧系氧化物或铟氧化物作为第一导电层的材料，并通过限定所述镧系氧化物中镧系元素的摩尔百分比，或铟氧化物中铟元素的摩尔百分，利用镧系元素、铟元素具备高电子迁移率的特性，使所述第一导电层的材料在高温时不易结晶，在等离子体处理后增强结晶性能。从而避免了所述栅极成膜过程中所述第一导电层高温结晶，以致在后续刻蚀过程中不易刻蚀的问题，从根本上解决了所述第一导电层刻蚀残留的问题。
以上对本发明实施例所提供的阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板内设有薄膜晶体管，所述阵列基板包括：
衬底；
第一导电层，设于所述衬底上，包括第一电极和虚拟电极，所述第一电极和所述虚拟电极间隔设置，所述第一导电层的材料中，锡元素的摩尔百分比小于1%；
第二导电层，设于所述第一导电层上，包括所述薄膜晶体管的栅极，所述栅极与所述虚拟电极层叠设置；
其中，所述第一导电层的材料包括镧系金属氧化物，且镧系元素的摩尔百分比为1%-5%；和/或
所述第一导电层的材料包括铟金属氧化物，且铟元素的摩尔百分比为30%-50%。
2.如权利要求1所述的阵列基板，其特征在于，所述第一导电层的材料为镧系-铟氧化物，所述镧系铟氧化物中所述镧系元素的摩尔百分比为1%-5%，且所述铟元素的摩尔百分比为30%-50%。
3.如权利要求1所述的阵列基板，其特征在于，所述虚拟电极在所述衬底上的正投影完全覆盖所述栅极在所述衬底上的正投影。
4.如权利要求1所述的阵列基板，其特征在于，所述虚拟电极的侧壁凸出于所述栅极的侧壁，且所述虚拟电极的侧壁相比于所述栅极的侧壁的凸出量小于0.5微米。
5.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括绝缘层、有源层和第三导电层，所述绝缘层、所述有源层和所述第三导电层依次层叠设置于所述第二导电层上，所述有源层包括所述薄膜晶体管的沟道区，所述第三导电层包括所述薄膜晶体管的源极和漏极，所述源极和所述漏极间隔设置于所述沟道区的两端。
6.如权利要求5所述的阵列基板，其特征在于，所述源极在所述衬底上的投影落入所述有源层的有源区在所述衬底上的投影内，所述漏极在所述衬底上的投影落入所述有源区在所述衬底上的投影内。
7.如权利要求5或6所述的阵列基板，其特征在于，所述阵列基板还包括钝化层和第四导电层，所述钝化层设于所述第三导电层上，所述第四导电层设于所述钝化层上；所述阵列基板还包括贯穿所述钝化层和所述绝缘层的过孔，所述过孔露出至少部分所述漏极以及部分所述第一电极；所述第四导电层包括第二电极和搭接电极，所述第二电极和所述搭接电极间隔设置，所述搭接电极通过所述过孔连接所述漏极和所述第一电极。
8.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
提供衬底，并在所述衬底上依次沉积第一导电层薄膜和第二导电层薄膜；其中，所述第一导电层的材料中锡元素的摩尔百分比小于1%，所述第一导电层薄膜的材料包括镧系金属氧化物且镧系元素的摩尔百分比为1%-5%，和/或所述第一导电层薄膜的材料包括铟金属氧化物且铟元素的摩尔百分比为30%-50%；
采用半透光掩膜版，对所述第二导电层薄膜和所述第一导电层薄膜进行图案化处理，得到第二导电层和第一导电层；其中，所述第二导电层包括薄膜晶体管的栅极，所述第一导电层包括第一电极和虚拟电极，所述第一电极和所述虚拟电极间隔设置，所述虚拟电极和所述栅极层叠设置。
9.如权利要求8所述的制备方法，其特征在于，所述采用半透光掩膜版，对所述第二导电层薄膜和所述第一导电层薄膜进行图案化处理，得到第二导电层和第一导电层的步骤，包括：
在所述第二导电层薄膜上沉积一层光阻，并采用半透光掩膜版对所述光阻进行刻蚀，得到第一光阻图案；其中，所述第一光阻图案与所述第一导电层的目标图案相同；
采用湿法刻蚀，以所述第一光阻图案为掩膜，对所述第二导电层薄膜和所述第一导电层薄膜进行刻蚀，得到所述第一导电层；其中，刻蚀后的所述第二导电层薄膜和所述第一导电层薄膜均得到所述第一导电层的目标图案；
对所述第一光阻图案进行减薄处理，得到第二光阻图案；其中，所述第二光阻图案与所述第二导电层的目标图案相同；
再次采用湿法刻蚀，以所述第二光阻图案为掩膜，对所述第二导电层薄膜进行刻蚀，得到所述第二导电层；
采用等离子体灰化工艺，去除所述第二光阻图案。
10.一种显示面板，其特征在于，包括如权利要求1至7任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211233954.8A CN115312546A (zh) | 2022-10-10 | 2022-10-10 | 阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211233954.8A CN115312546A (zh) | 2022-10-10 | 2022-10-10 | 阵列基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115312546A true CN115312546A (zh) | 2022-11-08 |
Family
ID=83867672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211233954.8A Pending CN115312546A (zh) | 2022-10-10 | 2022-10-10 | 阵列基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115312546A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384105A (zh) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | 有机发光显示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201232629A (en) * | 2010-06-17 | 2012-08-01 | Samsung Mobile Display Co Ltd | Flat panel display apparatus and method of manufacturing the same |
| CN103121799A (zh) * | 2004-03-09 | 2013-05-29 | 出光兴产株式会社 | 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置 |
| CN103839604A (zh) * | 2014-02-26 | 2014-06-04 | 京东方科技集团股份有限公司 | 导电膜及其制备方法、阵列基板 |
| US20150214249A1 (en) * | 2013-03-28 | 2015-07-30 | Boe Technology Group Co., Ltd. | Array Substrate, Display Device and Manufacturing Method |
| US20150279863A1 (en) * | 2014-03-28 | 2015-10-01 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for Manufacturing Array Substrate |
| WO2016150073A1 (zh) * | 2015-03-24 | 2016-09-29 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其制作方法、显示装置 |
| US20180097053A1 (en) * | 2016-09-30 | 2018-04-05 | Samsung Display Co., Ltd. | Transistor substrate, display device, and method of manufacturing the transistor substrate |
| US20180292696A1 (en) * | 2017-04-07 | 2018-10-11 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, display panel and display device |
| US20200127226A1 (en) * | 2017-06-05 | 2020-04-23 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Light-emitting diode, array substrate, and method of making the same |
| CN215008229U (zh) * | 2021-03-22 | 2021-12-03 | 合肥京东方显示技术有限公司 | 阵列基板、显示面板和显示装置 |
-
2022
- 2022-10-10 CN CN202211233954.8A patent/CN115312546A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103121799A (zh) * | 2004-03-09 | 2013-05-29 | 出光兴产株式会社 | 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置 |
| TW201232629A (en) * | 2010-06-17 | 2012-08-01 | Samsung Mobile Display Co Ltd | Flat panel display apparatus and method of manufacturing the same |
| US20150214249A1 (en) * | 2013-03-28 | 2015-07-30 | Boe Technology Group Co., Ltd. | Array Substrate, Display Device and Manufacturing Method |
| CN103839604A (zh) * | 2014-02-26 | 2014-06-04 | 京东方科技集团股份有限公司 | 导电膜及其制备方法、阵列基板 |
| US20150279863A1 (en) * | 2014-03-28 | 2015-10-01 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for Manufacturing Array Substrate |
| WO2016150073A1 (zh) * | 2015-03-24 | 2016-09-29 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其制作方法、显示装置 |
| US20180097053A1 (en) * | 2016-09-30 | 2018-04-05 | Samsung Display Co., Ltd. | Transistor substrate, display device, and method of manufacturing the transistor substrate |
| US20180292696A1 (en) * | 2017-04-07 | 2018-10-11 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, display panel and display device |
| US20200127226A1 (en) * | 2017-06-05 | 2020-04-23 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Light-emitting diode, array substrate, and method of making the same |
| CN215008229U (zh) * | 2021-03-22 | 2021-12-03 | 合肥京东方显示技术有限公司 | 阵列基板、显示面板和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384105A (zh) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | 有机发光显示装置 |
| CN111384105B (zh) * | 2018-12-31 | 2023-08-11 | 乐金显示有限公司 | 有机发光显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI302034B (en) | Thin film transistor and manufacturing method thereof | |
| KR101128333B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| WO2020177597A1 (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| KR20100130490A (ko) | 어레이 기판 및 이의 제조방법 | |
| US10396209B2 (en) | Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them | |
| US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| KR20120046555A (ko) | 어레이 기판의 제조방법 | |
| CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| KR20110009954A (ko) | 어레이 기판 및 이의 제조방법 | |
| US20230317826A1 (en) | Method for manufacturing thin film transistor, and thin film transistor | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| CN111276527A (zh) | 一种显示面板及其制作方法 | |
| CN115312546A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN113728442A (zh) | 阵列基板及其制作方法 | |
| CN111029344A (zh) | 一种阵列基板及其制备方法 | |
| CN114883346A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN111599686A (zh) | 一种具有双层绝缘层的面板结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221108 |
|
| RJ01 | Rejection of invention patent application after publication |