CN117542863A - 驱动基板及显示面板 - Google Patents
驱动基板及显示面板 Download PDFInfo
- Publication number
- CN117542863A CN117542863A CN202311486835.8A CN202311486835A CN117542863A CN 117542863 A CN117542863 A CN 117542863A CN 202311486835 A CN202311486835 A CN 202311486835A CN 117542863 A CN117542863 A CN 117542863A
- Authority
- CN
- China
- Prior art keywords
- electrode
- active layer
- insulating layer
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 150
- 239000010409 thin film Substances 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 42
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000005669 field effect Effects 0.000 abstract description 7
- 239000010949 copper Substances 0.000 description 53
- 239000010408 film Substances 0.000 description 39
- 239000010936 titanium Substances 0.000 description 37
- 229910052750 molybdenum Inorganic materials 0.000 description 35
- 238000000034 method Methods 0.000 description 30
- 229910052719 titanium Inorganic materials 0.000 description 30
- 239000000463 material Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 229910044991 metal oxide Inorganic materials 0.000 description 19
- 150000004706 metal oxides Chemical class 0.000 description 19
- 229910016027 MoTi Inorganic materials 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- -1 IGZO Chemical class 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000012876 topography Methods 0.000 description 4
- 208000010392 Bone Fractures Diseases 0.000 description 2
- 206010017076 Fracture Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 206010040844 Skin exfoliation Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例公开了一种驱动基板及显示面板，本申请实施例的驱动基板及显示面板，采用第一薄膜晶体管和第二薄膜晶体管并联设置，且第一薄膜晶体管中具有垂直沟道的第一有源层和第二薄膜晶体管中具有垂直沟道的第二有源层相互重叠设置，达到缩小薄膜晶体管尺寸的同时，提高场效应迁移率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种驱动基板及显示面板。
背景技术
随着显示面板分辨率的提高，单位面积内所需薄膜晶体管的数目越多，需求对晶体管的尺寸进行缩小，进一步减小薄膜晶体管的面积，但是晶体管面积的较小会影响其迁移率。
而现有的方法是采用IGTO、IGZTO等高迁移率的材料制作双栅控制的薄膜晶体管，但双栅控制对迁移率的提升为单栅的1.4倍，迁移率的提升有限。
发明内容
本申请实施例提供一种驱动基板及显示面板，可以提高薄膜晶体管的迁移率以及缩小晶体管的尺寸。
本申请实施例提供一种驱动基板，包括：
基板；
第一薄膜晶体管，所述第一薄膜晶体管设置在所述基板上，所述第一薄膜晶体管包括：
第一电极，所述第一电极设置在所述基板上；
缓冲层，所述缓冲层覆盖所述第一电极和所述基板，所述缓冲层上设置有暴露所述第一电极的第一过孔；
凸起部，所述凸起部设置在所述缓冲层远离所述基板的一侧；
第二电极，所述第二电极的至少部分设置在所述凸起部远离所述基板的一侧，所述第二电极设置在所述凸起部远离所述基板一侧的部分与所述凸起部形成凸起结构；
第一有源层，所述第一有源层自所述凸起结构远离所述基板的一侧沿着所述凸起结构的侧壁面延伸至所述第一过孔内，所述第一有源层的一端连接于所述第一电极，所述第一有源层的另一端通过所述第一过孔连接于所述第二电极；
第一绝缘层，所述第一绝缘层覆盖所述第一有源层、所述第二电极和所述缓冲层；
第一栅极，所述第一栅极设置在所述第一绝缘层远离所述基板的一侧，在垂直于所述驱动基板的板面的方向上，所述第一栅极与所述第一有源层重叠设置；
第二绝缘层，所述第二绝缘层覆盖所述第一栅极和所述第一绝缘层；
第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管并联设置，所述第二薄膜晶体管包括第二有源层，所述第二有源层设置在所述第二绝缘层远离所述基板的一侧，在垂直于所述驱动基板的板面的方向上，所述第二有源层分别与所述第一栅极和所述第一有源层重叠设置。
可选的，在本申请的一些实施例中，所述第二薄膜晶体管与所述第一薄膜晶体管共用所述第一电极和所述第二电极，所述第二有源层的一端电连接于所述第一电极，所述第二有源层的另一端电连接于所述第二电极。
可选的，在本申请的一些实施例中，所述第二薄膜晶体管还包括第三绝缘层和第二栅极，所述第三绝缘层覆盖所述第二有源层和所述第二绝缘层，所述第二栅极设置在所述第三绝缘层远离所述基板的一侧；
在垂直于所述驱动基板的板面的方向上，所述第二栅极分别与所述第一栅极和所述第二有源层重叠设置。
可选的，在本申请的一些实施例中，所述第二有源层包括半导体部、第一导体部和第二导体部，所述第一导体部连接于所述半导体部的一侧，所述第二导体部连接于所述半导体部的另一侧；在垂直于所述驱动基板的板面的方向上，所述半导体部与所述第二栅极重叠设置；
所述驱动基板上设置有第二过孔和第三过孔，所述第二过孔贯穿所述第二绝缘层和所述第一绝缘层并暴露所述第二电极，所述第三过孔贯穿所述第二绝缘层、所述第一绝缘层和所述缓冲层并暴露所述第一电极；
所述第一导体部通过所述第三过孔连接于所述第一电极，所述第二导体部通过所述第二过孔连接于所述第二电极。
可选的，在本申请的一些实施例中，所述半导体部的长度等于所述第二栅极的长度。
可选的，在本申请的一些实施例中，整个所述第二电极设置在所述凸起部远离所述基板的一侧。
可选的，在本申请的一些实施例中，所述驱动基板还包括第四绝缘层和像素电极，所述第四绝缘层覆盖所述第二栅极和所述第三绝缘层，所述像素电极设置在所述第四绝缘层远离所述基板的一侧，所述像素电极连接于所述第二导体部。
可选的，在本申请的一些实施例中，所述驱动基板还包括像素电极，所述驱动基板上设置有第二过孔和第三过孔，所述第二过孔贯穿所述第二有源层、所述第二绝缘层和所述第一绝缘层并暴露所述第二电极，所述第三过孔贯穿所述第二绝缘层、所述第一绝缘层和所述缓冲层并暴露所述第一电极；
所述像素电极通过所述第二过孔连接于所述第二有源层和所述第二电极，所述第二有源层通过所述第三过孔连接于所述第一电极。
可选的，在本申请的一些实施例中，所述第二有源层包括半导体部、第一导体部和第二导体部，所述第一导体部连接于所述半导体部的一侧，所述第二导体部连接于所述半导体部的另一侧；
所述第一导体部通过所述第三过孔连接于所述第一电极，所述像素电极延伸入所述第二过孔与所述第二导体部的侧壁连接，所述像素电极延伸至所述第二过孔的底部连接于所述第二电极；
在垂直于所述驱动基板的板面的方向上，所述像素电极与所述半导体部重叠设置。
可选的，在本申请的一些实施例中，所述像素电极的长度等于所述半导体部的长度。
可选的，在本申请的一些实施例中，所述第二电极包括依次相连的第一部、第二部和第三部，所述第一部设置在所述凸起部远离基板的一面，所述第二部覆盖所述凸起部远离所述第一有源层的侧面，所述第三部设置在所述缓冲层上，所述像素电极连接于所述第三部。
可选的，在本申请的一些实施例中，所述第一有源层为半导体层，所述第二有源层的所述半导体部的长度大于所述第一有源层的长度。
本申请实施例还涉及一种显示面板，其包括如上述任意一项实施例所述的驱动基板。
本申请实施例的驱动基板及显示面板，采用第一薄膜晶体管和第二薄膜晶体管并联设置，且第一薄膜晶体管中具有垂直沟道的第一有源层和第二薄膜晶体管中具有垂直沟道的第二有源层相互重叠设置，达到缩小薄膜晶体管尺寸的同时，提高场效应迁移率。
附图说明
图1是本申请实施例一提供的驱动基板的结构示意图；
图2是本申请实施例一提供的驱动基板的制备方法的步骤B1的示意图；
图3是本申请实施例一提供的驱动基板的制备方法的步骤B2的示意图；
图4是本申请实施例一提供的驱动基板的制备方法的步骤B3的示意图；
图5是本申请实施例一提供的驱动基板的制备方法的步骤B4的示意图；
图6是本申请实施例一提供的驱动基板的制备方法的步骤B5的示意图；
图7是本申请实施例一提供的驱动基板的制备方法的步骤B6的示意图；
图8是本申请实施例一提供的驱动基板的制备方法的步骤B7的示意图；
图9是本申请实施例一提供的驱动基板的制备方法的步骤B8的示意图；
图10是本申请实施例一提供的驱动基板的制备方法的步骤B9的示意图；
图11是本申请实施例一提供的驱动基板的制备方法的步骤B10的示意图；
图12是本申请实施例二提供的驱动基板的结构示意图；
图13是本申请实施例二提供的驱动基板的制备方法的步骤B1的示意图；
图14是本申请实施例二提供的驱动基板的制备方法的步骤B2的示意图；
图15是本申请实施例二提供的驱动基板的制备方法的步骤B3的示意图；
图16是本申请实施例二提供的驱动基板的制备方法的步骤B4的示意图；
图17是本申请实施例二提供的驱动基板的制备方法的步骤B5的示意图；
图18是本申请实施例二提供的驱动基板的制备方法的步骤B6的示意图；
图19是本申请实施例二提供的驱动基板的制备方法的步骤B7的示意图；
图20是本申请实施例二提供的驱动基板的制备方法的步骤B8的示意图；
图21是本申请实施例二提供的驱动基板的制备方法的步骤B9的示意图；
图22是本申请实施例二提供的驱动基板的制备方法的步骤B10的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的；用语“第一”、“第二”、“第三”等仅仅作为标示使用，并没有强加数字要求或建立顺序。
本申请实施例提供一种驱动基板及显示面板，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例一、
请参照图1，本申请实施例提供一种驱动基板100，包括基板11、第一薄膜晶体管和第二薄膜晶体管。
第一薄膜晶体管设置在基板11上。第一薄膜晶体管包括第一电极12、缓冲层13、凸起部14、第二电极15、第一有源层16、第一绝缘层17、第一栅极18和第二绝缘层19。
第一电极12设置在基板11上。缓冲层13覆盖第一电极12和基板11。缓冲层13上设置有暴露第一电极12的第一过孔k1。凸起部14设置在缓冲层13远离基板11的一侧。
第二电极15的至少部分设置在凸起部14远离基板11的一侧。第二电极15设置在凸起部14远离基板11一侧的部分与凸起部14形成凸起结构tq。
第一有源层16自凸起结构tq远离基板11的一侧沿着凸起结构tq的侧壁面延伸至第一过孔k1内。第一有源层16的一端连接于第一电极12，第一有源层16的另一端通过第一过孔k1连接于第二电极15。
第一绝缘层17覆盖第一有源层16、第二电极15和缓冲层13。第一栅极18设置在第一绝缘层17远离基板11的一侧。在垂直于驱动基板100的板面的方向上，第一栅极18与第一有源层16重叠设置。第二绝缘层19覆盖第一栅极18和第一绝缘层17。
第二薄膜晶体管与第一薄膜晶体管并联设置。第二薄膜晶体管包括第二有源层21，第二有源层21设置在第二绝缘层19远离基板11的一侧。在垂直于驱动基板100的板面的方向上，第二有源层21分别与第一栅极18和第一有源层16重叠设置。
本申请实施例的驱动基板100，采用第一薄膜晶体管和第二薄膜晶体管并联设置，且第一薄膜晶体管中具有垂直沟道的第一有源层16和第二薄膜晶体管中具有垂直沟道的第二有源层21相互重叠设置，达到缩小薄膜晶体管尺寸的同时，提高场效应迁移率。
需要说明的是，第一绝缘层17沿着第一有源层16的地势形态覆盖第一有源层16，使得第一绝缘层17在对应于第一有源层16的区域形成第一台阶结构。第一栅极18覆盖第一台阶结构形成具有台阶形成的第一栅极18。第二绝缘层19在对应于第一栅极18的区域形成第二台阶结构。第二有源层21形成在第二台阶结构上形成具有台阶结构的第二有源层21，即形成具有垂直沟道的第二有源层21。
可选的，在垂直于驱动基板100的板面的方向上，第一电极12和第二电极15重叠设置，以缩短二者的垂直距离，进而缩短第一有源层16的沟道长度。
其中，第一有源层16的沟道长度为第一电极12和第二电极15之间的距离。
可选的，第一过孔k1的孔壁面、凸起部14的侧壁面和第二电极15的侧壁面共面，则第一有源层16的沟道长度为第一过孔k1孔壁面和凸起部14的侧壁面的长度之和。比如，第一过孔k1孔壁面和凸起部14的侧壁面连接形成斜面，则斜面的长度为第一有源层16的沟道长度。
可选的，第一电极12和第二电极15中的一者为源极，第一电极12和第二电极15中的另一者为漏极。
可选的，第二薄膜晶体管与第一薄膜晶体管共用第一电极12和第二电极15。第二有源层21的一端电连接于第一电极12，第二有源层21的另一端电连接于第二电极15。
第一薄膜晶体管和第二薄膜晶体管共用第一电极12和第二电极15，也减少膜层的设置，从而达到减少光罩的效果。
可选的，第二薄膜晶体管还包括第三绝缘层22和第二栅极23。第三绝缘层22覆盖第二有源层21和第二绝缘层19。第二栅极23设置在第三绝缘层22远离基板11的一侧。
在垂直于驱动基板100的板面的方向上，第二栅极23分别与第一栅极18和第二有源层21重叠设置。
其中，增加第二栅极23控制第二有源层21，提高场效应迁移率。
可选的，第一栅极18也可以同时控制第一有源层16和第二有源层21，即第一栅极18和第二栅极23同时控制第二有源层21，以提高场效应迁移率。
另外，第二栅极23遮挡第二有源层21，在制程中，以第二栅极23为掩模遮挡第二有源层21，并对第二有源层21进行导体化处理。
可选的，第二有源层21包括半导体部211、第一导体部212和第二导体部213。第一导体部212连接于半导体部211的一侧。第二导体部213连接于半导体部211的另一侧。在垂直于驱动基板100的板面的方向上，半导体部211与第二栅极23重叠设置。
驱动基板100上设置有第二过孔k2和第三过孔k3。第二过孔k2贯穿第二绝缘层19和第一绝缘层17并暴露第二电极15。第三过孔k3贯穿第二绝缘层19、第一绝缘层17和缓冲层13并暴露第一电极12。
第一导体部212通过第三过孔k3连接于第一电极12，第二导体部213通过第二过孔k2连接于第二电极15。
采用第一导体部212连接第二电极15，可避免第二过孔k2太深，提高连接的稳定性。
其中，半导体部211为第二有源层21的沟道。在驱动基板100的正投影图案中，半导体部211的长度等于第二栅极23的长度。
可选的，第一有源层16为半导体层，第二有源层21的半导体部211的长度大于第一有源层16的沟道长度。
由于第一有源层16在整面驱动基板的制程中经历多次热制程，导致器件容易产生偏负，因此将设置较长的半导体部211能有效的降低器件偏负的风险。
可选的，整个第二电极15设置在凸起部14远离基板11的一侧。
需要说明的是，由于本实施例采用第二有源层21的第一导体部212直接连接第二电极15，使得第二电极15的尺寸可以缩小，进一步缩小薄膜晶体管的尺寸。
可选的，驱动基板100还包括第四绝缘层24和像素电极dx。第四绝缘层24覆盖第二栅极23和第三绝缘层22。像素电极dx设置在第四绝缘层24远离基板11的一侧。像素电极dx连接于第二导体部213。
本实施例的驱动基板100的制备方法包括以下步骤：
步骤B1，请参照图2，在基板11上形成第一电极12。
可选的，第一电极12的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B2，请参照图3，在基板11上依次形成缓冲层13和凸起部14。
其中，缓冲层13覆盖第一电极12，凸起部14形成在缓冲层13上。
可选的，凸起部14的坡度角a大于或等于65度且小于或等于90度，以使得形成较为陡峭的坡度，进而减小第一有源层16的沟道长度。
凸起部14的坡度角a可以是65度、70度、75度、80度、85度或90度。
可选的，缓冲层13的材料可以是Al2O3、SiNx或SiOx。缓冲层13可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx、Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
凸起部14的材料为SiOx。凸起部14为第一有源层16提供一个稳定的界面，以提高第一有源层16的稳定性。
步骤B3，请参照图4，在凸起部14上形成第二电极15。凸起部14和第二电极15形成一凸起结构tq。
第二电极15的侧壁面与凸起部14靠近第一电极12一侧的侧壁面共面。
在垂直于基板11的板面的方向上，第二电极15的部分与第一电极12重叠设置，以缩小二者的距离，进而缩小薄膜晶体管的尺寸。
可选的，第二电极15的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B4，请参照图5，在缓冲层13上形成第一过孔k1。第一过孔k1暴露第一电极12的部分。
第一过孔k1的孔壁面与凸起部14的侧壁面共面，以进一步缩小第一有源层16的沟道长度。
在一些实施例中，第一过孔k1的孔壁面也可以不与凸起部14的侧壁面共面，使得凸起部14和缓冲层13形成台阶，从而降低第一有源层16断裂的风险。
步骤B5，请参照图6，在第二电极15上形成第一有源层16，第一有源层16的一端直接搭接在第二电极15上，第一有源层16的另一端直接形成第一过孔k1内并连接第一电极12，第一有源层16的中间部分直接覆盖第二电极15、凸起部14和第一过孔k1的侧壁面。
其中，第一有源层16的材料可以是多晶硅或金属氧化物。多晶硅可以通过非晶硅激光退火晶化或者其他晶化方法获得。金属氧化物可以是IGZO、IGTO、IGZO、IGO、IZO、AIZO、ATZO等金属氧化物。
步骤B6，请参照图7，在第一有源层16上形成第一绝缘层17和第一栅极18。
第一栅极18直接形成在第一绝缘层17凸起的地势上。第一栅极18与所述第一有源层16重叠设置。第一栅极18的长度大于第一有源层16的沟道长度，以保证第一栅极18对第一有源层16的充分控制，进而提高迁移率。
第一绝缘层17的材料可以是Al2O3、SiNx或SiOx。第一绝缘层17可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx、Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
可选的，第一栅极18的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B7，请参照图8，在第一栅极18上形成第二绝缘层19，并在第二绝缘层19上形成第二过孔k2和第三过孔k3，第二过孔k2贯穿第二绝缘层19和第一绝缘层17并暴露第二电极15。第三过孔k3贯穿第二绝缘层19、第一绝缘层17和缓冲层13并暴露第一电极12。
可选的，第二绝缘层19的材料可以是SiNOx、SiNx或SiOx。第二绝缘层19可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx或SiNx或SiNx/SiOx或SiNOx等等。
步骤B8，请参照图9，在第二绝缘层19上形成第二有源层21，第二有源层21的一端通过第二过孔k2连接于第二电极15，第二有源层21的另一端通过第三过孔k3连接于第一电极12。第二有源层21的中间部分直接形成在第二绝缘层19对应于第一栅极18的台阶区域。
在垂直于基板11的板面的方向上，第二有源层21分别与第一栅极18和第一有源层16重叠设置。
其中，第二有源层21的材料可以是多晶硅或金属氧化物。多晶硅可以通过非晶硅激光退火晶化或者其他晶化方法获得。金属氧化物可以是IGZO、IGTO、IGZO、IGO、IZO、AIZO、ATZO等金属氧化物。
步骤B9，请参照图10，在第二有源层21上形成第三绝缘层22和第二栅极23，并以第二栅极23为掩模对第二有源层21进行导体化处理，形成半导体部211、第一导体部212和第二导体部213。
其中，第二栅极23与第二有源层21的中间部分重叠设置。第二栅极23与半导体部211重叠设置。
第一导体部212通过第三过孔k3连接于第一电极12，第二导体部213通过第二过孔k2连接于第二电极15。
可选的，采用离子注入的方式形成N型掺杂或P型掺杂的第一导体部212和第二导体部213。
第三绝缘层22的材料可以是Al2O3、SiNx或SiOx。缓冲层13可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx、Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
第二栅极23的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B10，请参照图11，在第二栅极23上形成图案化的第四绝缘层24。
第四绝缘层24的材料可以是SiNOx、SiNx或SiOx。第二绝缘层19可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx或SiNx或SiNx/SiOx或SiNOx等等。
步骤B11，请参照图1，在第四绝缘层24上形成像素电极dx。像素电极dx连接于第二导体部213。
可选的，像素电极dx的材料可以是ITO、IZO、Ag、Mo、Cu和Ti中的一种或上述材料的任意组合，像素电极dx可以是单膜层结构，也可以是多膜层堆叠结构，比如可以是ITO、IZO、ITO/Ag/ITO、IZO/Ag/IZO、Mo/Cu，MoTi/Cu/MoTi等。
实施例二、
请参照图12，本申请实施例提供一种驱动基板100，包括基板11、第一薄膜晶体管和第二薄膜晶体管。
第一薄膜晶体管设置在基板11上。第一薄膜晶体管包括第一电极12、缓冲层13、凸起部14、第二电极15、第一有源层16、第一绝缘层17、第一栅极18和第二绝缘层19。
第一电极12设置在基板11上。缓冲层13覆盖第一电极12和基板11。缓冲层13上设置有暴露第一电极12的第一过孔k1。凸起部14设置在缓冲层13远离基板11的一侧。
第二电极15的至少部分设置在凸起部14远离基板11的一侧。第二电极15设置在凸起部14远离基板11一侧的部分与凸起部14形成凸起结构tq。
第一有源层16自凸起结构tq远离基板11的一侧沿着凸起结构tq的侧壁面延伸至第一过孔k1内。第一有源层16的一端连接于第一电极12，第一有源层16的另一端通过第一过孔k1连接于第二电极15。
第一绝缘层17覆盖第一有源层16、第二电极15和缓冲层13。第一栅极18设置在第一绝缘层17远离基板11的一侧。在垂直于驱动基板100的板面的方向上，第一栅极18与第一有源层16重叠设置。第二绝缘层19覆盖第一栅极18和第一绝缘层17。
第二薄膜晶体管与第一薄膜晶体管并联设置。第二薄膜晶体管包括第二有源层21，第二有源层21设置在第二绝缘层19远离基板11的一侧。在垂直于驱动基板100的板面的方向上，第二有源层21分别与第一栅极18和第一有源层16重叠设置。
本申请实施例的驱动基板100，采用第一薄膜晶体管和第二薄膜晶体管并联设置，且第一薄膜晶体管中具有垂直沟道的第一有源层16和第二薄膜晶体管中具有垂直沟道的第二有源层21相互重叠设置，达到缩小薄膜晶体管尺寸的同时，提高场效应迁移率。
需要说明的是，第一绝缘层17沿着第一有源层16的地势形态覆盖第一有源层16，使得第一绝缘层17在对应于第一有源层16的区域形成第一台阶结构。第一栅极18覆盖第一台阶结构形成具有台阶形成的第一栅极18。第二绝缘层19在对应于第一栅极18的区域形成第二台阶结构。第二有源层21形成在第二台阶结构上形成具有台阶结构的第二有源层21，即形成具有垂直沟道的第二有源层21。
可选的，在垂直于驱动基板100的板面的方向上，第一电极12和第二电极15重叠设置，以缩短二者的垂直距离，进而缩短第一有源层16的沟道长度。
其中，第一有源层16的沟道长度为第一电极12和第二电极15之间的距离。
可选的，第一过孔k1的孔壁面、凸起部14的侧壁面和第二电极15的侧壁面共面，则第一有源层16的沟道长度为第一过孔k1孔壁面和凸起部14的侧壁面的长度之和。比如，第一过孔k1孔壁面和凸起部14的侧壁面连接形成斜面，则斜面的长度为第一有源层16的沟道长度。
可选的，第一电极12和第二电极15中的一者为源极，第一电极12和第二电极15中的另一者为漏极。
可选的，第二薄膜晶体管与第一薄膜晶体管共用第一电极12和第二电极15。第二有源层21的一端电连接于第一电极12，第二有源层21的另一端电连接于第二电极15。
第一薄膜晶体管和第二薄膜晶体管共用第一电极12和第二电极15，也减少膜层的设置，从而达到减少光罩的效果。
可选的，第一有源层16为半导体层，第二有源层21的半导体部211的长度大于第一有源层16的沟道长度。
由于第一有源层16在整面驱动基板的制程中经历多次热制程，导致器件容易产生偏负，因此将设置较长的半导体部211能有效的降低器件偏负的风险。
可选的，驱动基板100还包括像素电极dx。驱动基板100上设置有第二过孔k2和第三过孔k3。第二过孔k2贯穿第二有源层21、第二绝缘层19和第一绝缘层17并暴露第二电极15。第三过孔k3贯穿第二绝缘层19、第一绝缘层17和缓冲层13并暴露第一电极12。
像素电极dx通过第二过孔k2连接于第二有源层21和第二电极15。第二有源层21通过第三过孔k3连接于第一电极12。
其中，采用像素电极dx直接连接第一有源层16和第二有源层21，且以像素电极dx为掩模，导体化第二有源层21，节省第二栅极23和第四绝缘层24。
可选的，第二有源层21包括半导体部211、第一导体部212和第二导体部213。第一导体部212连接于半导体部211的一侧，第二导体部213连接于半导体部211的另一侧。
第一导体部212通过第三过孔k3连接于第一电极12。像素电极dx延伸入第二过孔k2与第二导体部213的侧壁连接。像素电极dx延伸至第二过孔k2的底部连接于第二电极15。
在垂直于驱动基板100的板面的方向上，像素电极dx与半导体部211重叠设置。
可选的，在驱动基板100的正投影图案中，像素电极dx的长度等于半导体部211的长度。
可选的，第二电极15包括依次相连的第一部151、第二部152和第三部153。第一部151设置在凸起部14远离基板11的一面。第二部152覆盖凸起部14远离第一有源层16的侧面。第三部153直接设置在缓冲层13上。像素电极dx连接于第三部153。
由于采用像素电极dx作为导体化第二有源层21的掩模，故需要延长第二电极15的长度以使得第二过孔k2避开第一栅极18。
另外，第二电极15具有第二部152和第三部153提高了第二电极与下层膜的连接面积，进而降低了第二电极15剥脱的风险。
本实施例二的驱动基板100的制备方法包括以下步骤：
步骤B1，请参照图13，在基板11上形成第一电极12。
可选的，第一电极12的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B2，请参照图14，在基板11上依次形成缓冲层13和凸起部14。
其中，缓冲层13覆盖第一电极12，凸起部14形成在缓冲层13上。
可选的，凸起部14的坡度角a大于或等于65度且小于或等于90度，以使得形成较为陡峭的坡度，进而减小第一有源层16的沟道长度。
凸起部14的坡度角a可以是65度、70度、75度、80度、85度或90度。
可选的，缓冲层13的材料可以是Al2O3、SiNx或SiOx。缓冲层13可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx、Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
凸起部14的材料为SiOx。凸起部14为第一有源层16提供一个稳定的界面，以提高第一有源层16的稳定性。
步骤B3，请参照图15，在凸起部14上形成第二电极15。凸起部14和第二电极15形成一凸起结构tq。
第二电极15的侧壁面与凸起部14靠近第一电极12一侧的侧壁面共面。
在垂直于基板11的板面的方向上，第二电极15的部分与第一电极12重叠设置，以缩小二者的距离，进而缩小薄膜晶体管的尺寸。
可选的，第二电极15的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B4，请参照图16，在缓冲层13上形成第一过孔k1。第一过孔k1暴露第一电极12的部分。
第一过孔k1的孔壁面与凸起部14的侧壁面共面，以进一步缩小第一有源层16的沟道长度。
在一些实施例中，第一过孔k1的孔壁面也可以不与凸起部14的侧壁面共面，使得凸起部14和缓冲层13形成台阶，从而降低第一有源层16断裂的风险。
步骤B5，请参照图17，在第二电极15上形成第一有源层16，第一有源层16的一端直接搭接在第二电极15上，第一有源层16的另一端直接形成第一过孔k1内并连接第一电极12，第一有源层16的中间部分直接覆盖第二电极15、凸起部14和第一过孔k1的侧壁面。
其中，第一有源层16的材料可以是多晶硅或金属氧化物。多晶硅可以通过非晶硅激光退火晶化或者其他晶化方法获得。金属氧化物可以是IGZO、IGTO、IGZO、IGO、IZO、AIZO、ATZO等金属氧化物。
步骤B6，请参照图18，在第一有源层16上形成第一绝缘层17和第一栅极18。
第一栅极18直接形成在第一绝缘层17凸起的地势上。第一栅极18与所述第一有源层16重叠设置。第一栅极18的长度大于第一有源层16的沟道长度，以保证第一栅极18对第一有源层16的充分控制，进而提高迁移率。
第一绝缘层17的材料可以是Al2O3、SiNx或SiOx。第一绝缘层17可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx、Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
可选的，第一栅极18的材料可以是钼、铝、钛、铜、金属氧化物中的至少一种或上述元素的任意组合。第一电极12可以是但膜层结构，也可以是多膜层堆叠结构，比如可以是Mo或Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO。
步骤B7，请参照图19，在第一栅极18上形成第二绝缘层19，并在第二绝缘层19上形成第二过孔k2和第三过孔k3，第二过孔k2贯穿第二绝缘层19和第一绝缘层17并暴露第二电极15。第三过孔k3贯穿第二绝缘层19、第一绝缘层17和缓冲层13并暴露第一电极12。
可选的，第二绝缘层19的材料可以是SiNOx、SiNx或SiOx。第二绝缘层19可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx或SiNx或SiNx/SiOx或SiNOx等等。
步骤B8，请参照图20，在第二绝缘层19上形成第二有源层21，第二有源层21的一端通过第三过孔k3连接于第一电极12。第二有源层21对应于第二过孔k2的区域设置有镂空部且连通第二过孔k2。
第二有源层21的中间部分直接形成在第二绝缘层19对应于第一栅极18的台阶区域。
在垂直于基板11的板面的方向上，第二有源层21分别与第一栅极18和第一有源层16重叠设置。
其中，第二有源层21的材料可以是多晶硅或金属氧化物。多晶硅可以通过非晶硅激光退火晶化或者其他晶化方法获得。金属氧化物可以是IGZO、IGTO、IGZO、IGO、IZO、AIZO、ATZO等金属氧化物。
步骤B9，请参照图21，在第二有源层21上形成第三绝缘层22。第三绝缘层22对应于第二过孔k2的区域设置有开口，开口连通第二过孔k2。
第三绝缘层22的材料可以是Al2O3、SiNx或SiOx。缓冲层13可以单膜层结构，也可以是多膜层堆叠结构，比如可以是为SiOx、Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
步骤B10，请参照图22，在第三绝缘层22上形成像素电极dx，并以像素电极dx为掩模对第二有源层21进行导体化处理，形成半导体部211、第一导体部212和第二导体部213。
可选的，可采用离子注入的方式导体化第二有源层21。像素电极dx通过第二过孔k2连接于第二有源层21和第二电极15。
可选的，像素电极dx的材料可以是ITO、IZO、Ag、Mo、Cu和Ti中的一种或上述材料的任意组合，像素电极dx可以是单膜层结构，也可以是多膜层堆叠结构，比如可以是ITO、IZO、ITO/Ag/ITO、IZO/Ag/IZO、Mo/Cu，MoTi/Cu/MoTi等。
实施例三、
本申请实施例还涉及一种显示面板，其包括如上述任意一项实施例所述的驱动基板100。
本申请实施例的显示面板的阵列基板与上述实施例的驱动基板100的结构相似或相同。
本申请实施例的显示面板，采用第一薄膜晶体管和第二薄膜晶体管并联设置，且第一薄膜晶体管中具有垂直沟道的第一有源层和第二薄膜晶体管中具有垂直沟道的第二有源层相互重叠设置，达到缩小薄膜晶体管尺寸的同时，提高场效应迁移率。
以上对本申请实施例所提供的一种驱动基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (13)
1.一种驱动基板，其特征在于，包括：
基板；
第一薄膜晶体管，所述第一薄膜晶体管设置在所述基板上，所述第一薄膜晶体管包括：
第一电极，所述第一电极设置在所述基板上；
缓冲层，所述缓冲层覆盖所述第一电极和所述基板，所述缓冲层上设置有暴露所述第一电极的第一过孔；
凸起部，所述凸起部设置在所述缓冲层远离所述基板的一侧；
第二电极，所述第二电极的至少部分设置在所述凸起部远离所述基板的一侧，所述第二电极设置在所述凸起部远离所述基板一侧的部分与所述凸起部形成凸起结构；
第一有源层，所述第一有源层自所述凸起结构远离所述基板的一侧沿着所述凸起结构的侧壁面延伸至所述第一过孔内，所述第一有源层的一端连接于所述第一电极，所述第一有源层的另一端通过所述第一过孔连接于所述第二电极；
第一绝缘层，所述第一绝缘层覆盖所述第一有源层、所述第二电极和所述缓冲层；
第一栅极，所述第一栅极设置在所述第一绝缘层远离所述基板的一侧，在垂直于所述驱动基板的板面的方向上，所述第一栅极与所述第一有源层重叠设置；
第二绝缘层，所述第二绝缘层覆盖所述第一栅极和所述第一绝缘层；
第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管并联设置，所述第二薄膜晶体管包括第二有源层，所述第二有源层设置在所述第二绝缘层远离所述基板的一侧，在垂直于所述驱动基板的板面的方向上，所述第二有源层分别与所述第一栅极和所述第一有源层重叠设置。
2.根据权利要求1所述的驱动基板，其特征在于，所述第二薄膜晶体管与所述第一薄膜晶体管共用所述第一电极和所述第二电极，所述第二有源层的一端电连接于所述第一电极，所述第二有源层的另一端电连接于所述第二电极。
3.根据权利要求2所述的驱动基板，其特征在于，所述第二薄膜晶体管还包括第三绝缘层和第二栅极，所述第三绝缘层覆盖所述第二有源层和所述第二绝缘层，所述第二栅极设置在所述第三绝缘层远离所述基板的一侧；
在垂直于所述驱动基板的板面的方向上，所述第二栅极分别与所述第一栅极和所述第二有源层重叠设置。
4.根据权利要求3所述的驱动基板，其特征在于，所述第二有源层包括半导体部、第一导体部和第二导体部，所述第一导体部连接于所述半导体部的一侧，所述第二导体部连接于所述半导体部的另一侧；在垂直于所述驱动基板的板面的方向上，所述半导体部与所述第二栅极重叠设置；
所述驱动基板上设置有第二过孔和第三过孔，所述第二过孔贯穿所述第二绝缘层和所述第一绝缘层并暴露所述第二电极，所述第三过孔贯穿所述第二绝缘层、所述第一绝缘层和所述缓冲层并暴露所述第一电极；
所述第一导体部通过所述第三过孔连接于所述第一电极，所述第二导体部通过所述第二过孔连接于所述第二电极。
5.根据权利要求4所述的驱动基板，其特征在于，所述半导体部的长度等于所述第二栅极的长度。
6.根据权利要求4所述的驱动基板，其特征在于，整个所述第二电极设置在所述凸起部远离所述基板的一侧。
7.根据权利要求6所述的驱动基板，其特征在于，所述驱动基板还包括第四绝缘层和像素电极，所述第四绝缘层覆盖所述第二栅极和所述第三绝缘层，所述像素电极设置在所述第四绝缘层远离所述基板的一侧，所述像素电极连接于所述第二导体部。
8.根据权利要求2所述的驱动基板，其特征在于，所述第二薄膜晶体管和所述第一薄膜晶体管还共用所述第一栅极，所述驱动基板还包括像素电极，所述驱动基板上设置有第二过孔和第三过孔，所述第二过孔贯穿所述第二有源层、所述第二绝缘层和所述第一绝缘层并暴露所述第二电极，所述第三过孔贯穿所述第二绝缘层、所述第一绝缘层和所述缓冲层并暴露所述第一电极；
所述像素电极通过所述第二过孔连接于所述第二有源层和所述第二电极，所述第二有源层通过所述第三过孔连接于所述第一电极。
9.根据权利要求8所述的驱动基板，其特征在于，所述第二有源层包括半导体部、第一导体部和第二导体部，所述第一导体部连接于所述半导体部的一侧，所述第二导体部连接于所述半导体部的另一侧；
所述第一导体部通过所述第三过孔连接于所述第一电极，所述像素电极延伸入所述第二过孔与所述第二导体部的侧壁连接，所述像素电极延伸至所述第二过孔的底部连接于所述第二电极；
在垂直于所述驱动基板的板面的方向上，所述像素电极与所述半导体部重叠设置。
10.根据权利要求9所述的驱动基板，其特征在于，所述像素电极的长度等于所述半导体部的长度。
11.根据权利要求9所述的驱动基板，其特征在于，所述第二电极包括依次相连的第一部、第二部和第三部，所述第一部设置在所述凸起部远离所述基板的一面，所述第二部覆盖所述凸起部远离所述第一有源层的侧面，所述第三部直接设置在所述缓冲层上，所述像素电极连接于所述第三部。
12.根据权利要求1-11任意一项所述的驱动基板，其特征在于，所述第一有源层为半导体层，所述第二有源层的所述半导体部的长度大于所述第一有源层的沟道长度。
13.一种显示面板，其特征在于，包括如权利要求1-12任意一项所述的驱动基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311486835.8A CN117542863A (zh) | 2023-11-08 | 2023-11-08 | 驱动基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311486835.8A CN117542863A (zh) | 2023-11-08 | 2023-11-08 | 驱动基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117542863A true CN117542863A (zh) | 2024-02-09 |
Family
ID=89785366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311486835.8A Pending CN117542863A (zh) | 2023-11-08 | 2023-11-08 | 驱动基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542863A (zh) |
-
2023
- 2023-11-08 CN CN202311486835.8A patent/CN117542863A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
| WO2017020362A1 (zh) | Tft基板的制作方法及tft基板 | |
| WO2016123974A1 (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| KR20110010274A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2011033703A (ja) | 表示装置及びその製造方法 | |
| WO2020215602A1 (zh) | Oled显示面板的制备方法及oled显示面板 | |
| WO2017193637A1 (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN109378320B (zh) | 一种阵列基板及其制备方法 | |
| CN108039353B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN110634957A (zh) | Tft器件及其制备方法、tft阵列基板、显示装置 | |
| JP2002313812A (ja) | 自己整合ｌｄｄ構造を備えたポリシリコン薄膜トランジスタ及びその製造方法 | |
| WO2022001468A1 (zh) | 薄膜晶体管、显示基板及显示装置 | |
| CN117542863A (zh) | 驱动基板及显示面板 | |
| CN114937701A (zh) | 阵列基板及其制作方法、显示面板 | |
| US20220115540A1 (en) | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel | |
| CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN115172446A (zh) | 薄膜晶体管、阵列基板及显示面板 | |
| CN109860107B (zh) | 阵列基板及其制作方法 | |
| WO2020181731A1 (zh) | 一种薄膜晶体管及其制造方法 | |
| WO2019213859A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |