CN114937701A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN114937701A
CN114937701A CN202210391961.4A CN202210391961A CN114937701A CN 114937701 A CN114937701 A CN 114937701A CN 202210391961 A CN202210391961 A CN 202210391961A CN 114937701 A CN114937701 A CN 114937701A
Authority
CN
China
Prior art keywords
insulating layer
layer
oxide semiconductor
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210391961.4A
Other languages
English (en)
Inventor
马倩
陆炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210391961.4A priority Critical patent/CN114937701A/zh
Priority to US17/778,855 priority patent/US20240178240A1/en
Priority to PCT/CN2022/088806 priority patent/WO2023197368A1/zh
Publication of CN114937701A publication Critical patent/CN114937701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示面板，该阵列基板包括位于基板上的氧化物半导体层、栅极绝缘层、栅极、层间绝缘层以及源漏极金属层；其中，氧化物半导体层包括沟道区和位于沟道区两侧的导体区，栅极绝缘层分别与沟道区两侧的导体区存在交叠，且栅极对应氧化物半导体层的部分在基板上的正投影落入沟道区在基板上的正投影的范围。本发明基于载流子受到高温成膜的影响会扩散至栅极绝缘层的下方，将层间绝缘层的制作分为两次，在完成第一次层间绝缘层制作后，采用蚀刻工艺形成尺寸较小的栅极，在进行第二次层间绝缘层制作时，随着载流子的扩散，氧化物半导体层的导体区变长、沟道区变窄，从而有利于提高阵列基板的开口率和分辨率。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板。
背景技术
目前在顶栅自对准工艺制作的氧化物半导体阵列基板中，氧化物半导体的导体化区域的载流子受后续热制程影响容易向未导体化区域扩散，并扩散至栅极绝缘层的下方，造成寄生电容和短沟道效应。具体如图1所示，为现有的一种阵列基板的结构示意图，阵列基板100包括从下至上依次层叠设置的玻璃基板101、遮光层102、缓冲层103、氧化物半导体层104、栅极绝缘层105、栅极金属层106、层间绝缘层107、源漏极金属层108以及钝化层109。其中，栅极绝缘层105与栅极金属层106是同时形成的。以顶栅自对准工艺对氧化物半导体层104进行导体化制程，其中未被栅极绝缘层105覆盖的部分被导体化，但是氧化物半导体层104的导体化区域1041的载流子浓度较高，后续热制程容易发生扩散，在栅极绝缘层105的下方形成载流子扩散区域L1，导致载流子扩散区域L1与上方的栅极金属层106会形成寄生电容，并且使得栅极绝缘层105下方形成有效的沟道区1042长度变短，造成器件不稳定。此外，栅极金属层106的尺寸较大，需要设计空间较大，导致阵列基板的开口率和分辨率较低。
因此，有必要提供一种技术方案以解决上述问题。
发明内容
本发明提供一种阵列基板及其制作方法、显示面板，能够解决现有的阵列基板的TFT器件不稳定，以及阵列基板的开口率和分辨率较低的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括：
基板；
氧化物半导体层，设置于所述基板上，包括沟道区和位于所述沟道区两侧的导体区；
栅极绝缘层，设置于所述氧化物半导体层远离所述基板的一侧；
栅极，设置于所述栅极绝缘层远离所述基板的一侧；
层间绝缘层，设置于所述栅极远离所述基板的一侧；
源漏极金属层，设置于所述层间绝缘层远离所述基板的一侧，并通过贯穿所述层间绝缘层的过孔与所述导体区电连接；
其中，所述栅极绝缘层的边缘分别与所述沟道区两侧的所述导体区存在交叠，且所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影落入所述沟道区在所述基板上的正投影的范围。
可选的，在本发明的一些实施例中，所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影与所述沟道区在所述基板上的正投影重合。
可选的，在本发明的一些实施例中，所述层间绝缘层包括第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层位于所述第二层间绝缘层靠近所述基板的一侧，且所述第一层间绝缘层暴露出所述栅极和所述栅极绝缘层。
可选的，在本发明的一些实施例中，所述第一层间绝缘层覆盖所述导体区未被所述栅极绝缘层覆盖的部分，且所述源漏极金属层通过贯穿所述第一层间绝缘层以及所述第二层间绝缘层的所述过孔与所述导体区电连接。
可选的，在本发明的一些实施例中，所述基板与所述氧化物半导体层之间还设置有金属遮光层和缓冲层，所述金属遮光层位于所述缓冲层远离所述氧化物半导体层的一侧；
所述源漏极金属层包括源极和漏极，其中，所述漏极通过贯穿所述层间绝缘层以及所述缓冲层的接触孔与所述金属遮光层电连接。
本发明实施例还提供一种阵列基板的制作方法，包括以下步骤：
S1，提供一基板，在所述基板上制作氧化物半导体层；
S2，在所述氧化物半导体层上制作栅极绝缘层、栅极以及层间绝缘层，并形成所述氧化物半导体层的沟道区和位于所述沟道区两侧的导体区；
S3，形成贯穿所述层间绝缘层且暴露所述导体区的过孔；
S4，在所述层间绝缘层上制作源漏极金属层，所述源漏极金属层通过所述过孔与所述导体区电连接；
其中，所述栅极绝缘层的边缘分别与所述沟道区两侧的所述导体区存在交叠，且所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影落入所述沟道区在所述基板上的正投影的范围。
可选的，在本发明的一些实施例中，所述S2包括以下步骤：
S21，在所述氧化物半导体层上制作层叠的栅极绝缘层和栅极过渡层，并在所述氧化物半导体层未被所述栅极绝缘层覆盖的部分形成第一导体区；
S22，进行第一次层间绝缘层的制作，所述层间绝缘层覆盖所述第一导体区，同时所述第一导体区的载流子向所述氧化物半导体层对应所述栅极绝缘层的部分扩散，以形成与所述第一导体区邻接的第二导体区；
S23，对所述栅极过渡层进行蚀刻，形成栅极；
S24，进行第二次层间绝缘层的制作，形成覆盖所述栅极、所述栅极绝缘层以及所述氧化物半导体层的层间绝缘层，同时所述第一导体区以及所述第二导体区的载流子向靠近所述氧化物半导体层对应所述栅极的部分扩散，以在所述氧化物半导体层对应所述栅极的部分与所述第二导体区之间形成第三导体区；
其中，所述第一导体区、所述第二导体区以及所述第三导体区构成导体区。
可选的，在本发明的一些实施例中，所述S21包括以下步骤：
S211，在所述氧化物半导体层上依次制作栅极绝缘膜、栅极金属膜以及光刻胶，所述光刻胶包括保留区，经黄光制程去除所述光刻胶除所述保留区之外的部分；
S212，对所述栅极绝缘膜和所述栅极金属膜进行蚀刻，去除所述栅极绝缘膜和所述栅极金属膜对应所述保留区之外的部分，以形成所述栅极绝缘层和所述栅极过渡层；
S213，对所述氧化物半导体层未被所述栅极绝缘层覆盖的部分进行导体化，以形成所述第一导体区。
可选的，在本发明的一些实施例中，所述S22包括以下步骤：
在所述氧化物半导体层和所述光刻胶的保留区上进行第一次层间绝缘层的制作，形成覆盖所述第一导体区的第一层间绝缘层，同时所述第一导体区的载流子向所述氧化物半导体层对应所述栅极绝缘层的部分扩散，以形成与所述第一导体区邻接并与所述栅极绝缘层交叠的第二导体区；
在所述S23之后，以及在所述S24之前，所述制作方法还包括以下步骤：
将所述光刻胶的保留区以及所述层间绝缘层覆盖所述保留区的部分去除。
可选的，在本发明的一些实施例中，所述氧化物半导体层对应所述栅极的部分构成沟道区，所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影与所述沟道区在所述基板上的正投影重合。
本发明实施例还提供一种显示面板，包括如上所述的阵列基板和对置基板，且所述阵列基板与所述对置基板相对设置。
本发明的有益效果为：本发明提供的阵列基板及其制作方法、显示面板，通过将层间绝缘层的制作分为两次，在完成第一次层间绝缘层制作后，采用蚀刻工艺形成尺寸较小的栅极，在进行第二次层间绝缘层制作时，随着载流子的扩散，氧化物半导体层的导体区变长、沟道区变窄。相较于传统结构中氧化物半导体层的载流子扩散至栅极的下方，本发明的栅极由于缩小尺寸不会与氧化物半导体层的载流子扩散部分存在交叠，因此有利于提高阵列基板的开口率和分辨率，同时避免了扩散的载流子造成的寄生电容和短沟道效应，提高了TFT器件的稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的一种阵列基板的结构示意图；
图2是本发明实施例提供的阵列基板的结构示意图；
图3是本发明实施例提供的阵列基板的制作方法流程图；
图4是本发明实施例提供的阵列基板的制作方法中步骤S2的流程图；
图5是本发明实施例提供的阵列基板的制作方法中步骤S21的流程图；
图6A-图6M是本发明实施例提供的阵列基板的制作过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图2，图2是本发明实施例提供的阵列基板的结构示意图。本发明实施例提供一种阵列基板200，所述阵列基板200从下至上依次包括：基板20、金属遮光层21、缓冲层22、氧化物半导体层23、栅极绝缘层24、栅极25、层间绝缘层26、源漏极金属层27以及钝化层28。
其中，所述金属遮光层21位于所述基板20上，用于遮挡从所述基板20一侧射向所述氧化物半导体层23的光线。所述缓冲层22覆盖所述金属遮光层21。所述氧化物半导体层23设置于所述缓冲层22远离所述基板20的一侧，其包括沟道区232和位于所述沟道区232两侧的导体区231。所述栅极绝缘层24设置于所述氧化物半导体层23远离所述基板20的一侧，所述栅极25设置于所述栅极绝缘层24远离所述基板20的一侧，所述层间绝缘层26设置于所述栅极25远离所述基板20的一侧。所述源漏极金属层27设置于所述层间绝缘层26远离所述基板20的一侧，并通过贯穿所述层间绝缘层26的过孔与所述导体区231电连接。所述钝化层28设置于所述源漏极金属层27远离所述基板20的一侧。
其中，所述栅极绝缘层24的边缘分别与所述沟道区232两侧的所述导体区231存在交叠，且所述栅极25对应所述氧化物半导体层23的部分在所述基板20上的正投影落入所述沟道区232在所述基板20上的正投影的范围。
进一步的，所述导体区231包括第一导体区2311、第二导体区2312以及第三导体区2313；所述第二导体区2312位于所述第一导体区2311与所述第三导体区2313之间，并与所述第一导体区2311以及所述第三导体区2313相接触。
进一步的，所述栅极绝缘层24与所述第二导体区2312以及所述第三导体区2313存在交叠，所述栅极25对应所述氧化物半导体层23的部分在所述基板20上的正投影与所述沟道区232在所述基板20上的正投影重合。
需要说明的是，所述第一导体区2311是对所述氧化物半导体层23进行导体化的制程中形成的，所述第二导体区2312以及所述第三导体区2313是在后续热制程工艺中由所述第一导体区2311的载流子受热向靠近所述沟道区232的方向扩散后形成的。由于所述栅极25在垂直所述基板20的方向上不与所述导体区231存在交叠，因此所述第一导体区2311的载流子受后续热制程的影响扩散至所述栅极绝缘层24的下方后，不会与所述栅极25形成寄生电容，从而提高器件的稳定性。
进一步的，所述层间绝缘层26包括第一层间绝缘层261和第二层间绝缘层262，所述第一层间绝缘层261位于所述第二层间绝缘层262靠近所述基板20的一侧，且所述第一层间绝缘层261暴露出所述栅极25和所述栅极绝缘层24。其中，所述第一层间绝缘层261覆盖所述导体区231未被所述栅极绝缘层24覆盖的部分，且所述源漏极金属层27通过贯穿所述第一层间绝缘层261以及所述第二层间绝缘层262的过孔与所述导体区231电连接。
其中，所述源漏极金属层27包括源极271和漏极272，所述漏极272通过贯穿所述层间绝缘层26以及所述缓冲层22的接触孔与所述金属遮光层21电连接。
请参阅图1，在传统的阵列基板制作过程中，需要对氧化物半导体层104未被栅极绝缘层105覆盖的部分进行导体化，但是在后续热制程(如制作层间绝缘层107)中由于氧化物半导体层104被导体化的部分的载流子发生扩散，导致氧化物半导体层104的沟道长度由原来的L缩短到L’，进而导致薄膜晶体管的阈值电压随着沟道长度的缩短而降低，产生短沟道效应。
请参阅图2，本发明的阵列基板在制作过程中，随着所述第一导体区2311的载流子的扩散，将所述栅极25的尺寸缩小为较小尺寸，使得所述栅极25对应所述氧化物半导体层23的部分与载流子扩散后形成的沟道区232相对应，从而使热制程中载流子的扩散不会影响沟道区232的长度，进而避免了短沟道效应，进一步提高了器件的稳定性。此外，由于所述栅极25的尺寸缩小，减小了布线空间，有利于提高阵列基板的开口率和分辨率。
请参阅图3-图5以及图6A-图6M，本发明实施例还提供一种阵列基板的制作方法，包括以下步骤：
S1，提供一基板，在所述基板上制作氧化物半导体层。
具体地，请参阅图6A-6B，在所述步骤S1制作氧化物半导体层之前，所述制作方法还包括：在基板20上制作金属遮光层21，之后在所述金属遮光层21上制作覆盖所述金属遮光层21的缓冲层22。
其中，所述金属遮光层21的厚度为
Figure BDA0003595975000000071
所述金属遮光层21的材料可以是钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种。所述缓冲层22的厚度为
Figure BDA0003595975000000072
且所述缓冲层22的材料可以是氧化硅(SiOx)和氮化硅(SiNx)中的至少一种。
请参阅图6C，在所述缓冲层22上制作氧化物半导体层23，且所述氧化物半导体层23在所述基板20上的正投影位于所述金属遮光层21在所述基板20上的正投影的范围内。其中，所述氧化物半导体层23的厚度为
Figure BDA0003595975000000073
所述氧化物半导体层23的材料可以是铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)或铟镓锌锡氧化物(IGZTO)中的一种。
S2，在所述氧化物半导体层上制作栅极绝缘层、栅极以及层间绝缘层，并形成所述氧化物半导体层的沟道区和位于所述沟道区两侧的导体区。
具体地，所述S2包括以下步骤：
S21，在所述氧化物半导体层上制作层叠的栅极绝缘层和栅极过渡层，并在所述氧化物半导体层未被所述栅极绝缘层覆盖的部分形成第一导体区。
进一步的，请参阅图5和图6D-6F，所述步骤S21具体包括以下步骤：
S211，在所述氧化物半导体层上依次制作栅极绝缘膜、栅极金属膜以及光刻胶，所述光刻胶包括保留区，经黄光制程去除所述光刻胶除所述保留区之外的部分。
如图6D所示，在所述氧化物半导体层23上依次制作栅极绝缘膜24’、栅极金属膜25’以及光刻胶30’。
其中，所述栅极绝缘膜24’的厚度为
Figure BDA0003595975000000081
且所述栅极绝缘膜24’的材料可以是氧化硅和氮化硅中的至少一种。所述栅极金属膜25’的厚度为
Figure BDA0003595975000000082
且所述栅极金属膜25’的材料可以是钼、铝、铜和钛中的至少一种。
如图6E所示，所述光刻胶30’包括保留区30，经黄光制程去除所述光刻胶30’除所述保留区30之外的部分。
S212，对所述栅极绝缘膜和所述栅极金属膜进行蚀刻，去除所述栅极绝缘膜和所述栅极金属膜对应所述保留区之外的部分，以形成所述栅极绝缘层和所述栅极过渡层。
如图6F所示，先对所述栅极金属膜25’进行蚀刻，去除所述栅极金属膜25’对应所述保留区30之外的部分，形成栅极过渡层25a。之后利用栅极过渡层25a为自对准，蚀刻所述栅极绝缘膜24’，去除对应所述栅极过渡层25a之外的部分，形成栅极绝缘层24。
其中，对所述栅极金属膜25’的蚀刻为过蚀刻，所述栅极过渡层25a在所述基板20上的正投影位于所述栅极绝缘层24在所述基板20上的正投影的范围内。
S213，对所述氧化物半导体层未被所述栅极绝缘层覆盖的部分进行导体化，以形成所述第一导体区。
请继续参阅图6F，对所述氧化物半导体层23未被所述栅极绝缘层24覆盖的部分进行导体化，形成第一导体区2311。其中，所述氧化物半导体层23对应所述栅极绝缘层24的部分23a未被导体化。
上述步骤S21制作完成后，所述S2还包括以下步骤：
S22，进行第一次层间绝缘层的制作，所述层间绝缘层覆盖所述第一导体区，同时所述第一导体区的载流子向所述氧化物半导体层对应所述栅极绝缘层的部分扩散，以形成与所述第一导体区邻接的第二导体区。
本发明将层间绝缘层26分两次制作，请参阅图6G，先通过CVD制程在所述氧化物半导体层23和所述光刻胶的保留区30上进行第一次层间绝缘层的制作，形成第一层间绝缘层261，所述第一层间绝缘层261在保留区30的边缘处断开，且覆盖所述第一导体区2311。由于CVD制程为热制程，所以在形成第一层间绝缘层261的过程中，所述第一导体区2311的载流子向所述氧化物半导体层23对应所述栅极绝缘层24的部分23a扩散，形成与所述第一导体区2311邻接的第二导体区2312。
其中，所述第一层间绝缘层261的厚度为
Figure BDA0003595975000000091
且所述第一层间绝缘层261的材料可以是氧化硅和氮化硅中的至少一种，或者也可以是有机材料。
S23，请参阅图6H，对所述栅极过渡层25a进行蚀刻，形成栅极25。
请参阅图6I，形成栅极25后，将所述光刻胶的保留区30以及所述第一层间绝缘层261覆盖所述保留区30的部分一同去除。
S24，进行第二次层间绝缘层的制作，形成覆盖所述栅极、所述栅极绝缘层以及所述氧化物半导体层的层间绝缘层，同时所述第一导体区以及所述第二导体区的载流子向靠近所述氧化物半导体层对应所述栅极的部分扩散，以在所述氧化物半导体层对应所述栅极的部分与所述第二导体区之间形成第三导体区；其中，所述第一导体区、所述第二导体区以及所述第三导体区构成导体区。
请参阅图6J，通过CVD制程在所述栅极25、所述栅极绝缘层24以及所述氧化物半导体层23上制作第二层间绝缘层262，与此同时，受到高温成膜的影响，所述第一导体区2311以及所述第二导体区2312的载流子向靠近所述氧化物半导体层23对应所述栅极25的部分扩散，在所述氧化物半导体层23对应所述栅极25的部分与所述第二导体区2312之间形成第三导体区2313。
其中，所述第一导体区2311、所述第二导体区2312以及所述第三导体区2313构成导体区231，所述氧化物半导体层23对应所述栅极25的部分构成沟道区232。
其中，所述栅极25对应所述氧化物半导体层23的部分在所述基板20上的正投影与所述沟道区232在所述基板20上的正投影重合。
其中，所述第二层间绝缘层262的厚度为
Figure BDA0003595975000000092
且所述第二层间绝缘层262的材料可以是氧化硅和氮化硅中的至少一种，或者也可以是有机材料。
上述步骤S2制作完成后，所述阵列基板的制作方法还包括以下步骤：
S3，形成贯穿所述层间绝缘层且暴露所述导体区的过孔。
具体地，请参阅图6K，通过黄光蚀刻工艺，蚀刻出贯穿所述层间绝缘层26且暴露所述导体区231的过孔1，以及贯穿所述层间绝缘层26和所述缓冲层22且暴露所述金属遮光层21的接触孔2。
S4，在所述层间绝缘层上制作源漏极金属层，所述源漏极金属层通过所述过孔与所述导体区电连接。
具体地，请参阅图6L，在所述层间绝缘层26上制作源漏极金属层27，所述源漏极金属层27包括源极271和漏极272，所述源极271和所述漏极272分别通过对应的所述过孔1与所述导体区231电连接，且所述漏极272还通过所述接触孔2与所述金属遮光层21电连接。
其中，所述源漏极金属层27的厚度为
Figure BDA0003595975000000101
且源漏极金属层27的材料可以是钼、铝、铜和钛中的至少一种。
请参阅图6M，在所述步骤S7之后，所述制作方法还可以包括：在所述源漏极金属层27上制作钝化层28。
其中，所述钝化层28用以保护薄膜晶体管不被外界空气和水汽侵入。
本发明实施例还提供一种显示面板，包括如上所述的阵列基板和对置基板，且所述阵列基板与所述对置基板相对设置。其中，所述显示面板可以是液晶显示面板、有机发光致电显示面板、量子点显示面板、Mini-LED显示面板或者Micro-LED显示面板，此处不做限制。
本发明基于载流子受到后续高温成膜的影响会扩散至栅极绝缘层的下方，将层间绝缘层的制作分为两次，在完成第一层间绝缘层的制作后，采用蚀刻工艺形成尺寸较小的栅极，在制作第二层间绝缘层时，随着载流子的扩散，氧化物半导体层的导体区变长，形成与栅极相对应的沟道区。相较于传统结构中氧化物半导体层的载流子扩散至栅极的下方，本发明的栅极由于缩小尺寸不会与氧化物半导体层的载流子扩散部分存在交叠，因此避免了扩散的载流子造成的寄生电容和短沟道效应，提高了薄膜晶体管器件的稳定性。此外，由于栅极的尺寸缩小，从而有利于提高阵列基板的开口率和分辨率。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种阵列基板，其特征在于，包括：
基板；
氧化物半导体层，设置于所述基板上，包括沟道区和位于所述沟道区两侧的导体区；
栅极绝缘层，设置于所述氧化物半导体层远离所述基板的一侧；
栅极，设置于所述栅极绝缘层远离所述基板的一侧；
层间绝缘层，设置于所述栅极远离所述基板的一侧；
源漏极金属层，设置于所述层间绝缘层远离所述基板的一侧，并通过贯穿所述层间绝缘层的过孔与所述导体区电连接；
其中，所述栅极绝缘层的边缘分别与所述沟道区两侧的所述导体区存在交叠，且所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影落入所述沟道区在所述基板上的正投影的范围。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影与所述沟道区在所述基板上的正投影重合。
3.根据权利要求1所述的阵列基板，其特征在于，所述层间绝缘层包括第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层位于所述第二层间绝缘层靠近所述基板的一侧，且所述第一层间绝缘层暴露出所述栅极和所述栅极绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一层间绝缘层覆盖所述导体区未被所述栅极绝缘层覆盖的部分，且所述源漏极金属层通过贯穿所述第一层间绝缘层以及所述第二层间绝缘层的所述过孔与所述导体区电连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述基板与所述氧化物半导体层之间还设置有金属遮光层和缓冲层，所述金属遮光层位于所述缓冲层远离所述氧化物半导体层的一侧；
所述源漏极金属层包括源极和漏极，其中，所述漏极通过贯穿所述层间绝缘层以及所述缓冲层的接触孔与所述金属遮光层电连接。
6.一种阵列基板的制作方法，其特征在于，包括以下步骤：
S1，提供一基板，在所述基板上制作氧化物半导体层；
S2，在所述氧化物半导体层上制作栅极绝缘层、栅极以及层间绝缘层，并形成所述氧化物半导体层的沟道区和位于所述沟道区两侧的导体区；
S3，形成贯穿所述层间绝缘层且暴露所述导体区的过孔；
S4，在所述层间绝缘层上制作源漏极金属层，所述源漏极金属层通过所述过孔与所述导体区电连接；
其中，所述栅极绝缘层的边缘分别与所述沟道区两侧的所述导体区存在交叠，且所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影落入所述沟道区在所述基板上的正投影的范围。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述S2包括以下步骤：
S21，在所述氧化物半导体层上制作层叠的栅极绝缘层和栅极过渡层，并在所述氧化物半导体层未被所述栅极绝缘层覆盖的部分形成第一导体区；
S22，进行第一次层间绝缘层的制作，所述层间绝缘层覆盖所述第一导体区，同时所述第一导体区的载流子向所述氧化物半导体层对应所述栅极绝缘层的部分扩散，以形成与所述第一导体区邻接的第二导体区；
S23，对所述栅极过渡层进行蚀刻，形成栅极；
S24，进行第二次层间绝缘层的制作，形成覆盖所述栅极、所述栅极绝缘层以及所述氧化物半导体层的层间绝缘层，同时所述第一导体区以及所述第二导体区的载流子向靠近所述氧化物半导体层对应所述栅极的部分扩散，以在所述氧化物半导体层对应所述栅极的部分与所述第二导体区之间形成第三导体区；
其中，所述第一导体区、所述第二导体区以及所述第三导体区构成导体区。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述S21包括以下步骤：
S211，在所述氧化物半导体层上依次制作栅极绝缘膜、栅极金属膜以及光刻胶，所述光刻胶包括保留区，经黄光制程去除所述光刻胶除所述保留区之外的部分；
S212，对所述栅极绝缘膜和所述栅极金属膜进行蚀刻，去除所述栅极绝缘膜和所述栅极金属膜对应所述保留区之外的部分，以形成所述栅极绝缘层和所述栅极过渡层；
S213，对所述氧化物半导体层未被所述栅极绝缘层覆盖的部分进行导体化，以形成所述第一导体区。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述S22包括以下步骤：
在所述氧化物半导体层和所述光刻胶的保留区上进行第一次层间绝缘层的制作，形成覆盖所述第一导体区的第一层间绝缘层，同时所述第一导体区的载流子向所述氧化物半导体层对应所述栅极绝缘层的部分扩散，以形成与所述第一导体区邻接并与所述栅极绝缘层交叠的第二导体区；
在所述S23之后，以及所述S24之前，所述制作方法还包括以下步骤：
将所述光刻胶的保留区以及所述层间绝缘层覆盖所述保留区的部分去除。
10.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述氧化物半导体层对应所述栅极的部分构成沟道区，所述栅极对应所述氧化物半导体层的部分在所述基板上的正投影与所述沟道区在所述基板上的正投影重合。
11.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的阵列基板和对置基板，且所述阵列基板与所述对置基板相对设置。
CN202210391961.4A 2022-04-14 2022-04-14 阵列基板及其制作方法、显示面板 Pending CN114937701A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210391961.4A CN114937701A (zh) 2022-04-14 2022-04-14 阵列基板及其制作方法、显示面板
US17/778,855 US20240178240A1 (en) 2022-04-14 2022-04-24 Array substrate and manufacturing method thereof, and display panel
PCT/CN2022/088806 WO2023197368A1 (zh) 2022-04-14 2022-04-24 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210391961.4A CN114937701A (zh) 2022-04-14 2022-04-14 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN114937701A true CN114937701A (zh) 2022-08-23

Family

ID=82862427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210391961.4A Pending CN114937701A (zh) 2022-04-14 2022-04-14 阵列基板及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US20240178240A1 (zh)
CN (1) CN114937701A (zh)
WO (1) WO2023197368A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024092392A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN113314615A (zh) * 2021-06-04 2021-08-27 华南理工大学 一种薄膜晶体管以及制备方法
US20210313470A1 (en) * 2020-04-02 2021-10-07 Lg Display Co., Ltd. Oxide semiconductor thin film transistor and method of forming the same
CN114141865A (zh) * 2021-11-18 2022-03-04 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105702744B (zh) * 2016-04-05 2020-07-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
US20210313470A1 (en) * 2020-04-02 2021-10-07 Lg Display Co., Ltd. Oxide semiconductor thin film transistor and method of forming the same
CN113314615A (zh) * 2021-06-04 2021-08-27 华南理工大学 一种薄膜晶体管以及制备方法
CN114141865A (zh) * 2021-11-18 2022-03-04 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024092392A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US20240178240A1 (en) 2024-05-30
WO2023197368A1 (zh) 2023-10-19

Similar Documents

Publication Publication Date Title
USRE48290E1 (en) Thin film transistor array panel
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
CN102646699B (zh) 一种氧化物薄膜晶体管及其制备方法
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
US20240030350A1 (en) Driving substrate, preparation method thereof, and display panel
CN114937701A (zh) 阵列基板及其制作方法、显示面板
CN108878515B (zh) 薄膜晶体管及其制备方法、阵列基板
US20220115540A1 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
CN111627933B (zh) 主动元件基板及其制造方法
TWI814636B (zh) 主動元件基板
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN114883345A (zh) 驱动背板及其制备方法、显示面板
WO2024036762A1 (zh) 垂直结构的薄膜晶体管和电子器件
CN114823914A (zh) 阵列基板及其制作方法、显示面板
US20180197996A1 (en) Array substrate, and display device, and fabrication methods
WO2019213859A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US11244972B2 (en) Array substrate, method for manufacturing the same and display device
US20240047538A1 (en) Thin film transistor and manufacturing method thereof
CN114530413B (zh) 阵列基板及其制作方法
US20230187555A1 (en) Semiconductor device and manufacturing method thereof
CN110109306B (zh) 阵列基板及其制造方法、显示面板
US20240072068A1 (en) Array substrate, manufacturing method thereof, and display panel
CN115763481A (zh) 主动元件基板
CN117637771A (zh) 显示面板及显示终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination