CN113314615A - 一种薄膜晶体管以及制备方法 - Google Patents

一种薄膜晶体管以及制备方法 Download PDF

Info

Publication number
CN113314615A
CN113314615A CN202110625920.2A CN202110625920A CN113314615A CN 113314615 A CN113314615 A CN 113314615A CN 202110625920 A CN202110625920 A CN 202110625920A CN 113314615 A CN113314615 A CN 113314615A
Authority
CN
China
Prior art keywords
layer
substrate
region
active layer
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110625920.2A
Other languages
English (en)
Inventor
徐苗
李民
周雷
徐华
李洪濛
庞佳威
彭俊彪
王磊
邹建华
陶洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202110625920.2A priority Critical patent/CN113314615A/zh
Publication of CN113314615A publication Critical patent/CN113314615A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管以及制备方法。该薄膜晶体管包括：衬底；栅极；栅极绝缘层；有源层，有源层位于栅极绝缘层背离栅极的表面，有源层包括源区、漏区以及沟道区；第一钝化层，第一钝化层位于有源层背离栅极绝缘层一侧的表面，第一钝化层设置有第一凹槽和第二凹槽，在平行于衬底的方向上，第一凹槽和第二凹槽邻近沟道区的侧壁与沟道区间隔第一预设距离，第一预设距离大于或等于0.3微米，且小于或等于3微米；漏极和源极位于第一钝化层背离有源层一侧的表面。本发明实施例提供的技术方案降低了薄膜晶体管中，有源层的沟道区的预设长度和实际长度之间的差距。

Description

一种薄膜晶体管以及制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种薄膜晶体管以及制备方法。
背景技术
薄膜晶体管作为液晶、有机显示器的关键器件，对于显示器件的工作性能具有十分重要的作用。常见的薄膜晶体管主要有非晶硅薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管以及金属氧化物薄膜晶体管。
由于金属氧化物薄膜晶体管具有优良的压电、光电、气敏和压敏等性能，在半导体领域具有广泛的发展前景。目前金属氧化物薄膜晶体管主要使用的结构为刻蚀阻挡层结构、背沟道刻蚀结构和顶栅结构。
目前制备的薄膜晶体管金属氧化物半导体层中沟道区的预设长度和实际长度之间的差值太大，导致薄膜晶体管的无法获得良好的短沟道器件性能。
发明内容
有鉴于此，本发明实施例提供了一种薄膜晶体管的制备方法以及薄膜晶体管，以降低薄膜晶体管中，有源层的沟道区的预设长度和实际长度之间的差距。
第一方面，本发明实施例提供了一种薄膜晶体管，包括：
衬底；
栅极，所述栅极位于所述衬底的表面；
栅极绝缘层，所述栅极绝缘层位于所述栅极背离所述衬底的表面，并延伸至所述衬底的表面；
有源层，所述有源层位于所述栅极绝缘层背离所述栅极的表面，所述有源层包括源区、漏区以及位于所述源区和所述漏区之间的沟道区，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率，其中，所述有源层包括金属氧化物半导体材料或者碳纳米管；
第一钝化层，所述第一钝化层位于所述有源层背离栅极绝缘层一侧的表面，且所述第一钝化层覆盖所述沟道区、部分所述源区和部分所述漏区并延伸至所述衬底的表面，所述第一钝化层设置有第一凹槽和第二凹槽，所述第一凹槽露出部分所述源区，所述第二凹槽露出部分所述漏区，在平行于所述衬底的方向上，所述第一凹槽邻近所述沟道区的侧壁与所述沟道区间隔第一预设距离，所述第二凹槽邻近所述沟道区的侧壁与所述沟道区间隔所述第一预设距离，所述第一预设距离大于或等于0.3微米，且小于或等于3微米；
漏极和源极，所述漏极和所述源极位于所述第一钝化层背离所述有源层一侧的表面，且所述漏极通过所述第二凹槽与所述漏区连接，所述源极通过所述第一凹槽与所述源区连接。
第二方面，本发明实施例提供了一种薄膜晶体管的制备方法，包括：
提供衬底；
在所述衬底的表面形成栅极；
在所述栅极背离所述衬底的表面形成栅极绝缘层，所述栅极绝缘层延伸至所述衬底的表面；
在所述栅极绝缘层背离所述栅极的表面形成有源层，其中，所述有源层包括源区、漏区以及位于所述源区和所述漏区之间的沟道区，所述有源层包括金属氧化物半导体材料或者碳纳米管；
在所述有源层背离栅极绝缘层一侧的表面形成第一钝化层，其中，所述第一钝化层覆盖所述沟道区、部分所述源区和部分所述漏区并延伸至所述衬底的表面，所述第一钝化层设置有第一凹槽和第二凹槽，所述第一凹槽露出部分所述源区，所述第二凹槽露出部分所述漏区，在平行于所述衬底的方向上，所述第一凹槽邻近所述沟道区的侧壁与所述沟道区间隔第一预设距离，所述第二凹槽邻近所述沟道区的侧壁与所述沟道区间隔所述第一预设距离，所述第一预设距离大于或等于0.3微米，且小于或等于3微米；
以所述第一钝化层作为掩膜版对所述源区和所述漏区进行高导化处理，其中，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率；
在所述第一钝化层背离所述有源层一侧的表面形成源极和漏极，且所述漏极通过所述第二凹槽与所述漏区连接，所述源极通过所述第一凹槽与所述源区连接。
本实施例的技术方案，有源层包括金属氧化物半导体材料或者碳纳米管，该薄膜晶体管可以表现出优异的器件性能。第一钝化层在覆盖沟道区的同时，还覆盖与沟道区相邻的部分源区以及与沟道区相邻的部分漏区，其中与沟道区相邻的部分源区的宽度为第一预设距离，与沟道区相邻的部分漏区的宽度为第一预设距离，通过设定第一预设距离大于或等于0.3微米，且小于或等于3微米，可以有效避免以第一钝化层作为掩膜版对有源层的源区和漏区进行高导化处理的过程中，轰击粒子很容易从源区和漏区进入沟道区的边缘位置的情况，使得薄膜晶体管有源层中沟道区的预设长度和实际长度之间的差值在可控范围之内，进而使得薄膜晶体管的可以获得良好的短沟道器件性能。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的又一种薄膜晶体管的结构示意图；
图4为本发明实施例提供的一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图；
图5为本发明实施例提供的另一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图；
图6为本发明实施例提供的又一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图；
图7为本发明实施例提供的一种薄膜晶体管的线性区转移特性曲线；
图8为本发明实施例提供的一种薄膜晶体管的制备方法的流程图；
图9-图14为本发明实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图；
图15为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图；
图16为图15中步骤250包括的流程示意图；
图17-图23为本发明实施例提供的另一种薄膜晶体管的制备方法各步骤对应的剖面图；
图24为现有技术中一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图；
图25为现有技术中另一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图；
图26为现有技术中又一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图；
图27为现有技术中一种薄膜晶体管的线性区转移特性曲线。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种薄膜晶体管的结构示意图。参见图1，该薄膜晶体管包括：衬底10；栅极20，栅极20位于衬底10的表面；栅极绝缘层30，栅极绝缘层30位于栅极20背离衬底10的表面，并延伸至衬底10的表面；有源层40，有源层40位于栅极绝缘层30背离栅极20的表面，有源层40包括源区40A、漏区40B以及位于源区40A和漏区40B之间的沟道区40C，源区40A的导电率大于沟道区40C的导电率，且漏区40B的导电率大于沟道区40C的导电率，有源层40包括金属氧化物半导体材料或者碳纳米管；第一钝化层50，第一钝化层50位于有源层40背离栅极绝缘层30一侧的表面，且第一钝化层50覆盖沟道区40C、部分源区40A和部分漏区40B并延伸至衬底10的表面，第一钝化层50设置有第一凹槽50A和第二凹槽50B，第一凹槽50A露出部分源区40A，第二凹槽50B露出部分漏区40B，在平行于衬底10的方向上，第一凹槽50A邻近沟道区40C的侧壁与沟道区40C间隔第一预设距离Loffset，第二凹槽50B邻近沟道区40C的侧壁与沟道区40C间隔第一预设距离Loffset，第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米；漏极60B和源极60A，漏极60B和源极60A位于第一钝化层50背离有源层40一侧的表面，且漏极60B通过第二凹槽50B与漏区40B连接，源极60A通过第一凹槽50A与源区40A连接。
需要说明的是，本实施例的技术方案是以第一钝化层50作为掩膜版，对有源层40的源区40A和漏区40B进行高导化处理，使得源区40A的导电率大于沟道区40C的导电率，且漏区40B的导电率大于沟道区40C的导电率。在对有源层40的源区40A和漏区40B进行高导化处理的过程中，如果第一钝化层50中第一凹槽50A以及第二凹槽50B邻近沟道区40C的侧壁与沟道区40C没有间隔第一预设距离Loffset的传统结构的薄膜晶体管中，那么以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置，导致薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL太大，进而导致薄膜晶体管的无法获得良好的短沟道器件性能。
具体的，第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，当第一预设距离Loffset太小，以至于小于0.3微米时，以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置，导致薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL太大，进而导致薄膜晶体管的无法获得良好的短沟道器件性能。当第一预设距离Loffset太大，以至于大于3微米时，整个薄膜晶体管的尺寸太大。第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，薄膜晶体管的尺寸较小，且具有良好的短沟道器件性能。
有源层40包括金属氧化物半导体材料，该薄膜晶体管具有优良的压电、光电、气敏和压敏等性能。
有源层40包括碳纳米管。示例性的，碳纳米管的直径大于或等于1.45纳米，且小于或等于1.65纳米。碳纳米管的长度大于或等于0.7纳米，且小于或等于1.3纳米。碳纳米管的厚度大于或等于5纳米，且小于或等于15纳米。可选的，本实施例中碳纳米管包括单壁碳纳米管(SWCNTs)。单壁碳纳米管由于其优异的电荷传输性能、良好的溶液加工性，高柔性，优异的力学性能和高的导热性能，优异的机械稳定性和化学稳定性，在电子器件和光电子器件上有广泛的应用，例如，透明导电膜电极，薄膜晶体管，逻辑电路，柔性可穿戴电子器件，化学与生物传感器，超级电容器，太阳能电池等。其中，以单壁碳纳米管作为有源层材料所制备的薄膜晶体管电学性能优异、特征尺寸更小、稳定性好、散热更快、运行频率更高，表现出优异的器件性能及极大的应用发展潜力。
本实施例的技术方案，有源层40包括金属氧化物半导体材料或者碳纳米管，该薄膜晶体管可以表现出优异的器件性能。第一钝化层50在覆盖沟道区40C的同时，还覆盖与沟道区40C相邻的部分源区40A以及与沟道区40C相邻的部分漏区40B，其中与沟道区40C相邻的部分源区40A的宽度为第一预设距离Loffset，与沟道区40C相邻的部分漏区40B的宽度为第一预设距离Loffset，通过设定第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，可以有效避免以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置的情况，使得薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL在可控范围之内，进而使得薄膜晶体管的可以获得良好的短沟道器件性能。
可选的，在上述技术方案的基础上，参见图1，在平行于衬底10的方向上，第一预设距离Loffset大于或等于0.8微米，且小于或等于1.5微米。
具体的，在平行于衬底10的方向上，第一预设距离Loffset大于或等于0.8微米，且小于或等于1.5微米，进一步缩小了薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL的数值，进而使得薄膜晶体管的可以获得良好的短沟道器件性能。
图2为本发明实施例提供的另一种薄膜晶体管的结构示意图。可选的，在上述技术方案的基础上，该薄膜晶体管还包括沟道保护层70，沟道保护层70位于有源层40背离栅极绝缘层30一侧的表面，且沟道保护层70在有源层40的投影覆盖沟道区40C；相应的，第一钝化层50位于沟道保护层70背离有源层40一侧的表面，且第一钝化层50延伸至沟道保护层70的侧面、有源层40的部分表面和衬底10的表面。
具体的，在形成第一钝化层50以及第一钝化层50表面的其它膜层时，沟道保护层70用于保护有源层40的沟道区40C免受外力的损耗。示例性的，沟道保护层70的材料包括SiO2，Al2O3，Y2O3或是以上绝缘材料组成的多层薄膜。沟道保护层70的厚度大于或等于50nm，且小于或等于200nm。
示例性的，含有稀土掺杂的有源层40的载流子浓度为1016-1018cm-3，迁移率为1-50cm2/Vs，在经过SiH4，He，SF6，NH3，N2，CHF3一种或两种及以上的工艺气体及其混合气体产生的等离子体轰击，持续时间10s-100s后，有源层40的源区40A和漏区40B的载流子浓度增加为1018-1020cm-3，完成高导化过程。同时，由于沟道保护层70和第一钝化层50的保护，沟道区40C的载流子浓度仍然为1016-1018cm-3。
可选的，在上述技术方案的基础上，参见图2，衬底10包括透明衬底；栅极20包括不透明栅极，其中，不透明栅极在衬底10的投影和沟道区40C在衬底10的投影重合。
具体的，不透明栅极在衬底10的投影和沟道区40C在衬底10的投影重合，不透明栅极在平行于衬底10的方向上的尺寸等于沟道区40C的预设长度L0。
示例性的，透明衬底的材料包括玻璃、聚萘二甲酸乙二醇酯、聚对萘二甲酸乙二醇酯或者聚酰亚胺中的任意一种。不透明栅极包括铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金。不透明栅极的厚度大于或等于100纳米，且小于或等于2000纳米。
需要说明的是，在形成沟道保护层70的过程中，首先在有源层40背离栅极绝缘层30一侧的表面形成保护层，通过对保护层进行图案化处理得到在有源层40的投影覆盖沟道区40C的沟道保护层70。在图行化保护层的过程中，衬底10包括透明衬底；栅极20包括不透明栅极，且不透明栅极在衬底10的投影和沟道区40C在衬底10的投影重合，便可以通过不透明栅极作为掩膜版，通过自对准工艺背光曝光的方式来曝光光刻胶，之后再对保护层进行图行化处理。避免了在光刻胶背离衬底10的表面进行曝光显影的过程中对于有源层的损耗，节省了曝光过程掩膜版使用的数量，降低了制备成本。具体的，首选在有源层40背离栅极绝缘层30一侧的表面形成光刻胶；然后以不透明栅极作为掩膜版，在透明衬底背离不透明栅极的一侧的表面对光刻胶进行曝光处理；最后，去除光刻胶以及保护层覆盖源区40A和漏区40B的部分，以形成沟道保护层70。
可选的，在上述技术方案的基础上，参见图2，该薄膜晶体管还包括第二钝化层80和像素电极90，第二钝化层80位于漏极60B和源极60A背离第一钝化层50一侧的表面，第二钝化层80设置有第三凹槽80A，像素电极90通过第三凹槽80A与漏极60B连接。
具体的，第二钝化层80用于保护漏极60B和源极60A，并且为像素电极90的形成提供了平整的表面，降低了像素电极90的工艺难度。
图3为本发明实施例提供的又一种薄膜晶体管的结构示意图。可选的，在上述技术方案的基础上，参见图3，该薄膜晶体管还包括缓冲层11，缓冲层11位于衬底10和栅极20之间，示例性的，二氧化硅或氮化硅可以作为缓冲层11，缓冲层11用于阻隔水氧等杂质，避免水氧等杂质进入薄膜晶体管内部影响薄膜晶体管的电性能。
可选的，在上述技术方案的基础上，源极60A在衬底10的投影面积大于漏极60B在衬底10的投影面积，且源极60A在衬底10的投影覆盖部分或全部沟道区40C在衬底10的投影。
具体的，需要说明的是，参见图2和图3，数据线91与源极60A连接，当薄膜晶体管处于饱和状态时，源极60A在衬底10的投影面积大于漏极60B在衬底10的投影面积，提高了源极60A可以承载大数值的驱动电流的能力。在本实施例中，该源极60A和漏极60B采用不对称设计，源极60A与漏极60B的距离为版图设计的最小线宽尺寸，且源极60A在衬底的投影覆盖部分或全部沟道区40C在衬底10的投影，在实现源极60A可以承载大数值的驱动电流的能力的同时，相比漏极60B和源极60A对称设置的技术方案，无需将漏极60B和源极60A设置成相同的面积和形状，进而降低了制作成本。
示例性的，以图3为例进行说明，衬底10选取20微米厚的柔性聚酰亚胺(PI)薄膜，缓冲层11选取SiNx/SiO2叠层薄膜，其中SiNx的厚度为150纳米，SiO2的厚度为150纳米。栅极20选取Mo/Cu叠层电极，其中Mo的厚度为30纳米，Cu的厚度为600纳米。在平行于衬底10的方向上，栅极20尺寸为沟道区40C的预设长度L0。栅极绝缘层30为SiNx/SiO2叠层，其中，SiNx的厚度为250纳米，SiO2的厚度为100纳米。有源层40选取厚度30纳米的InGaYbO(In：Ga：Yb原子比＝1：0.5：0.02)。沟道保护层70选取厚度为300nm的SiO2。源区40A和漏区40B的高导化处理是通过以第一钝化层50为掩膜版通过He等离子体处理进行的。高导化处理的时间为300s，功率设定100W。源极60A和漏极60B选取Mo/Cu/Mo，其中Mo/Cu/Mo的分别为30nm/500nm/15nm。下面以该示例中的薄膜晶体管为例，通过沟道区的电阻值随着预设沟道长度的变化示意图以及线性区转移特性曲线来说明本实施例提供的技术方案具有良好的短沟道器件性能。
图4为本发明实施例提供的一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图。图5为本发明实施例提供的另一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图。图6为本发明实施例提供的又一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图。图24为现有技术中一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图。图25为现有技术中另一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图。图26为现有技术中又一种薄膜晶体管的沟道区的电阻值随着预设沟道长度的变化示意图。
示例性的，参见表1，当沟道区40C的预设长度L0为7微米，第一预设距离Loffset为1.5微米时，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL为0微米。当沟道区40C的预设长度L0为5微米，第一预设距离Loffset为1微米时，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL为0.1微米。当沟道区40C的预设长度L0为5微米，第一预设距离Loffset为0.8微米时，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL为0.6微米。可见在平行于衬底10的方向上，第一预设距离Loffset大于或等于0.8微米，且小于或等于1.5微米，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL小于或等于1微米的范围之内。对应的，图4中第一预设距离Loffset为1.5微米时，薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化示意图。图5中第一预设距离Loffset为1微米时，薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化示意图。图6中第一预设距离Loffset为0.8微米时，薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化示意图。其中图4-图6中，示出的栅源电压(Vgs)分别是12V、14V、16V、18V和20V对应的薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化曲线。在图4-图6中，薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化曲线在X方向的截距为对应的沟道区40C的预设长度L0和实际长度之间的差值ΔL的值，可见薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL小于或等于1微米的范围之内，进一步缩小了薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL的数值，进而使得薄膜晶体管的可以获得良好的短沟道器件性能。
参见表2，在第一钝化层50中第一凹槽50A邻近沟道区40C的侧壁与沟道区40C没有间隔第一预设距离Loffset的传统结构的薄膜晶体管中，当沟道区40C的预设长度L0为7微米时，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL为3.6微米。当沟道区40C的预设长度L0为5微米，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL为2.2微米或者2.5微米。对应的，图24-图26为第一钝化层50中第一凹槽50A邻近沟道区40C的侧壁与沟道区40C没有间隔第一预设距离Loffset的传统结构的薄膜晶体管中，薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化示意图。其中图24-图26中示出的栅源电压(Vgs)分别是12V、14V、16V、18V和20V对应的薄膜晶体管沟道区40C的电阻值随着预设沟道长度的变化曲线。在图24-图26中，薄膜晶体管沟道区40C的电阻值随着预设长度L0的变化曲线在X方向的截距为对应的沟道区40C的预设长度L0和实际长度之间的差值ΔL的值，可见薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL大于2微米，薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL的数值太大，导致薄膜晶体管的不能获得良好的短沟道器件性能。
表1本实施例提供的薄膜晶体管预设长度L0和实际长度之间的差值ΔL列表
L<sub>0</sub>(um) 7 5 5
L<sub>offset</sub>(um) 1.5 1 0.8
ΔL(um) 0 0.1 0.6
表2传统结构薄膜晶体管不同预设长度L0和实际长度之间的差值ΔL列表
L<sub>0</sub>(um) 7 5 5
ΔL(um) 3.6 2.5 2.2
图7为本发明实施例提供的一种薄膜晶体管的线性区转移特性曲线。图27为现有技术中一种薄膜晶体管的线性区转移特性曲线。需要说明的是，图7和图27中示出的不同预设沟道长度对应的薄膜晶体管的线性区转移特性曲线。预设沟道长度分别是5微米、7微米、10微米、15微米和20微米。参见图27，传统结构的薄膜晶体管源漏电压固定为0.1V，栅极偏压从-20V增大到20V，可以得到开关电流Ion/Ioff大约为108A。本实施例中的薄膜晶体管，源漏电压固定为0.1V，栅极偏压从-20V增大到20V，可以得到开关电流Ion/Ioff大约为107A，相比传统结构的薄膜晶体管，本实施例提供的薄膜晶体管开启电压降低，迁移率升高，器件性能有很大改善。
本发明实施例提供了一种薄膜晶体管的制备方法。图8为本发明实施例提供的一种薄膜晶体管的制备方法的流程图。图9-图14为本发明实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图。参见图8，该薄膜晶体管的制备方法包括如下步骤：
步骤110、提供衬底。
参见图9，提供衬底10。衬底10用于支撑后续制作的膜层。
步骤120、在衬底的表面形成栅极。
参见图10，在衬底10的表面形成栅极20。示例性的，栅极20可以是单层金属薄膜或者至少两层金属薄膜形成的栅极，也可以是多晶硅材料形成的栅极。示例性的，栅极20包括铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金。栅极20的厚度大于或等于100纳米，且小于或等于2000纳米。
步骤130、在栅极背离衬底的表面形成栅极绝缘层，栅极绝缘层延伸至衬底的表面。
参见图11，在栅极20背离衬底10的表面形成栅极绝缘层30，栅极绝缘层30延伸至衬底10的表面。示例性的，栅极绝缘层30包括SiO2、Si3N4、Al2O3、Ta2O5、Y2O3以及有机物中的一种构成的单层薄膜或者至少两种构成的多层薄膜。示例性的，栅极绝缘层30的厚度为大于或等于50nm，且小于或等于500nm。
步骤140、在栅极绝缘层背离栅极的表面形成有源层，其中，有源层包括源区、漏区以及位于源区和漏区之间的沟道区，有源层包括金属氧化物半导体材料或者碳纳米管。
参见图12，在栅极绝缘层30背离不透明栅极20的表面形成有源层40，其中，有源层40包括源区40A、漏区40B以及位于源区40A和漏区40B之间的沟道区40C。有源层40包括金属氧化物半导体材料或者碳纳米管。可选的，有源层40包括铟、锌、镓、锡、锆以及钽中的至少一种对应的氧化物MO和稀土氧化物RO组成的复合氧化物(MO)x(RO)y薄膜，其中，0<x<1，0.0001≤y≤0.2，x+y＝1，稀土氧化物包括氧化镨、氧化铽、氧化镝以及氧化镱中的至少一种。稀土氧化物可以作为光稳定剂，从而增强有源层40的光稳定性，进而增强显示屏显示的均匀性和稳定性。
步骤150、在有源层背离栅极绝缘层一侧的表面形成第一钝化层，其中，第一钝化层覆盖沟道区、部分源区和部分漏区并延伸至衬底的表面，第一钝化层设置有第一凹槽和第二凹槽，第一凹槽露出部分源区，第二凹槽露出部分漏区，在平行于衬底的方向上，第一凹槽邻近沟道区的侧壁与沟道区间隔第一预设距离，第二凹槽邻近沟道区的侧壁与沟道区间隔第一预设距离，第一预设距离大于或等于0.3微米，且小于或等于3微米。
参见图13，在有源层40背离栅极绝缘层30一侧的表面形成第一钝化层50，其中，第一钝化层50覆盖沟道区40C、部分源区40A和部分漏区40B并延伸至衬底10的表面，第一钝化层50设置有第一凹槽50A和第二凹槽50B，第一凹槽50A露部分源区40A，第二凹槽50B露出部分漏区40B，在平行于衬底10的方向上，第一凹槽50A邻近沟道区40C的侧壁与沟道区40C间隔第一预设距离Loffset，第二凹槽50B邻近沟道区40C的侧壁与沟道区40C间隔第一预设距离Loffset，第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米。具体的，可以通过化学等离子沉积方法、物理气相沉积、阳极氧化、原子层沉积、脉冲激光成膜法来形成第一钝化层50。示例性的，第一钝化层50包括SiO2、Si3N4、Al2O3、聚酰亚胺、光刻胶、苯丙环丁烯以及聚甲基丙烯酸甲酯中的至少一种。第一钝化层50的厚度大于或等于100nm，且小于或等于500nm。
步骤160、以第一钝化层作为掩膜版对源区和漏区进行高导化处理，其中，源区的导电率大于沟道区的导电率，且漏区的导电率大于沟道区的导电率。
参见图14，以第一钝化层50作为掩膜版对源区40A和漏区40B进行高导化处理。其中，源区40A的导电率大于沟道区40C的导电率，且漏区40B的导电率大于沟道区40C的导电率。在对有源层40的源区40A和漏区40B进行高导化处理的过程中，如果第一钝化层50中第一凹槽50A以及第二凹槽50B邻近沟道区40C的侧壁与沟道区40C没有间隔第一预设距离Loffset的传统结构的薄膜晶体管中，那么以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置，导致薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL太大，进而导致薄膜晶体管的无法获得良好的短沟道器件性能。示例性的，可以通过等离子体处理或者离子注入的方式，以第一钝化层50作为掩膜版对源区40A和漏区40B进行高导化处理。
具体的，第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，当第一预设距离Loffset太小，以至于小于0.3微米时，以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置，导致薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL太大，进而导致薄膜晶体管的无法获得良好的短沟道器件性能。当第一预设距离Loffset太大，以至于大于3微米时，整个薄膜晶体管的尺寸太大。第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，薄膜晶体管的尺寸较小，且具有良好的短沟道器件性能。
步骤170、在第一钝化层背离有源层一侧的表面形成源极和漏极，且漏极通过第二凹槽与漏区连接，源极通过第一凹槽与源区连接。
参见图1，在第一钝化层50背离有源层一侧的表面形成源极60A和漏极60B，且漏极60B通过第二凹槽50B与漏区40B连接，源极60A通过第一凹槽50A与源区40A连接。
示例性的，源极60A和漏极60B包括Al、Ti/Al/Ti、Mo/Al/Mo以及ITO中的至少一种构成的单层或多层导电薄膜。源极60A和漏极60B的厚度大于或等于100nm，且小于或等于500nm。
本实施例的技术方案，有源层40包括金属氧化物半导体材料或者碳纳米管，该薄膜晶体管可以表现出优异的器件性能。在有源层40背离栅极绝缘层30一侧的表面形成第一钝化层50之后以第一钝化层50作为掩膜版对源区40A和漏区40B进行高导化处理，第一钝化层50在覆盖沟道区40C的同时，还覆盖与沟道区40C相邻的部分源区40A以及与沟道区40C相邻的部分漏区40B，其中与沟道区40C相邻的部分源区40A的宽度为第一预设距离Loffset，与沟道区40C相邻的部分漏区40B的宽度为第一预设距离Loffset，通过设定第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，可以有效避免以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置的情况，使得薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL在可控范围之内，进而使得薄膜晶体管的可以获得良好的短沟道器件性能。
可选的，在上述技术方案的基础上，第一预设距离Loffset大于或等于0.8微米，且小于或等于1.5微米。
具体的，在平行于衬底10的方向上，第一预设距离Loffset大于或等于0.8微米，且小于或等于1.5微米，进一步缩小了薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL的数值，进而使得薄膜晶体管的可以获得良好的短沟道器件性能。
本发明实施例还提供了一种薄膜晶体管的制备方法。图15为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图。参见图15，该方法包括如下步骤：
步骤210、提供衬底。参见图9，提供衬底10。
步骤220、在衬底的表面形成栅极。参见图10，在衬底10的表面形成栅极20。
步骤230、在栅极背离衬底的表面形成栅极绝缘层，栅极绝缘层延伸至衬底的表面。
参见图11，在栅极20背离衬底10的表面形成栅极绝缘层30，栅极绝缘层30延伸至衬底10的表面。
步骤240、在栅极绝缘层背离栅极的表面形成有源层，其中，有源层包括源区、漏区以及位于源区和漏区之间的沟道区，有源层40包括金属氧化物半导体材料或者碳纳米管。
参见图12，在栅极绝缘层30背离不透明栅极20的表面形成有源层40。其中，有源层40包括源区40A、漏区40B以及位于源区40A和漏区40B之间的沟道区40C，有源层40包括金属氧化物半导体材料或者碳纳米管。
步骤250、在有源层背离栅极绝缘层一侧的表面形成沟道保护层，其中，沟道保护层在有源层的投影覆盖沟道区。
参见图20，在有源层40背离栅极绝缘层30一侧的表面形成沟道保护层70，其中，沟道保护层70在有源层40的投影覆盖沟道区40C。具体的，在形成第一钝化层50以及第一钝化层50表面的其它膜层时，沟道保护层70用于保护有源层40的沟道区40C免受外力的损耗。示例性的，沟道保护层70的材料包括SiO2，Al2O3，Y2O3或是以上绝缘材料组成的多层薄膜。沟道保护层70的厚度大于或等于200nm，且小于或等于500nm。
步骤260、在沟道保护层背离有源层一侧的表面形成包括延伸至沟道保护层的侧面、有源层的部分表面和衬底的表面的第一钝化层。
参见图21，在沟道保护层70背离有源层40一侧的表面形成包括延伸至沟道保护层70的侧面、有源层40的部分表面和衬底10的表面的第一钝化层50。第一钝化层50设置有第一凹槽50A和第二凹槽50B，第一凹槽50A露出部分源区40A，第二凹槽50B露出部分漏区40B，在平行于衬底10的方向上，第一凹槽50A邻近沟道区40C的侧壁与沟道区40C间隔第一预设距离Loffset，第二凹槽50B邻近沟道区40C的侧壁与沟道区40C间隔第一预设距离Loffset，第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米。
步骤270、以第一钝化层作为掩膜版对源区和漏区进行高导化处理，其中，源区的导电率大于沟道区的导电率，且漏区的导电率大于沟道区的导电率。
参见图22，以第一钝化层50作为掩膜版对源区40A和漏区40B进行高导化处理。其中，源区40A的导电率大于沟道区40C的导电率，且漏区40B的导电率大于沟道区40C的导电率。在对有源层40的源区40A和漏区40B进行高导化处理的过程中，如果第一钝化层50中第一凹槽50A以及第二凹槽50B邻近沟道区40C的侧壁与沟道区40C没有间隔第一预设距离Loffset的传统结构的薄膜晶体管中，那么以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置，导致薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL太大，进而导致薄膜晶体管的无法获得良好的短沟道器件性能。
第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，当第一预设距离Loffset太小，以至于小于0.3微米时，以第一钝化层50作为掩膜版对有源层40的源区40A和漏区40B进行高导化处理的过程中，轰击粒子很容易从源区40A和漏区40B进入沟道区40C的边缘位置，导致薄膜晶体管有源层40中沟道区40C的预设长度L0和实际长度之间的差值ΔL太大，进而导致薄膜晶体管的无法获得良好的短沟道器件性能。当第一预设距离Loffset太大，以至于大于3微米时，整个薄膜晶体管的尺寸太大。第一预设距离Loffset大于或等于0.3微米，且小于或等于3微米，薄膜晶体管的尺寸较小，且具有良好的短沟道器件性能。
步骤280、在第一钝化层背离有源层一侧的表面形成源极和漏极，且漏极通过第二凹槽与漏区连接，源极通过第一凹槽与源区连接。
参见图23，在第一钝化层50背离有源层一侧的表面形成源极60A和漏极60B，且漏极60B通过第二凹槽50B与漏区40B连接，源极60A通过第一凹槽50A与源区40A连接。
可选的，在上述技术方案的基础上，步骤210提供衬底包括：提供透明衬底；步骤220在所述衬底的表面形成栅极包括：在所述衬底的表面形成不透明栅极，其中，所述不透明栅极在所述衬底的投影和所述沟道区在所述衬底的投影重合。
图16为图15中步骤250包括的流程示意图。图17-图23为本发明实施例提供的另一种薄膜晶体管的制备方法各步骤对应的剖面图。可选的，在上述技术方案的基础上，参见图16，步骤250在有源层背离栅极绝缘层一侧的表面形成沟道保护层包括：
步骤2501、在有源层背离栅极绝缘层一侧的表面形成保护层，保护层覆盖有源层。参见图17，在有源层40背离栅极绝缘层30一侧的表面形成保护层70A，保护层覆盖有源层40。
步骤2502、在有源层背离栅极绝缘层一侧的表面形成光刻胶。参见图18，在有源层40背离栅极绝缘层30一侧的表面形成光刻胶70B。
步骤2503、以不透明栅极作为掩膜版，在透明衬底背离不透明栅极的一侧的表面对光刻胶进行曝光处理。
参见图19，以不透明栅极20作为掩膜版，在透明衬底10背离不透明栅极20的一侧的表面对光刻胶70B进行曝光处理。可选的，在透明衬底10背离不透明栅极20的一侧的表面对光刻胶70B进行曝光处理之后还包括对光刻胶70B进行显影处理。
步骤2504、去除光刻胶以及保护层覆盖源区和漏区的部分，以形成沟道保护层。参见图20，去除光刻胶70B以及保护层70A覆盖源区40A和漏区40B的部分，以形成沟道保护层70。
在上述技术方案中，通过在形成沟道保护层70的过程中，首先在有源层40背离栅极绝缘层30一侧的表面形成保护层70A，通过对保护层70A进行图案化处理得到在有源层40的投影覆盖沟道区40C的沟道保护层70。在图行化保护层的过程中，衬底10包括透明衬底；栅极20包括不透明栅极，且不透明栅极在衬底10的投影和沟道区40C在衬底10的投影重合，便可以通过不透明栅极作为掩膜版，通过自对准工艺背光曝光的方式来曝光光刻胶70B，之后再对保护层70A进行图行化处理，避免了在光刻胶70B背离衬底10的表面进行曝光显影的过程中对于有源层40的损耗，节省了曝光过程掩膜版使用的数量，降低了制备成本。
可选的，在上述技术方案的基础上，步骤170在第一钝化层背离有源层一侧的表面形成源极和漏极之后还包括：在漏极和源极背离第一钝化层一侧的表面依次形成第二钝化层和像素电极，第二钝化层设置有第三凹槽，像素电极通过第三凹槽与漏极连接。
参见图2，在漏极60B和源极60A背离第一钝化层50一侧的表面依次形成第二钝化层80和像素电极90，第二钝化层80设置有第三凹槽80A，像素电极90通过第三凹槽80A与漏极60B连接。示例性的，第二钝化层80包括SiO2、Si3N4、Al2O3、聚酰亚胺、光刻胶、苯丙环丁烯以及聚甲基丙烯酸甲酯中的至少一种。第二钝化层80的厚度大于或等于200nm，且小于或等于5000nm。
可选的，在上述技术方案的基础上，参见图3，步骤120在衬底的表面形成栅极之前还包括：在衬底10和栅极20之间，形成缓冲层11。示例性的，二氧化硅或氮化硅可以作为缓冲层11，缓冲层11用于阻隔水氧等杂质，避免水氧等杂质进入薄膜晶体管内部影响薄膜晶体管的电性能。
可选的，在上述技术方案的基础上，步骤170在第一钝化层背离有源层一侧的表面形成源极和漏极包括：在第一钝化层背离有源层一侧的表面形成导电层；对导电层进行图形化，以形成源极和漏极，其中，源极在衬底的投影面积大于漏极在衬底的投影面积，且源极在衬底的投影覆盖部分或全部沟道区在衬底的投影。
参见图3，在第一钝化层50背离有源层40一侧的表面形成导电层；对导电层进行图形化，以形成源极60A和漏极60B，其中，源极60A在衬底10的投影面积大于漏极60B在衬底10的投影面积，且源极60A在衬底10的投影覆盖部分或全部沟道区40C在衬底10的投影。需要说明的是，本实施例中未示出在第一钝化层50背离有源层40一侧的表面形成导电层这一步骤对应的结构示意图。具体的，需要说明的是，参见图2和图3，数据线91与源极60A连接，当薄膜晶体管处于饱和状态时，源极60A在衬底10的投影面积大于漏极60B在衬底10的投影面积，提高了源极60A可以承载大数值的驱动电流的能力。在本实施例中，该源极60A和漏极60B采用不对称设计，源极60A与漏极60B的距离为版图设计的最小线宽尺寸，且源极60A在衬底的投影覆盖部分或全部沟道区40C在衬底10的投影，在实现源极60A可以承载大数值的驱动电流的能力的同时，相比漏极60B和源极60A对称设置的技术方案，无需将漏极60B和源极60A设置成相同的面积和形状，进而降低了制作成本。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：衬底；
栅极，所述栅极位于所述衬底的表面；
栅极绝缘层，所述栅极绝缘层位于所述栅极背离所述衬底的表面，并延伸至所述衬底的表面；
有源层，所述有源层位于所述栅极绝缘层背离所述栅极的表面，所述有源层包括源区、漏区以及位于所述源区和所述漏区之间的沟道区，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率，其中，所述有源层包括金属氧化物半导体材料或者碳纳米管；
第一钝化层，所述第一钝化层位于所述有源层背离栅极绝缘层一侧的表面，且所述第一钝化层覆盖所述沟道区、部分所述源区和部分所述漏区并延伸至所述衬底的表面，所述第一钝化层设置有第一凹槽和第二凹槽，所述第一凹槽露出部分所述源区，所述第二凹槽露出部分所述漏区，在平行于所述衬底的方向上，所述第一凹槽邻近所述沟道区的侧壁与所述沟道区间隔第一预设距离，所述第二凹槽邻近所述沟道区的侧壁与所述沟道区间隔所述第一预设距离，所述第一预设距离大于或等于0.3微米，且小于或等于3微米；
漏极和源极，所述漏极和所述源极位于所述第一钝化层背离所述有源层一侧的表面，且所述漏极通过所述第二凹槽与所述漏区连接，所述源极通过所述第一凹槽与所述源区连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，在平行于所述衬底的方向上，所述第一预设距离大于或等于0.8微米，且小于或等于1.5微米。
3.根据权利要求1所述的薄膜晶体管，其特征在于，还包括沟道保护层，所述沟道保护层位于所述有源层背离所述栅极绝缘层一侧的表面，且所述沟道保护层在所述有源层的投影覆盖所述沟道区；
相应的，所述第一钝化层位于所述沟道保护层背离所述有源层一侧的表面，且所述第一钝化层延伸至所述沟道保护层的侧面、所述有源层的部分表面和所述衬底的表面。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述衬底包括透明衬底；
所述栅极包括不透明栅极，其中，所述不透明栅极在所述衬底的投影和所述沟道区在所述衬底的投影重合。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极在所述衬底的投影面积大于所述漏极在所述衬底的投影面积，且所述源极在所述衬底的投影覆盖部分或全部所述沟道区在所述衬底的投影。
6.一种薄膜晶体管的制备方法，其特征在于，包括：提供衬底；
在所述衬底的表面形成栅极；
在所述栅极背离所述衬底的表面形成栅极绝缘层，所述栅极绝缘层延伸至所述衬底的表面；
在所述栅极绝缘层背离所述栅极的表面形成有源层，其中，所述有源层包括源区、漏区以及位于所述源区和所述漏区之间的沟道区，所述有源层包括金属氧化物半导体材料或者碳纳米管；
在所述有源层背离栅极绝缘层一侧的表面形成第一钝化层，其中，所述第一钝化层覆盖所述沟道区、部分所述源区和部分所述漏区并延伸至所述衬底的表面，所述第一钝化层设置有第一凹槽和第二凹槽，所述第一凹槽露出部分所述源区，所述第二凹槽露出部分所述漏区，在平行于所述衬底的方向上，所述第一凹槽邻近所述沟道区的侧壁与所述沟道区间隔第一预设距离，所述第二凹槽邻近所述沟道区的侧壁与所述沟道区间隔所述第一预设距离，所述第一预设距离大于或等于0.3微米，且小于或等于3微米；
以所述第一钝化层作为掩膜版对所述源区和所述漏区进行高导化处理，其中，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率；
在所述第一钝化层背离所述有源层一侧的表面形成源极和漏极，且所述漏极通过所述第二凹槽与所述漏区连接，所述源极通过所述第一凹槽与所述源区连接。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一预设距离大于或等于0.8微米，且小于或等于1.5微米。
8.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述有源层背离栅极绝缘层一侧的表面形成第一钝化层之前还包括：
在所述有源层背离所述栅极绝缘层一侧的表面形成沟道保护层，其中，所述沟道保护层在所述有源层的投影覆盖所述沟道区；
在所述有源层背离栅极绝缘层一侧的表面形成第一钝化层包括：
在所述沟道保护层背离所述有源层一侧的表面形成包括延伸至所述沟道保护层的侧面、所述有源层的部分表面和所述衬底的表面的第一钝化层。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，提供衬底包括：
提供透明衬底；
在所述衬底的表面形成栅极包括：
在所述衬底的表面形成不透明栅极，其中，所述不透明栅极在所述衬底的投影和所述沟道区在所述衬底的投影重合；
在所述有源层背离所述栅极绝缘层一侧的表面形成沟道保护层包括：
在所述有源层背离所述栅极绝缘层一侧的表面形成保护层，所述保护层覆盖所述有源层；
在所述有源层背离所述栅极绝缘层一侧的表面形成光刻胶；
以所述不透明栅极作为掩膜版，在所述透明衬底背离所述不透明栅极的一侧的表面对所述光刻胶进行曝光处理；
去除所述光刻胶以及所述保护层覆盖所述源区和所述漏区的部分，以形成所述沟道保护层。
10.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述第一钝化层背离所述有源层一侧的表面形成源极和漏极包括：
在所述第一钝化层背离所述有源层一侧的表面形成导电层；
对所述导电层进行图形化，以形成所述源极和所述漏极，其中，所述源极在所述衬底的投影面积大于所述漏极在所述衬底的投影面积，且所述源极在所述衬底的投影覆盖部分或全部所述沟道区在所述衬底的投影。
CN202110625920.2A 2021-06-04 2021-06-04 一种薄膜晶体管以及制备方法 Pending CN113314615A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110625920.2A CN113314615A (zh) 2021-06-04 2021-06-04 一种薄膜晶体管以及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110625920.2A CN113314615A (zh) 2021-06-04 2021-06-04 一种薄膜晶体管以及制备方法

Publications (1)

Publication Number Publication Date
CN113314615A true CN113314615A (zh) 2021-08-27

Family

ID=77377304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110625920.2A Pending CN113314615A (zh) 2021-06-04 2021-06-04 一种薄膜晶体管以及制备方法

Country Status (1)

Country Link
CN (1) CN113314615A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161998A (ja) * 1993-12-07 1995-06-23 Sony Corp 薄膜半導体装置
US6252248B1 (en) * 1998-06-08 2001-06-26 Sanyo Electric Co., Ltd. Thin film transistor and display
CN101861642A (zh) * 2007-11-15 2010-10-13 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN103022145A (zh) * 2012-10-31 2013-04-03 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN103189970A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体装置以及薄膜半导体装置的制造方法
CN103314444A (zh) * 2011-10-28 2013-09-18 松下电器产业株式会社 薄膜半导体器件以及薄膜半导体器件的制造方法
US20140117323A1 (en) * 2012-10-29 2014-05-01 Ki-Wan Ahn Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
CN104299915A (zh) * 2014-10-21 2015-01-21 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104934481A (zh) * 2014-03-21 2015-09-23 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN107017287A (zh) * 2015-10-27 2017-08-04 Nlt科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN107546231A (zh) * 2016-06-23 2018-01-05 三星显示有限公司 薄膜晶体管阵列面板
US20190097063A1 (en) * 2017-09-28 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Esl tft substrate and fabrication method thereof
CN112582466A (zh) * 2020-11-20 2021-03-30 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161998A (ja) * 1993-12-07 1995-06-23 Sony Corp 薄膜半導体装置
US6252248B1 (en) * 1998-06-08 2001-06-26 Sanyo Electric Co., Ltd. Thin film transistor and display
CN101861642A (zh) * 2007-11-15 2010-10-13 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN103189970A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体装置以及薄膜半导体装置的制造方法
CN103314444A (zh) * 2011-10-28 2013-09-18 松下电器产业株式会社 薄膜半导体器件以及薄膜半导体器件的制造方法
US20140117323A1 (en) * 2012-10-29 2014-05-01 Ki-Wan Ahn Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
CN103022145A (zh) * 2012-10-31 2013-04-03 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN104934481A (zh) * 2014-03-21 2015-09-23 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN104299915A (zh) * 2014-10-21 2015-01-21 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN107017287A (zh) * 2015-10-27 2017-08-04 Nlt科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN107546231A (zh) * 2016-06-23 2018-01-05 三星显示有限公司 薄膜晶体管阵列面板
US20190097063A1 (en) * 2017-09-28 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Esl tft substrate and fabrication method thereof
CN112582466A (zh) * 2020-11-20 2021-03-30 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Similar Documents

Publication Publication Date Title
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
US8314464B2 (en) Semiconductor device and manufacturing method thereof
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
JPH11112004A (ja) 薄膜トランジスタの製造方法
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2007220816A (ja) 薄膜トランジスタ及びその製法
WO2010074927A2 (en) Stability enhancements in metal oxide semiconductor thin film transistors
CN108987470B (zh) 薄膜晶体管、显示面板及薄膜晶体管的制作方法
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
KR20150063177A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2022252469A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
US10170506B2 (en) LTPS array substrate and method for producing the same
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN107305843A (zh) 用于制造完全自对准双栅极薄膜晶体管的方法
WO2022252470A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
JP4469913B2 (ja) 薄膜トランジスタ基板および表示デバイス
CN113314615A (zh) 一种薄膜晶体管以及制备方法
CN106057679A (zh) 氧化物半导体薄膜晶体管的制作方法
WO2018000947A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
WO2019051864A1 (zh) 主动阵列开关的制造方法
WO2021134423A1 (zh) 一种薄膜晶体管的制备方法
JP2010177325A (ja) 薄膜トランジスターの製造方法
CN107180875A (zh) 一种薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210827