CN107180875A - 一种薄膜晶体管及其制作方法 - Google Patents

一种薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN107180875A
CN107180875A CN201710512540.1A CN201710512540A CN107180875A CN 107180875 A CN107180875 A CN 107180875A CN 201710512540 A CN201710512540 A CN 201710512540A CN 107180875 A CN107180875 A CN 107180875A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710512540.1A
Other languages
English (en)
Inventor
徐苗
李民
王磊
黄东晨
陶洪
邹建华
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710512540.1A priority Critical patent/CN107180875A/zh
Publication of CN107180875A publication Critical patent/CN107180875A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法,其中,所述制作方法包括:提供一衬底,在所述衬底上依次形成不透明栅极和透明栅极绝缘层;在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化,图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极;以所述不透明栅极作为掩膜,对所述透明导电层进行图案化以形成沟道区和源漏电极区;依次形成钝化层和源漏电极。本发明实施例解决了源漏电极对位误差大、源漏电极与栅极之间寄生电容高的问题,实现了小尺寸、低寄生电容、高性能的薄膜晶体管的制作。

Description

一种薄膜晶体管及其制作方法
技术领域
本发明实施例涉及半导体技术,尤其涉及一种薄膜晶体管及其制作方法。
背景技术
薄膜晶体管作为液晶、有机显示器的关键器件,对于显示器件的工作性能具有十分重要的作用。常见的薄膜晶体管主要有非晶硅薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管以及金属氧化物薄膜晶体管。
由于金属氧化物薄膜晶体管具有优良的压电、光电、气敏和压敏等性能,在半导体领域具有广泛的发展前景。目前金属氧化物薄膜晶体管主要使用的结构为刻蚀阻挡层结构、背沟道刻蚀结构和顶栅结构。
其中传统的刻蚀阻挡层结构很难实现小尺寸化,并且寄生电容很大,这样很难在高精细显示屏以及大尺寸显示屏中应用。背沟道刻蚀结构制作的薄膜晶体管,其源漏电极与栅极之间会形成较大的寄生电容,导致显示屏无法实现高的刷新频率,同时,存在对位误差,这也使得实现超高图像分辨率显示屏的制作较为困难。目前顶栅结构仅能应用于低温多晶硅薄膜晶体管器件的制作,而在金属氧化物薄膜晶体管中较难获得性能优异的顶栅结构器件。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法,以得到小尺寸、低寄生电容和高性能的薄膜晶体管。
第一方面,本发明实施例提供了一种薄膜晶体管的制作方法,该方法包括以下步骤:提供一衬底,在所述衬底上依次形成不透明栅极和透明栅极绝缘层;在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化,图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极;以所述不透明栅极作为掩膜,对所述透明导电层进行图案化以形成沟道区和源漏电极区;依次形成钝化层和源漏电极。
进一步地,在相同的刻蚀条件下,刻蚀所述透明导电层的速率和刻蚀所述透明金属氧化物半导体层的速率之比大于或等于10:1。
进一步地,所述透明金属氧化物半导体层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1),其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合。
进一步地,所述透明金属氧化物半导体层的厚度为20nm到200nm。
进一步地,所述透明导电层包括金属氧化物透明导电层,所述金属氧化物透明导电层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1),其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合,所述金属氧化物透明导电层的厚度为10nm到200nm。
进一步地,所述透明导电层包括碳纳米薄层,所述碳纳米薄层包括:石墨烯薄层或碳纳米线薄层,所述碳纳米薄层的厚度为0.1nm到100nm。
进一步地,所述透明导电层包括金属纳米薄层,所述金属纳米薄层的金属形态包括:纳米线、纳米颗粒或纳米棒,所述金属纳米薄层的金属材料包括:金、银、铜或铝中的至少一种。
进一步地,所述透明导电层对300nm~400nm波长范围紫外光的透过率大于30%。
进一步地,所述透明导电层的方阻小于500欧姆每方。
第二方面,本发明实施例还提供了一种薄膜晶体管,所述薄膜晶体管由上述薄膜晶体管的制作方法制得。
本发明实施例通过在所述衬底上依次形成不透明栅极和透明栅极绝缘层,在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化,图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极,以所述不透明栅极作为掩膜,根据透明金属氧化物半导体层和透明导电层刻蚀特性的差异,对所述透明导电层进行图案化以形成沟道区和源漏电极区,解决了源漏电极对位误差大、源漏电极与栅极之间寄生电容高的问题,能够实现小尺寸、低寄生电容、高性能的薄膜晶体管效果。
附图说明
图1是本发明实施例提供的薄膜晶体管的制作方法的流程图。
图2a-图2g是本发明实施例提供的薄膜晶体管的制作方法中不同阶段的截面示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种薄膜晶体管的制作方法。图1为本发明实施例提供的薄膜晶体管的制作方法的流程图,图2a-图2g是本发明实施例提供的薄膜晶体管的制作方法中不同阶段的截面示意图。如图1和图2a-图2g所示,薄膜晶体管的制作方法包括:
S110、提供一衬底21,在衬底21上依次形成不透明栅极23和透明栅极绝缘层24。
具体的,衬底21为透明衬底,便于后续在衬底21的背离不透明栅极23的一侧进行紫外光自对准曝光,衬底21的材料包括玻璃、聚萘二甲酸乙二醇酯、聚对萘二甲酸乙二醇酯或聚酰亚胺中的任意一种。
具体的,在衬底21上依次形成不透明栅极23和透明栅极绝缘层24之前,还包括在衬底21上沉积二氧化硅或氮化硅作为缓冲层22,缓冲层22用于阻隔水氧等杂质,避免杂质进入薄膜晶体管影响薄膜晶体管的电性能。
具体的,在衬底21上依次形成不透明栅极23和透明栅极绝缘层24包括:在衬底上形成不透明栅极层,对不透明栅极层进行图案化处理以露出部分缓冲层22,形成不透明栅极23,在衬底21上形成不透明栅极23之后的截面如图2a所示;在不透明栅极23和露出的部分缓冲层22上沉积透明栅极绝缘层24,在衬底上依次形成不透明栅极23和透明栅极绝缘层24之后的截面如图2b所示。位于衬底21上的不透明栅极23可作为掩膜应用。
具体的,上述不透明栅极23为金属栅极,所采用的金属材料包括铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金,不透明栅极23为单层金属薄膜,或由上述金属单质或铝合金任意两层或两层以上组成的多层薄膜。不透明栅极23的厚度为100nm到2000nm。
具体的,上述透明栅极绝缘层24为基于二氧化硅、氮化硅、氧化铝或有机绝缘薄层的单层薄膜,或是上述绝缘材料两种或两种以上组成的多层薄膜,透明栅极绝缘层24薄膜的厚度为50nm到500nm。
S120、在透明栅极绝缘层24上形成透明金属氧化物半导体层25和透明导电层26的叠层结构并图案化,图案化后的叠层结构在垂直于衬底方向上的投影覆盖不透明栅极。
具体的,在相同的刻蚀条件下,刻蚀透明导电层26的速率和刻蚀透明金属氧化物半导体层25的速率之比大于或等于10:1。显然,透明金属氧化物半导体层25和透明导电层26的刻蚀特性差异明显,则后续刻蚀透明导电层26时,不会对透明金属氧化物半导体层25造成影响,保证了薄膜晶体管的性能稳定性。
具体的,透明金属氧化物半导体层25的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1),其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合。
具体的,透明导电层26包括金属氧化物透明导电层,金属氧化物透明导电层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1),其中M为镓、锡、硅、铝、镁、锆、或镧系稀土元素中的一种或一种以上的任意组合,金属氧化物透明导电层的厚度为10nm到200nm。
具体的,透明导电层26包括碳纳米薄层,碳纳米薄层包括:石墨烯薄层或碳纳米线薄层,碳纳米薄层的厚度为0.1nm到100nm。
具体的,透明导电层26包括金属纳米薄层,金属纳米薄层的金属形态包括:纳米线、纳米颗粒或纳米棒,金属纳米薄层的金属材料包括:金、银、铜或铝中的至少一种。
具体的,透明导电层26对300nm~400nm波长范围紫外光的透过率大于30%。
具体的,透明导电层的方阻小于500欧姆每方。
具体的,在透明栅极绝缘层24上形成透明金属氧化物半导体层25和透明导电层26的叠层结构的方法包括:化学等离子沉积系统、物理气相沉积、阳极氧化、原子层沉积方法或脉冲激光成膜法等真空方法,还可以使用旋转涂布、刮涂、喷墨打印、丝网印刷或凹版印刷等溶液加工方法制作。在透明栅极绝缘层24上依次形成透明金属氧化物半导体层25和透明导电层26的叠层结构并图案化,图案化后的叠层结构在垂直于衬底21方向上的投影覆盖不透明栅极23之后的截面如图2c所示。
S130、以不透明栅极23作为掩膜,对透明导电层26进行图案化以形成沟道区261和源漏电极区262。
具体的,以不透明栅极23作为掩膜,对透明导电层26进行图案化的方式为自对准曝光。
具体的,对透明导电层26进行图案化的方法包括干法刻蚀工艺和湿法刻蚀工艺。
在本步骤中,可选地,以不透明栅极23作为掩膜,对透明导电层26进行图案化以形成沟道区261和源漏电极区262,具体可以包括:在叠层结构及露出的透明栅极绝缘层24上形成光刻胶27;从不透明栅极23的底栅侧进行紫外线自对准曝光并对光刻胶27进行光刻以露出部分透明导电层26;对露出部分的透明导电层26进行图案化处理以露出部分透明金属氧化物半导体层25;去除光刻胶27。
具体的,上述光刻胶27为负性光刻胶,对光刻胶27进行光刻的方法为紫外线自对准曝光法,紫外光由衬底21侧入射,对光刻胶27光刻后的截面如图2d所示。根据透明导电层26和透明金属氧化物半导体层25之间的刻蚀特性差异图案化透明导电层26,不会损伤透明金属氧化物半导体层25,由此可形成沟道区261和源漏电极区262。对露出部分的透明导电层26进行图案化处理以露出部分透明金属氧化物半导体层25,去除光刻胶27以后的截面如图2e所示。
本发明实施例中,将不透明栅极23作为自对准掩膜版,紫外光由衬底21侧入射进行紫外线自对准曝光以去除不透明栅极23上方对应的负性光刻胶27,具体的在衬底21背离不透明栅极23的一侧进行紫外光自对准曝光且以不透明栅极23作为掩膜去除不透明栅极23上方对应的负性光刻胶27,则将不透明栅极所对应区域的金属氧化物半导体可定义为沟道区域;然后利用金属氧化物半导层25与透明导电层26刻蚀特性的差异,将沟道区域的透明导电层26移除,并去除光刻胶27以形成薄膜晶体管的沟道区261和源漏电极区262。采用不透明栅极23作为自对准掩膜形成沟道区261和源漏电极区262,能够使源极和漏极之间的对位误差大大降低,在垂直于衬底21的方向上不透明栅极23与源极和漏极不交叠也能够大大减小源极和漏极与栅极之间的寄生电容;同时,图案化后的透明导电层26形成的源漏电极区262是源极和漏极的接触区域,保证了源极和漏极接触的稳定性。
本发明实施例采用具有抗刻蚀特性的透明金属氧化物半导体层25作为有源层,并与高导的透明导电层26组成叠层结构,透明金属氧化物半导体层25与透明导电层26的刻蚀特性差异明显,保证了在对透明导电层26刻蚀移除过程中对有源层不会造成损坏,提高了薄膜晶体管的性能。
本发明实施例提供的薄膜晶体管的制作方法,上述方法可以实现大面积薄膜晶体管的制作,避免了背沟道刻蚀结构造成的源漏电极与栅极之间的寄生电容大和源漏电极之间的对位误差大的缺点,也避免了顶栅结构器件性能不稳定的缺点,有利于实现高性能的薄膜晶体管驱动背板制作。
S140、依次形成钝化层28和源漏电极29。
具体的,沉积钝化层28的材料包括二氧化硅、氮化硅、氧化铝、三氧化二钇、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯中的任意一种组成的单层膜或是一种以上组成的多层薄膜,钝化层28的厚度为50nm~3000nm,形成钝化层28之后的截面如图2f所示。
具体的,沉积金属薄膜作为薄膜晶体管的源漏电极29、电容的上电极以及信号导线的载体层,并且可通过接触孔与所述源漏电极区域相连通。所述金属薄膜的厚度为20nm~2000nm。沉积金属薄膜所使用的材料包括铝、铜、钼、钛、银、金、钨、铬单质、铝合金或氧化铟锡,金属薄膜为上述任意一种材料组成的单层薄膜或由一种以上上述材料组成的多层薄膜,形成源漏电极29之后的截面如图2g所示。
本发明实施例还提供一种薄膜晶体管。该薄膜晶体管可以由上述薄膜晶体管的制作方法制得。
本发明实施例提供的薄膜晶体管的制作方法,所采用的透明金属氧化物半导体层与透明导电层的刻蚀特性差异明显,保证了在对透明导电层刻蚀移除过程中对有源层不会造成损坏,提高了薄膜晶体管的电性能;将不透明栅极作为自对准掩膜版,从衬底背离不透明栅极侧进行紫外线自对准曝光以去除不透明栅极上方对应的负性光刻胶,将不透明栅极上方的透明导电层移除以形成沟道区和源漏电极区,使源漏电极之间的对位误差大大降低,也大大减小源漏电极和栅极之间的寄生电容;同时,由于源漏电极的接触区域是由透明导电层形成的,透明导电层的导电率高且性能稳定,保证了源漏电极接触的稳定性;本发明实施例提供的薄膜晶体管的制作方法上述方法与常规的半导体工艺结合,可以实现大面积薄膜晶体管的制作。可以说该方法大大减小了源漏电极与栅极之间的寄生电容,降低了源漏电极之间的对位误差,使薄膜晶体管的性能更稳定,有利于实现高性能薄膜晶体管驱动背板制作。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种薄膜晶体管的制作方法,其特征在于,包括:
提供一衬底,在所述衬底上依次形成不透明栅极和透明栅极绝缘层;
在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化,图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极;
以所述不透明栅极作为掩膜,对所述透明导电层进行图案化以形成沟道区和源漏电极区;
依次形成钝化层和源漏电极。
2.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,在相同的刻蚀条件下,刻蚀所述透明导电层的速率和刻蚀所述透明金属氧化物半导体层的速率之比大于或等于10:1。
3.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述透明金属氧化物半导体层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1),其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合。
4.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述透明金属氧化物半导体层的厚度为20nm到200nm。
5.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述透明导电层包括金属氧化物透明导电层,所述金属氧化物透明导电层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1),其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合,所述金属氧化物透明导电层的厚度为10nm到200nm。
6.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述透明导电层包括碳纳米薄层,所述碳纳米薄层包括:石墨烯薄层或碳纳米线薄层,所述碳纳米薄层的厚度为0.1nm到100nm。
7.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述透明导电层包括金属纳米薄层,所述金属纳米薄层的金属形态包括:纳米线、纳米颗粒或纳米棒,所述金属纳米薄层的金属材料包括:金、银、铜或铝中的至少一种。
8.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述透明导电层对300nm~400nm波长范围紫外光的透过率大于30%。
9.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述透明导电层的方阻小于500欧姆每方。
10.一种薄膜晶体管,其特征在于,所述薄膜晶体管由权利要求1-9中任意一项所述的薄膜晶体管的制作方法制得。
CN201710512540.1A 2017-06-29 2017-06-29 一种薄膜晶体管及其制作方法 Pending CN107180875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710512540.1A CN107180875A (zh) 2017-06-29 2017-06-29 一种薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710512540.1A CN107180875A (zh) 2017-06-29 2017-06-29 一种薄膜晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN107180875A true CN107180875A (zh) 2017-09-19

Family

ID=59845460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710512540.1A Pending CN107180875A (zh) 2017-06-29 2017-06-29 一种薄膜晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN107180875A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN111628009A (zh) * 2019-02-28 2020-09-04 北京铂阳顶荣光伏科技有限公司 一种薄膜太阳能电池及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN111628009A (zh) * 2019-02-28 2020-09-04 北京铂阳顶荣光伏科技有限公司 一种薄膜太阳能电池及其制备方法

Similar Documents

Publication Publication Date Title
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
CN103236443B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN105280717B (zh) Tft及其制作方法、阵列基板及显示装置
JP2004273614A (ja) 半導体装置およびその製造方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
US20160336458A1 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN104681627A (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
WO2022252469A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
CN104934481A (zh) 一种薄膜晶体管及其制备方法
TW201128779A (en) Thin film transistor and method of forming the same
CN108807547A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105575893A (zh) 显示基板及其制作方法和显示装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN107305843A (zh) 用于制造完全自对准双栅极薄膜晶体管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170919

RJ01 Rejection of invention patent application after publication