CN115763481A - 主动元件基板 - Google Patents
主动元件基板 Download PDFInfo
- Publication number
- CN115763481A CN115763481A CN202211471373.8A CN202211471373A CN115763481A CN 115763481 A CN115763481 A CN 115763481A CN 202211471373 A CN202211471373 A CN 202211471373A CN 115763481 A CN115763481 A CN 115763481A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- gate
- region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开一种主动元件基板,包括基板、缓冲层、第一金属氧化物图案、第一栅绝缘结构、第二半导体层、第二栅绝缘结构、第一栅极、第二栅极、第一源极、第一漏极、第二源极以及第二漏极。第一金属氧化物图案位于缓冲层上,且包括第一半导体层以及第一阻氧层。第一栅绝缘结构位于第一金属氧化物图案上。第二半导体层位于第一栅绝缘结构上。第一阻氧层至少部分重叠于第二半导体层。第二栅绝缘结构位于第二半导体层以及第一栅绝缘结构上。第一栅极以及第二栅极位于第二栅绝缘结构之上,且分别重叠于第一半导体层以及第二半导体层。
Description
技术领域
本发明涉及一种主动元件基板。
背景技术
一般而言,一个电子装置中通常包含了许多不同用途的主动元件或被动元件。举例来说,在一些显示装置中,可能会包括各种形式的薄膜晶体管,以因应不同的需求。为了制造不同特性的薄膜晶体管,往往需要执行多次的沉积制作工艺与多次的掺杂制作工艺,这导致显示装置的生产成本高,且生产时间长。此外,在制造薄膜晶体管时,必须要严格控制半导体沟道层的电阻率,以提升显示装置的效能。
发明内容
本发明提供一种主动(有源)元件基板,能较佳的控制半导体层的电阻率。
本发明的至少一实施例提供一种主动元件基板。主动元件基板包括基板、缓冲层、第一金属氧化物图案、第一栅绝缘结构、第二半导体层、第二栅绝缘结构、第一栅极、第二栅极、第一源极、第一漏极、第二源极以及第二漏极。缓冲层位于基板之上。第一金属氧化物图案位于缓冲层上,且包括第一半导体层以及第一阻氧层。第一栅绝缘结构位于第一金属氧化物图案以及缓冲层上。第二半导体层位于第一栅绝缘结构上。第一阻氧层至少部分重叠于第二半导体层。第二栅绝缘结构位于第二半导体层以及第一栅绝缘结构上。第一栅极以及第二栅极位于第二栅绝缘结构之上,且分别重叠于第一半导体层以及第二半导体层。第一源极以及第一漏极电连接至第一半导体层。第二源极以及第二漏极电连接至第二半导体层。
附图说明
图1是本发明的一实施例的一种主动元件基板的剖面示意图;
图2A至图2D是图1的主动元件基板的制造方法的剖面示意图;
图3是本发明的一实施例的一种主动元件基板的剖面示意图;
图4是本发明的一实施例的一种主动元件基板的剖面示意图;
图5是本发明的一实施例的一种主动元件基板的剖面示意图;
图6是本发明的一实施例的一种主动元件基板的剖面示意图。
符号说明
10,20,30,40,50:主动元件基板
100:基板
110:阻隔层
120:缓冲层
130:第一栅绝缘结构
133:第一栅介电层
135:第二栅介电层
140:第二栅绝缘结构
143:第三栅介电层
145:第四栅介电层
150:层间介电层
ch1:第一沟道区
ch2:第二沟道区
ch2a1:第一上部区
ch2a2:第二上部区
ch2b:下部区
D1:第一漏极
D2:第二漏极
dr1:第一漏极区
dr2:第二漏极区
G1:第一栅极
G2:第二栅极
GP:间隙
L:长度
MOP,MOP’:第一金属氧化物图案
ND:法线方向
OB1:第一阻氧层
OB2:第二阻氧层
OS1,OS1’:第一半导体层
OS2,OS2’:第二半导体层
P:掺杂制作工艺
S1:第一源极
S2:第二源极
sr1:第一源极区
sr2:第二源极区
T1:第一薄膜晶体管
T2:第二薄膜晶体管
V1:第一接触孔
V2:第二接触孔
V3:第三接触孔
V4:第四接触孔
具体实施方式
图1是依照本发明的一实施例的一种主动元件基板10的剖面示意图。请参考图1,主动元件基板10包括基板100、缓冲层120、第一金属氧化物图案MOP、第一栅绝缘结构130、第二半导体层OS2、第二栅绝缘结构140、第一栅极G1、第二栅极G2、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2。在本实施例中,主动元件基板10还包括阻隔层110以及层间介电层150。
基板100的材质可为玻璃、石英、有机聚合物或是不透光/反射材料(例如:导电材料、金属、晶片、陶瓷或其他可适用的材料)或是其他可适用的材料。若使用导电材料或金属时,则在基板100上覆盖一层绝缘层(未绘示),以避免短路问题。在一些实施例中,基板100为软性基板,且基板100的材料例如为聚乙烯对苯二甲酸酯(polyethyleneterephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯(polycarbonate,PC)、聚酰亚胺(polyimide,PI)或金属软板(Metal Foil)或其他可挠性材质。
阻隔层110以及缓冲层120位于基板100之上。在一些实施例中,阻隔层110毯覆于基板100上,而缓冲层120位于阻隔层110上。
在一些实施例中,阻隔层110中含有氢元素。举例来说,阻隔层110的材料包括含氢的氮化硅(或氢化氮化硅)或其他合适的材料。在一些实施例中,阻隔层110可以用于阻隔基板100中的离子,避免基板100中的离子往上扩散。在一些实施例中,缓冲层120中含有氧元素。举例来说,缓冲层120包括氧化物或氮氧化物等含氧绝缘材料,例如氧化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。在一些实施例中,阻隔层110的厚度为100埃至3000埃,且缓冲层120的厚度为100埃至3000埃。
第一薄膜晶体管T1以及第二薄膜晶体管T2位于基板100之上。在一些实施例中,第一薄膜晶体管T1以及第二薄膜晶体管T2位于缓冲层120上。第一薄膜晶体管T1包括第一半导体层OS1、第一栅极G1、第一源极S1以及第一漏极D1。第二薄膜晶体管T2包括第二半导体层OS2、第二栅极G2、第二源极S2以及第二漏极D2。关于第一薄膜晶体管T1以及第二薄膜晶体管T2的具体结构,请见后面的描述。
第一金属氧化物图案MOP位于缓冲层120上,且缓冲层120位于第一金属氧化物图案MOP与基板100之间。第一金属氧化物图案MOP包括第一半导体层OS1以及第一阻氧层OB1,且接触缓冲层120的顶面。第一半导体层OS1以及第一阻氧层OB1包括相同的材料。第一半导体层OS1包括第一源极区sr1、第一漏极区dr1以及位于第一源极区sr1与第一漏极区dr1之间的第一沟道区ch1。在一些实施例中,第一沟道区ch1的电阻率以及第一阻氧层OB1的电阻率大于第一源极区sr1的电阻率与第一漏极区dr1的电阻率。
第一栅绝缘结构130位于第一金属氧化物图案MOP以及缓冲层120上。第一栅绝缘结构130包括第一栅介电层133以及第二栅介电层135。第一栅介电层133位于第一金属氧化物图案MOP上。第二栅介电层135位于第一栅介电层133上。在本实施例中,第一半导体层OS1以及第一阻氧层OB1都位于第一栅介电层133与缓冲层120之间。
第二半导体层OS2位于第一栅绝缘结构130上。在一些实施例中,第二金属氧化物图案位于第一栅绝缘结构130上,且第二金属氧化物图案包括第二半导体层OS2。第二半导体层OS2包括第二源极区sr2、第二漏极区dr2以及位于第二源极区sr2与第二漏极区dr2之间的第二沟道区ch2。在一些实施例中,第二沟道区ch2的电阻率大于第二源极区sr2的电阻率与第二漏极区dr2的电阻率。
第一阻氧层OB1在基板100的表面的法线方向ND上至少部分重叠于第二半导体层OS2。在本实施例中,第一阻氧层OB1从第二漏极区dr2的下方连续地延伸至第二源极区sr2的下方,且整个第二沟道区ch2都重叠于第一阻氧层OB1。
在一些实施例中,第一半导体层OS1以及第二半导体层OS2的材料包括铟镓锡锌氧化物(IGTZO)或氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铝锌锡(AZTO)、氧化铟钨锌(IWZO)等四元金属化合物或包含镓(Ga)、锌(Zn)、铟(In)、锡(Sn)、铝(Al)、钨(W)中的任三者的三元金属构成的氧化物或镧系稀土掺杂金属氧化物(例如Ln-IZO)。在一些实施例中,第一半导体层OS1以及第二半导体层OS2包括相同的材料。在其他实施例中,第一半导体层OS1以及第二半导体层OS2包括不同的材料。在一些实施例中,第一半导体层OS1的第一沟道区ch1的载流子迁移率不同于(大于或小于)第二半导体层OS2的第二沟道区ch2的载流子迁移率。
第二栅绝缘结构140位于第二半导体层OS2以及第一栅绝缘结构130上。第二栅绝缘结构140包括第三栅介电层143以及第四栅介电层145。第三栅介电层143位于第二半导体层OS2上。第四栅介电层145位于第三栅介电层143上。在本实施例中,第二半导体层OS2位于第二栅介电层135与第三栅介电层143之间。
在一些实施例中,缓冲层120、第一栅介电层133、第二栅介电层135及第三栅介电层143中含有氧元素。举例来说,缓冲层120、第一栅介电层133、第二栅介电层135及第三栅介电层143包括氧化物或氮氧化物等含氧绝缘材料,例如氧化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。在一些实施例中,第四栅介电层145的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪或其他合适的材料。
在一些实施例中,缓冲层120及/或第一栅绝缘结构130会对第一半导体层OS1以及第一阻氧层OB1进行补氧,使第一半导体层OS1以及第一阻氧层OB1的电阻率上升。在一些实施例中,第一栅绝缘结构130及/或第二栅绝缘结构140会对第二半导体层OS2进行补氧,使第二半导体层OS2的电阻率上升。
在一些实施例中,金属氧化物(包含第一半导体层OS1、第一阻氧层OB1以及第二半导体层OS2)下方的含氧绝缘层的厚度越厚,则会有越多的氧原子扩散至金属氧化物中。在本实施例中,第二半导体层OS2下方的含氧绝缘层除了第一栅绝缘结构130之外,还包含缓冲层120。因此,为了避免过多的氧原子进入第二半导体层OS2,在第二半导体层OS2下方设置第一阻氧层OB1,以降低缓冲层120中的氧原子扩散至第二半导体层OS2的机率,由此可以避免第二半导体层OS2的第二漏极区dr2以及第二源极区sr2电阻率太高的问题,并提升第二薄膜晶体管T2的效能。
第一栅极G1以及第二栅极G2位于第二栅绝缘结构140之上,且分别重叠于第一半导体层OS1的第一沟道区ch1与第二半导体层OS2的第二沟道区ch2。第一栅绝缘结构130以及第二栅绝缘结构140位于第一栅极G1与第一半导体层OS1之间。第二栅绝缘结构140位于第二栅极G2与第二半导体层OS2之间。在一些实施例中,第一栅极G1以及第二栅极G2属于相同膜层,由此减少制作工艺所需的成本。在一些实施例中,第一栅极G1与第一半导体层OS1之间的绝缘材料的厚度大于第二栅极G2与第二半导体层OS2之间的绝缘材料的厚度,由此使第一薄膜晶体管T1以及第二薄膜晶体管T2具有不同的特性。
层间介电层150位于第二栅绝缘结构140上,且覆盖第一栅极G1以及第二栅极G2。在一些实施例中,层间介电层150的材料包括氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝或其他绝缘材料。
第一接触孔V1以及第二接触孔V2穿过层间介电层150、第一栅绝缘结构130以及第二栅绝缘结构140。第一漏极D1以及第一源极S1位于层间介电层150上,且分别填入第一接触孔V1以及第二接触孔V2,以电连接第一半导体层OS1。第一漏极D1以及第一源极S1分别连接第一半导体层OS1的第一漏极区dr1以及第一源极区sr1。
第三接触孔V3以及第四接触孔V4穿过层间介电层150以及第二栅绝缘结构140。第二漏极D2以及第二源极S2位于层间介电层150上,且分别填入第三接触孔V3以及第四接触孔V4,以电连接第二半导体层OS2。第二漏极D2以及第二源极S2分别连接第二半导体层OS2的第二漏极区dr2以及第二源极区sr2。
图2A至图2D是图1的主动元件基板10的制造方法的剖面示意图。
请参考图2A,形成第一金属氧化物图案MOP’于缓冲层120之上。在本实施例中,第一金属氧化物图案MOP’包括第一半导体层OS1’以及第一阻氧层OB1。在一些实施例中,形成第一金属氧化物图案MOP’时的制作工艺温度为室温(例如摄氏25度)至摄氏400度。
请参考图2B,形成第一栅绝缘结构130于第一金属氧化物图案MOP’之上。在一些实施例中,形成第一栅绝缘结构130的方法包括连续地沉积第一栅介电层133以及第二栅介电层135。
形成第二半导体层OS2’于第二栅介电层135之上。在一些实施例中,形成第二半导体层OS2’时的制作工艺温度为室温至摄氏300度。在一些实施例中,第二半导体层OS2’与第一半导体层OS1’包括不同的材料,且第二半导体层OS2’的载流子迁移率高于第一半导体层OS1’的载流子迁移率。
请参考图2C,形成第二栅绝缘结构140于第一栅绝缘结构130以及第二半导体层OS2’之上。在一些实施例中,形成第二栅绝缘结构140的方法包括连续地沉积第三栅介电层143以及第四栅介电层145。
形成第一栅极G1以及第二栅极G2于第二栅绝缘结构140之上。接着,以第一栅极G1以及第二栅极G2为掩模,对第一半导体层OS1’以及第二半导体层OS2’执行掺杂制作工艺P,以形成包括第一源极区sr1、第一漏极区dr1以及第一沟道区ch1的第一半导体层OS1以及包括第二源极区sr2、第二漏极区dr2以及第二沟道区ch2的第二半导体层OS2。在一些实施例中,掺杂制作工艺P例如为氢等离子体制作工艺或其他合适的制作工艺。在掺杂制作工艺P后,第一源极区sr1的电阻率、第一漏极区dr1的电阻率、第二源极区sr2的电阻率以及第二漏极区dr2的电阻率小于第一沟道区ch1的电阻率以及第二沟道区ch2的电阻率
在本实施例中,由于第一阻氧层OB1在掺杂制作工艺P中被第二半导体层OS2’遮蔽,因此,第一阻氧层OB1不会于掺杂制作工艺P中被掺杂。因此,在掺杂制作工艺P后,第一阻氧层OB1的电阻率大于第一源极区sr1的电阻率、第一漏极区dr1的电阻率、第二源极区sr2的电阻率以及第二漏极区dr2的电阻率。
缓冲层120、第一栅绝缘结构130以及第二栅绝缘结构140会于制作工艺中提供氧元素,并提升第一半导体层OS1以及第二半导体层OS2的电阻率。在本实施例中,第一阻氧层OB1可以减少缓冲层120中的氧原子进入第二源极区sr2以及第二漏极区dr2的机率,由此避免第二源极区sr2以及第二漏极区dr2电阻率过高的问题。
在本实施例中,第一栅极G1与第二栅极G2属于同一图案化层,且第一半导体层OS1以及第二半导体层OS2可以经由同一次的掺杂制作工艺P进行掺杂,因此可以节省制作工艺的成本。
请参考图2D,形成层间介电层150于第四栅介电层145上。接着,执行蚀刻制作工艺以形成第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4。
最后,请回到图1,形成第一漏极D1、第一源极S1、第二漏极D2以及第二源极S2于层间介电层150上,且分别填入第一接触孔V1、第二接触孔V2、第三接触孔V3以及第四接触孔V4中。至此,主动元件基板10大致完成。
在本实施例中,第一栅绝缘结构130覆盖第一半导体层OS1的整个上表面,且第二栅绝缘结构140覆盖第二半导体层OS2的整个上表面,但本发明不以此为限。在其他实施例中,以第一栅极G1与第二栅极G2为掩模蚀刻第一栅绝缘结构130以及第二栅绝缘结构140,使第一栅绝缘结构130以及第二栅绝缘结构140暴露出第一半导体层OS1以及第二半导体层OS2。在这种情况下,后续所形成的层间介电层150可以直接接触第一半导体层OS1以及第二半导体层OS2,因此,可以通过层间介电层150中的氢元素而对第一半导体层OS1以及第二半导体层OS2进行掺杂制作工艺。在一些实施例中,当利用层间介电层150中的氢元素对第一半导体层OS1以及第二半导体层OS2进行掺杂制作工艺时,可以省略氢等离子体制作工艺,且层间介电层150直接接触第一源极区sr1、第一漏极区dr1、第二源极区sr2与第二漏极区dr2。
图3是依照本发明的一实施例的一种主动元件基板20的剖面示意图。在此必须说明的是,图3的实施例沿用图1至图2D的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图3的主动元件基板20与图1的主动元件基板10的主要差异在于:主动元件基板20的第一金属氧化物图案MOP除了第一半导体层OS1以及第一阻氧层OB1之外,还包括第二阻氧层OB2。
请参考图3,第一阻氧层OB1与第二阻氧层OB2彼此分离,且第一阻氧层OB1与第二阻氧层OB2在基板100的表面的法线方向ND上分别重叠于第二半导体层OS2的第二漏极区dr2以及第二源极区sr2。第二半导体层OS2的至少部分第二沟道区ch2在法线方向ND上不重叠于第一金属氧化物图案MOP。在本实施例中,第一阻氧层OB1自第二漏极区dr2的下方连续地延伸至第二沟道区ch2的下方,且第二阻氧层OB2自第二源极区sr2的下方连续地延伸至第二沟道区ch2的下方。换句话说,部分第一阻氧层OB1以及部分第二阻氧层OB2在法线方向ND上重叠于第二沟道区ch2,但本发明不以此为限。在其他实施例中,第一阻氧层OB1以及第二阻氧层OB2在法线方向ND上完全不重叠于第二沟道区ch2。
在一些实施例中,第一阻氧层OB1与第二阻氧层OB2之间的间隙GP小于第二栅极G2的长度L。在一些实施例中,第一阻氧层OB1与第二阻氧层OB2之间的间隙GP大于0.5微米
在本实施例中,通过第一阻氧层OB1以及第二阻氧层OB2的设置,可以减少缓冲层120中的氧原子进入第二源极区sr2以及第二漏极区dr2的机率,由此提升第二薄膜晶体管T2的效能。
图4是依照本发明的一实施例的一种主动元件基板30的剖面示意图。在此必须说明的是,图4的实施例沿用图3的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图4的主动元件基板30与图3的主动元件基板20的主要差异在于:在主动元件基板30中,第二半导体层OS2具有阶梯结构。
请参考图4,第一栅绝缘结构130共形地形成于第一阻氧层OB1与第二阻氧层OB2上,因此,第一栅绝缘结构130具有对应于第一阻氧层OB1与第二阻氧层OB2之间的间隙GP的阶梯结构。类似地,第二半导体层OS2共形地形成于第一栅绝缘结构130上,因此,第二半导体层OS2也会具有对应于第一阻氧层OB1与第二阻氧层OB2之间的间隙GP的阶梯结构。
在本实施例中,第二半导体层OS2的第二沟道区包括第一上部区ch2a1、下部区ch2b以及第二上部区ch2a2。下部区ch2b位于第一上部区ch2a1以及第二上部区ch2a2之间。以基板100为基准,下部区ch2b所在的高度位置低于第一上部区ch2a1以及第二上部区ch2a2所在的高度位置,使第一上部区ch2a1、下部区ch2b以及第二上部区ch2a2构成阶梯结构。在本实施例中,部分的第二沟道区沿着垂直方向(法线方向ND)延伸,可减少第二半导体层OS2在靠近第二漏极D2处因横向电场而产生的热载流子效应。
图5是依照本发明的一实施例的一种主动元件基板40的剖面示意图。在此必须说明的是,图5的实施例沿用图4的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图5的主动元件基板40与图4的主动元件基板30的主要差异在于:在主动元件基板50中,第一金属氧化物图案MOP不包括第二阻氧层OB2。
请参考图5,第一阻氧层OB1在基板100的表面的法线方向ND上重叠于第二源极区sr2与第二漏极区dr2中的其中一者,且第一阻氧层OB1自第二源极区sr2与第二漏极区dr2中的至少一者的下方连续地延伸至第二沟道区ch2的下方。第二源极区sr2与第二漏极区dr2中的其中另一者于基板100的表面的法线方向ND上不重叠于第一金属氧化物图案MOP。
在本实施例中,第一阻氧层OB1重叠于第二漏极区dr2,且第一阻氧层OB1自第二漏极区dr2的下方连续地延伸至第二沟道区ch2的下方。第二源极区sr2不重叠于第一金属氧化物图案MOP。
第一栅绝缘结构130共形地形成于第一阻氧层OB1上,因此,第一栅绝缘结构130具有对应于第一阻氧层OB1的阶梯结构。类似地,第二半导体层OS2共形地形成于第一栅绝缘结构130上,因此,第二半导体层OS2也会具有对应于第一阻氧层OB1的阶梯结构。
在本实施例中,第二半导体层OS2的第二沟道区包括彼此连接的第一上部区ch2a1以及下部区ch2b。以基板100为基准,下部区ch2b所在的高度位置低于第一上部区ch2a1所在的高度位置,使第一上部区ch2a1以及下部区ch2b构成阶梯结构。在本实施例中,部分的第二沟道区沿着垂直方向(法线方向ND)延伸,可减少第二半导体层OS2在靠近第二漏极D2处因横向电场而产生的热载流子效应。
图6是依照本发明的一实施例的一种主动元件基板50的剖面示意图。在此必须说明的是,图6的实施例沿用图1至图2D的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图6的主动元件基板50与图1的主动元件基板10的主要差异在于:在主动元件基板50中,第一源极S1、第一漏极D1、第一栅极G1、第二源极S2、第二漏极D2以及第二栅极G2属于相同膜层,由此可以减少制作工艺的成本。
在一些实施例中,在形成第一源极S1、第一漏极D1、第一栅极G1、第二源极S2、第二漏极D2以及第二栅极G2之前,额外形成其他光致抗蚀剂图案,并以其他光致抗蚀剂图案为掩模执行第一半导体层OS1以及第二半导体层OS2的掺杂制作工艺。接着,移除前述光致抗蚀剂图案。最后才形成第一源极S1、第一漏极D1、第一栅极G1、第二源极S2、第二漏极D2以及第二栅极G2。
综上所述,通过阻氧层的设置,能较佳的控制半导体层的电阻率,由此提升薄膜晶体管的效能。
Claims (12)
1.一种主动元件基板,包括:
基板;
缓冲层,位于该基板之上;
第一金属氧化物图案,位于该缓冲层上,且包括第一半导体层以及第一阻氧层;
第一栅绝缘结构,位于该第一金属氧化物图案以及该缓冲层上;
第二半导体层,位于该第一栅绝缘结构上,其中该第一阻氧层至少部分重叠于该第二半导体层;
第二栅绝缘结构,位于该第二半导体层以及该第一栅绝缘结构上
第一栅极以及第二栅极,位于该第二栅绝缘结构之上,且分别重叠于该第一半导体层以及该第二半导体层;
第一源极以及第一漏极,电连接至该第一半导体层;以及
第二源极以及第二漏极,电连接至该第二半导体层。
2.如权利要求1所述的主动元件基板,其中该第一栅极以及该第二栅极属于相同膜层。
3.如权利要求2所述的主动元件基板,其中该第一源极、该第一漏极、该第一栅极、该第二源极、该第二漏极以及该第二栅极属于相同膜层。
4.如权利要求1所述的主动元件基板,其中该第一半导体层包括第一源极区、第一漏极区以及位于该第一源极区与该第一漏极区之间的第一沟道区,且该第二半导体层包括第二源极区、第二漏极区以及位于该第二源极区与该第二漏极区之间的第二沟道区,其中该第一阻氧层从该第二源极区与该第二漏极区中的至少一者的下方连续地延伸至该第二沟道区的下方。
5.如权利要求4所述的主动元件基板,其中该第一金属氧化物图案还包括第二阻氧层,该第一阻氧层与该第二阻氧层彼此分离,且该第一阻氧层与该第二阻氧层在该基板的表面的法线方向上分别重叠于该第二漏极区以及该第二源极区。
6.如权利要求5所述的主动元件基板,其中该第一阻氧层与该第二阻氧层之间的间隙小于该第二栅极的长度。
7.如权利要求5所述的主动元件基板,其中该第一阻氧层与该第二阻氧层之间的间隙大于0.5微米。
8.如权利要求4所述的主动元件基板,其中该第一阻氧层的电阻率大于该第一源极区的电阻率与该第一漏极区的电阻率。
9.如权利要求1所述的主动元件基板,其中该第二半导体层包括阶梯结构。
10.如权利要求1所述的主动元件基板,其中该第一栅绝缘结构包括第一栅介电层以及第二栅介电层,该第二栅绝缘结构包括第三栅介电层以及第四栅介电层。
11.如权利要求1所述的主动元件基板,其中该第一半导体层包括第一源极区、第一漏极区以及位于该第一源极区与该第一漏极区之间的第一沟道区,且该第二半导体层包括第二源极区、第二漏极区以及位于该第二源极区与该第二漏极区之间的第二沟道区,其中该第一阻氧层从该第二漏极区的下方连续地延伸至该第二源极区的下方。
12.如权利要求1所述的主动元件基板,其中该第一半导体层包括第一源极区、第一漏极区以及位于该第一源极区与该第一漏极区之间的第一沟道区,且该第二半导体层包括第二源极区、第二漏极区以及位于该第二源极区与该第二漏极区之间的第二沟道区,其中该第二源极区与该第二漏极区中的其中一者于该基板的表面的法线方向上不重叠于该第一金属氧化物图案。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163287695P | 2021-12-09 | 2021-12-09 | |
US63/287,695 | 2021-12-09 | ||
TW111142545 | 2022-11-08 | ||
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115763481A true CN115763481A (zh) | 2023-03-07 |
Family
ID=85335595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211471373.8A Pending CN115763481A (zh) | 2021-12-09 | 2022-11-23 | 主动元件基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115763481A (zh) |
-
2022
- 2022-11-23 CN CN202211471373.8A patent/CN115763481A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
EP3621105A1 (en) | Oled display panel and method for manufacturing same | |
CN111682034A (zh) | 阵列基板及其制备方法、显示装置 | |
TWI814636B (zh) | 主動元件基板 | |
US20240030350A1 (en) | Driving substrate, preparation method thereof, and display panel | |
CN108711548B (zh) | 金属氧化物薄膜晶体管及其制作方法、显示器 | |
CN111627933B (zh) | 主动元件基板及其制造方法 | |
KR102522595B1 (ko) | 트랜지스터 패널 및 그 제조 방법 | |
CN114883345A (zh) | 驱动背板及其制备方法、显示面板 | |
WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
CN115763481A (zh) | 主动元件基板 | |
CN114937701A (zh) | 阵列基板及其制作方法、显示面板 | |
CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 | |
US20230187484A1 (en) | Semiconductor device and manufacturing method thereof | |
US20180323246A1 (en) | Organic light-emitting diode display panel and manufacturing method thereof | |
US20230187485A1 (en) | Semiconductor device and manufacturing method thereof | |
US20230187513A1 (en) | Semiconductor device and manufacturing method thereof | |
US20240234535A9 (en) | Thin film transistor | |
US20230187556A1 (en) | Semiconductor device and manufacturing method thereof | |
US20240194685A1 (en) | Driving substrate, method for fabricating same, and display panel | |
US12051727B2 (en) | Active device substrate | |
CN118588735A (zh) | 薄膜晶体管及其制造方法 | |
CN118367031A (zh) | 半导体装置及其制造方法 | |
CN117476730A (zh) | 显示面板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |