CN101359692A - 像素结构及其薄膜晶体管 - Google Patents

Abstract

本发明公开一种像素结构及其薄膜晶体管，所述薄膜晶体管的栅极连接扫描线且位于绝缘层的一表面。半导体层、源极和漏极位于绝缘层另一表面。源极连接数据线而且连接半导体层。漏极的第一侧支连接半导体层且部分对齐重叠栅极而诱发寄生电容。漏极的第二侧支与第一侧支延伸于同方向且垂直越过扫描线上方。部分第二侧支对齐重叠扫描线而诱发第一补偿电容。补偿电极连接第二侧支且部分垂直位于扫描线上方而诱发第二补偿电容。补偿电极的线宽为第一侧支和第二侧支线宽的和，使得寄生电容、第一补偿电容和第二补偿电容的和维持恒定。本发明提供一种像素结构及其薄膜晶体管，可有效解决因两金属层位移偏差而导致的馈通电压不均匀的问题。

Description

像素结构及其薄膜晶体管

技术领域

本发明是有关于一种薄膜晶体管，且特别是有关于薄膜晶体管阵列的布局。

背景技术

近年来有许多平面显示器(Flat Panel Display)技术相继被开发出来，如液晶显示器(Liquid Crystal Display；LCD)。由于液晶显示器具有轻薄短小、低耗电量、无辐射危险，平面直角显示以及图像稳定不闪烁等优势，逐渐成为未来显示器的主流。

薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)属于平面显示器的一种，其面板可视为两片玻璃基板中间夹着一层液晶，上层的玻璃基板是与彩色滤光片组合，下层的玻璃基板则有薄膜晶体管阵列镶嵌于其上。

请参阅图1A，其所示为一传统薄膜晶体管阵列概略俯视图。薄膜晶体管阵列具有像素结构10，其主要是由多个排列成阵列的像素单元12所组成。每个像素单元12中有一个薄膜晶体管100、一储存电容160和像素电极180。像素结构10中还包含有扫描线140和数据线150连接各个薄膜晶体管100，以提供薄膜晶体管100适当的操作变压。

薄膜晶体管100上的栅极110连接扫描线140，漏极120连接像素电极180，源极130连接数据线150。通过施加在扫描线140和数据线150的电压，可操作薄膜晶体管100开或关，进而驱动像素电极180，使得像素电极180和彩色滤光片上的共同电极(未示出)之间的电容(以下称液晶电容)的电场产生变化，造成液晶分子偏转。

众所周知，薄膜晶体管100的栅极110和漏极120之间有互相重叠的区域，进而诱发栅极-漏极寄生电容170(gate drain parasitic capacitance，Cgd)。栅极-漏极寄生电容170会对于液晶电容的电场产生影响。具体而言，液晶电容会与栅极-漏极寄生电容170发生耦合效应，使得液晶电容上所保持的电压受到数据线150上电信号的变动而改变，偏离了预定值，其中偏离的电压称为馈通电压(feed-through voltage)。

另一方面，在目前的薄膜晶体管阵列的工艺中，机台移动的位移偏差量会造成薄膜晶体管100的各个元件的位置不同，导致栅极110和漏极120的重叠面积不同。

请同时参考图1A和图1B，图1B示出如图1A所示出的传统薄膜晶体管阵列概略俯视图。因为不同道光掩模进行的光刻与蚀刻工艺时，工艺误差所造成的工艺偏移，经比对两图可发现，栅极110和扫描线140相对于漏极120、源极130和数据线150的相对位置不同。当栅极110和漏极120重叠的面积不同时，会造成栅极-漏极寄生电容170不同，导致各个像素单元12中的馈通电压不同。

有鉴于此，需要一种新的薄膜晶体管阵列及其布局，可有效解决因两金属层位移偏差而导致的馈通电压不均匀的问题。

发明内容

有鉴于此，本发明的目的就是在提供一种像素结构及其薄膜晶体管，用以解决因为工艺误差导致各薄膜晶体管的馈通电压不一致的问题。

像素结构中具有薄膜晶体管、扫描线和数据线。数据线与扫描线交错。薄膜晶体管至少包含一栅极、一漏极和一源极，其中栅极电性连接扫描线，源极电性连接数据线，漏极电性连接像素电极。

栅极邻接一绝缘层且位于绝缘层的一表面。一半导体层位于绝缘层的另一表面。源极位于绝缘层的另一表面且连接部分半导体层。

漏极位于绝缘层的另一表面。其中，漏极具有一第一侧支、一第二侧支和一补偿电极。第一侧支连接部分半导体层，且部分第一侧支对齐重叠栅极而诱发寄生电容。第二侧支与第一侧支延伸于同一方向，且垂直越过扫描线上方。部分第二侧支对齐重叠扫描线而诱发第一补偿电容。补偿电极连接第二侧支，部分补偿电极垂直位于扫描线上方而诱发第二补偿电容。补偿电极的线宽为该第一侧支的线宽和该第二侧支的线宽的和。

由于第一侧支和第二侧支均延伸于同一方向，因此当发生偏移时，第一侧支和第二侧支会沿着相同方向偏移。换句话说，当偏移使得第一侧支与栅极重叠面积缩小时，第二侧支与扫描线重叠面积也同步缩小。如此一来，寄生电容和第一补偿电容一同变小。

另一方面，补偿电极是连接第二侧支。在前述情况中，当第二侧支与扫描线重叠面积缩小时，补偿电极会随着第二侧支移动而增加补偿电极与扫描线重叠的面积，使得第二补偿电容增加。

因为补偿电极的线宽为该第一侧支的线宽和该第二侧支的线宽的和。所以第一侧支与栅极所缩小的重叠面积和第二侧支与扫描线所缩小的重叠面积会等同于补偿电极与扫描线所增加的重叠面积。因此，第二补偿电容所增加的量会等于寄生电容和第一补偿电容所减少的量。

如此一来，寄生电容、第一补偿电容和第二补偿电容的和将可维持恒定，进而使得馈通电压恒定，不受工艺偏移而影响。另一方面，透过第二侧支和补偿电极的设置，可使得薄膜晶体管阵列中各个薄膜晶体管均具有相同且恒定的寄生电容、第一补偿电容和第二补偿电容的和。换句话说，薄膜晶体管阵列中各个薄膜晶体管均具有相同的馈通电压。

附图说明

为让本发明的上述目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

图1A示出依照公知的薄膜晶体管阵列的俯视图。

图1B示出依照第图1A所示出的薄膜晶体管阵列的俯视图，表示两金属层平移后的情况。

图2A示出依照本发明之一实施例的薄膜晶体管阵列的俯视图。

图2B示出依照图2A所示出的薄膜晶体管阵列沿着A-A’连线的放大剖面图。

图2C示出依照图2A所示出的薄膜晶体管阵列沿着B-B’连线的放大剖面图。

图2D示出依照图2A所示出的薄膜晶体管阵列的俯视图，表示两金属层平移后的情况。

图3A示出依照图2A所示出的薄膜晶体管的俯视图。

图3B示出依照图2D所示出的薄膜晶体管的俯视图。

图4示出依照本发明的一实施例的薄膜晶体管的俯视图

并且，上述附图中的附图标记说明如下：

10：薄膜晶体管阵列

110：栅极

114：第二边

122：第一侧支

126：补偿电极

130：源极

142：第三边

150：数据线

170：寄生电容

174：第二补偿电容

w2：线宽

100：薄膜晶体管

112：第一边

120：漏极

124：第二侧支

128：第三侧支

140：扫描线

144：第四边

160：储存电容

172：第一补偿电容

w1：线宽

w3：线宽

具体实施方式

请参考图2A，其示出的依照本发明的一实施例的像素结构10的俯视图。像素结构10主要具有数个排列成阵列的薄膜晶体管100。每个薄膜晶体管100具有栅极110、漏极120和源极130，其中栅极110电性连接扫描线140，源极130电性连接数据线150。

请同时参考图2A到图2C。图2B示出依照图2A中所示出的AA’连线的放大剖面图，图2C示出依照图2A中所示出的BB’连线的放大剖面图。

以底栅极结构为例，栅极110和扫描线140均配置在基板200上。一层绝缘层210邻接覆盖栅极110和扫描线140。接着在绝缘层210上覆一层半导体层220。半导体层220上再形成漏极120和源极130。其中，源极130会连接部分的半导体层220。由此可知，栅极110是位于绝缘层210的一表面，半导体层220、源极130和漏极120均位于绝缘层210的另一表面。同样地，本发明也适用于顶栅极结构。

漏极120具有第一侧支122、第二侧支124和补偿电极126。第一侧支122连接了部分的半导体层210，且部分的第一侧支122延伸到栅极110的上方并对齐重叠栅极110，进而诱发寄生电容170。

第二侧支124延伸到扫描线140上方，并垂直越过扫描线140上方。如此一来，部分的第二侧支124会对齐重叠扫描线140，进而诱发第一补偿电容172。在本发明的实施例中，第二侧支124与第一侧支122的延伸方向相同。

补偿电极126连接第二侧支124。具体而言，补偿电极126是连接在第二侧支124的一端。补偿电极126也延伸到扫描线140的上方，使得部分的补偿电极126垂直位于扫描线140上方，进而诱发第二补偿电容174。

请同时参考图2A和图2D。图2D示出依照图2A所示出的像素结构10的俯视图，表示当栅极110和漏极120的位置偏移后的情况。相较于图2A，图2D中漏极120沿着方向230相对于栅极110偏移，使得第一侧支122与栅极110重叠的面积缩小，进而使得寄生电容170减小。

由于第一侧支122和第二侧支124均延伸于同一方向。因此，在图2D中，第一侧支122和第二侧支124会沿着相同方向偏移。第二侧支124与扫描线140重叠面积也随着缩小，使得第一补偿电容172减小。也就是说，寄生电容170和第一补偿电容172一同变小。

另一方面，补偿电极126连接在第二侧支124的一端。在图2D中，当第一侧支122和第二侧支124沿着方向230移动时，第二侧支124会带动补偿电极126移动，使得补偿电极126与扫描线140重叠面积增大，进而增加第二补偿电容174。

请同时参考图3A和图3B。图3A示出依照图2A所示出的薄膜晶体管100的放大俯视图。图3B示出依照图2D所示出的薄膜晶体管100的放大俯视图。

栅极110具有一对相对的第一边112和第二边114。扫描线140也具有一对相对的第三边142和第四边144。栅极110的第二边114贴合于扫描线140的第三边142。

漏极120大致上是位于栅极110和扫描线140的同一侧。漏极120的第一侧支122从栅极110的第一边112的上方垂直越过栅极110的第一边112。漏极120的第二侧支124大致平行于第一侧支122。第二侧支124垂直越过扫描线140第三边142的上方。补偿电极126连接在第二侧支124的末端，垂直越过扫描线140的第四边144。

如前所述，当第一侧支122、第二侧支124和补偿电极126沿着方向230偏移时，因为第一侧支122和栅极110的重叠面积以及第二侧支124与扫描线140重叠面积缩小，使得寄生电容170和第一补偿电容172变小。而补偿电极126与扫描线140重叠面积增大，使得第二补偿电容174增加。

为了使所减少的电容量等于所增加的电容量，在本发明的实施例中，补偿电极126的线宽W3为第一侧支122的线宽W1和第二侧支124的线宽W2的和。具体而言，因为第一侧支122、第二侧支124和补偿电极126偏移的位移相同，且补偿电极126的线宽W3为第一侧支122的线宽W1和第二侧支124的线宽W2的和。所以第一侧支122与栅极110所缩小的重叠面积的大小加上第二侧支124与扫描线140所缩小的重叠面积的大小，会等同于补偿电极126与扫描线140所增加的重叠面积的大小。由此可知，第二补偿电容174所增加的量会等于寄生电容170和第一补偿电容172所减少的量。因此，寄生电容170、第一补偿电容172和第二补偿电容174的和将可维持恒定。

在本发明的实施例中，进一步限定第一侧支122的线宽W1等于第二侧支124的线宽W2。换句话说，补偿电极126的线宽W3将等于第一侧支122的线宽W1的两倍，也等于第二侧支124的线宽W2的两倍。

在本发明技术领域中的普通技术人员均知，漏极120会连接一个储存电容160。在本发明的实施例中，漏极120更具有一第三侧支128连接第一侧支122的一端和储存电容160。第三侧支128和栅极110位于扫描线140的同一侧。具体而言，第三侧支128位于栅极110的第一边112和扫描线140的第三边142的外。第三侧支128不垂直越过栅极110，也不垂直越过扫描线140。换句话说，第三侧支128不会与栅极110或扫描线140诱发产生电容。

在本发明的实施例中，第二侧支124的一端直接连接到储存电容160，第二侧支124的另一端则垂直越过扫描线140。

请参考图4，其示出根据本发明另一实施例的一种薄膜晶体管100的放大俯视图。在本发明的实施例中，第二侧支124的一端是连接在第三侧支128上，另一端则垂直越过扫描线140。

由上述各个实施例可知，借由在薄膜晶体管100设置了第一侧支122、第二侧支124和补偿电极126，诱发产生的寄生电容170、第一补偿电容172和第二补偿电容174的总和为恒定，进而使得馈通电压恒定，不受图案偏移而影响。

另一方面，由于像素结构10中各个薄膜晶体管100的寄生电容170、第一补偿电容172和第二补偿电容174的和均为恒定且均匀，因此各个薄膜晶体管100的馈通电压将会相同且均匀。如此一来，不仅免去了馈通电压不均匀而导致的亮度不均匀的问题，还可以省去工艺方面逐一调整馈通电压的手续，简化工艺流程。

虽然本发明已以多个实施例公开如上，然而其并非用来限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，可以作出各种的更改与润饰，因此本发明的保护范围应视以所附权利要求所保护的范围为准。

Claims (11)

1.一种薄膜晶体管，至少包含：

一栅极，电性连接一扫描线；

一绝缘层，邻接于该栅极，且该栅极位于该绝缘层的一表面；

一半导体层，位于该绝缘层的另一表面；

一源极，位于该绝缘层的另一表面，且连接部分该半导体层，该源极电性连接一数据线；以及

一漏极，位于该绝缘层的另一表面，包含：

一第一侧支，连接部分该半导体层，部分该第一侧支对齐重叠该栅极而诱发一寄生电容；

一第二侧支，与该第一侧支延伸于同一方向，且垂直越过该扫描线上方，其中部分该第二侧支对齐重叠该扫描线而诱发一第一补偿电容；以及

一补偿电极，连接该第二侧支，部分该补偿电极垂直位于该扫描线上方而诱发一第二补偿电容，该补偿电极的线宽为该第一侧支的线宽和该第二侧支的线宽的和。

2.如权利要求1所述的薄膜晶体管，其中该补偿电极设置于该第二侧支的一端。

3.如权利要求2所述的薄膜晶体管，其中该第一侧支的线宽等于该第二侧支的线宽。

4.如权利要求1所述的薄膜晶体管，其中该第一侧支垂直越过该栅极的一第一边。

5.如权利要求4所述的薄膜晶体管，其中该扫描线具有互相相对的一第三边和一第四边，该第二侧支垂直越过该扫描线的该第三边，该补偿电极垂直越过该扫描线的该第四边。

6.如权利要求5所述的薄膜晶体管，其中该栅极的一第二边连接该扫描线的该第三边，该第二边与该第一边为该栅极的一对相对的侧边。

7.如权利要求1所述的薄膜晶体管，其中该漏极更包含一第三侧支连接该第一侧支的一端和一储存电容，且不垂直越过该栅极。

8.如权利要求7所述的薄膜晶体管，其中该第三侧支与该栅极均为于该扫描线的同一侧。

9.如权利要求7所述的薄膜晶体管，其中该第二侧支的一端连接该第三侧支。

10.如权利要求1所述的薄膜晶体管，其中该第二侧支的一端连接一储存电容。

11.一种像素结构，至少包含：

一扫描线；

一数据线，与该扫描线交错；

一栅极，电性连接该扫描线；

一绝缘层，邻接于该栅极，且该栅极位于该绝缘层的一表面；

一半导体层，位于该绝缘层的另一表面；

一源极，位于该绝缘层的另一表面，且连接部分该半导体层，该源极电性连接该数据线；以及

一漏极，位于该绝缘层的另一表面，该漏极包含：

一第一侧支，连接部分该半导体层，部分该第一侧支对齐重叠该栅极而诱发一寄生电容；

一第二侧支，与该第一侧支延伸于同一方向，且垂直越过该扫描线上方，其中部分该第二侧支对齐重叠该扫描线而诱发一第一补偿电容；以及

一补偿电极，连接该第二侧支，部分该补偿电极垂直位于该扫描线上方而诱发一第二补偿电容，该补偿电极的线宽为该第一侧支的线宽和该第二侧支的线宽的和；以及

一像素电极，电性连接该漏极。

Images